JPS6272210A - Field effect transistor circuit - Google Patents
Field effect transistor circuitInfo
- Publication number
- JPS6272210A JPS6272210A JP21112685A JP21112685A JPS6272210A JP S6272210 A JPS6272210 A JP S6272210A JP 21112685 A JP21112685 A JP 21112685A JP 21112685 A JP21112685 A JP 21112685A JP S6272210 A JPS6272210 A JP S6272210A
- Authority
- JP
- Japan
- Prior art keywords
- dual gate
- gate fet
- fet
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
Description
【発明の詳細な説明】
（Ｍ業上の利用分野）
本発明は、特に周波数混合回路（以下ミクサと省略する
）あるいは変調回路に使用する、電界効果トランジスタ
（以下ＦＥＴと省略する）回路に関するものである。Detailed Description of the Invention (Field of Application in the M Industry) The present invention relates to a field effect transistor (hereinafter abbreviated as FET) circuit used particularly in a frequency mixing circuit (hereinafter abbreviated as mixer) or a modulation circuit. It is.
（従来の技術）
最近、通信情報網がますます広がり、通信や放送に使用
する高周波が、ＶＨＦ帯やＵＨＦ帯からＳＨＦ帯へと広
がっている。これら高周波用の通信機器には、ミクサま
たは変調回路が不可欠である。特に、高周波に優れた特
性を有するＧａＡｓを用いたミクサまたは変調回路が使
われ始めている。(Prior Art) Recently, communication information networks are expanding more and more, and the high frequencies used for communication and broadcasting are expanding from the VHF band and UHF band to the SHF band. Mixers or modulation circuits are essential to these high frequency communication devices. In particular, mixers or modulation circuits using GaAs, which have excellent characteristics at high frequencies, are beginning to be used.
これらミクサまたは変調回路の基本回路素子としては、
ダイオード、シングルゲートＦＥＴ、あるいはデュアル
ゲートＦＥＴ等があるが、特にＳＨＦ帯などの高周波で
は、高利得で、入出力分離が容易で、整合回路が小さく
なるデュアルゲートＦＥＴが多用されている。The basic circuit elements of these mixer or modulation circuits are:
There are diodes, single gate FETs, dual gate FETs, etc., but especially at high frequencies such as the SHF band, dual gate FETs are often used because they have high gain, easy input/output separation, and a small matching circuit.
従来のミクサを、第５図に示す従来のミクサ・マイクロ
波集積回路（以下ミクサＭＭＩＣと省略する）の回路図
を参照して説明する。第５図において、高周波信号入力
端子１に入力された高周波信号は、整合回路２を通って
、デュアルゲートＦＥＴ３の第１ゲート４に、また、局
発信号入力端子５に入力された局部発振信号は、整合回
路６を通って、デュアルゲートＦＥＴ３の第２ゲート７
に入力される。デュアルゲートＦＥＴ３で混合されて、
デュアルゲートＦＥＴ３のドレイン８から出力される中
間周波数信号は、インダクタンス９とコンデンサ１０．
１１とからなる整合回路を通って。A conventional mixer will be explained with reference to a circuit diagram of a conventional mixer microwave integrated circuit (hereinafter abbreviated as mixer MMIC) shown in FIG. In FIG. 5, the high frequency signal input to the high frequency signal input terminal 1 passes through the matching circuit 2 to the first gate 4 of the dual gate FET 3, and the local oscillation signal input to the local oscillation signal input terminal 5 passes through the matching circuit 6 to the second gate 7 of the dual gate FET 3
is input. Mixed by dual gate FET3,
The intermediate frequency signal output from the drain 8 of the dual gate FET 3 is transmitted through an inductance 9 and a capacitor 10.
through a matching circuit consisting of 11.
シングルゲートＦＥＴ１２で増幅されて、出力端子１３
から出力される。なお、デュアルゲートＦＥＴ３のソー
ス１４は接地されている。前記の通り、高周波信号と局
部発振信号は、整合回路２と整合回路６とで別々に整合
されるので、良く整合し、かつ、デュアルゲートＦＥＴ
の特徴として、両信号の分離も非常に良い。Amplified by single gate FET 12, output terminal 13
is output from. Note that the source 14 of the dual gate FET 3 is grounded. As mentioned above, the high frequency signal and the local oscillation signal are matched separately in the matching circuit 2 and the matching circuit 6, so that they are well matched and the dual gate FET
One of the characteristics of this is that the separation of both signals is also very good.
（発明が解決しようとする問題点）
しかしながら、前記従来のミクサでは、デュアルゲート
ＦＥＴ出力の、中間周波数に対する出力インピーダンス
が非常に大きくなる。例えば、ＧａＡｓ−ＭＥＳ４ＥＴ
を用いて、３００μｍＸ １ ｐｍのゲートでデュアル
ゲートＦＥＴを形成すると、その出力インピーダンスは
、２０００Ωにもなり、同一サイズのシングルゲートＦ
ＥＴの出力インピーダンス２００〜３００Ωに比べてか
なり高い。このように出力インピーダンスが高いと、後
段の増幅器との整合回路が巨大になったり、使用できる
周波数帯域が非常に狭くなるという問題点があった。(Problems to be Solved by the Invention) However, in the conventional mixer, the output impedance of the dual gate FET output with respect to the intermediate frequency becomes very large. For example, GaAs-MES4ET
When a dual-gate FET is formed with a gate of 300 μm x 1 pm using
This is considerably higher than the output impedance of ET, which is 200-300Ω. When the output impedance is high in this way, there are problems in that the matching circuit with the subsequent stage amplifier becomes huge and the usable frequency band becomes extremely narrow.
（問題点を解決するための手段）
にＮ記問題点を解決するために、本発明は、ソースとド
レイン間の電圧を０．５〜１．０■に設定したデュアル
ゲートＦＥＴ回路を提供するものである。(Means for Solving the Problems) In order to solve the N problems, the present invention provides a dual gate FET circuit in which the voltage between the source and drain is set to 0.5 to 1.0. It is something.
（作 用）
前記構成によれば、デュアルゲートＦＥＴの出力インピ
ーダンスが著しく低くなるため、後段の増幅器との間の
整合回路を著しく簡略化もしくは省略することができる
。(Function) According to the above configuration, the output impedance of the dual gate FET is significantly lowered, so that the matching circuit between the dual gate FET and the subsequent amplifier can be significantly simplified or omitted.
（実施例）
本発明のミクサの一実施例を、第１図ないし第４図を参
照して説明する。(Embodiment) An embodiment of the mixer of the present invention will be described with reference to FIGS. 1 to 4.
第１図は１本発明の一実施例のミクサＭＭＩＣの回路図
を示し、高周波信号入力端子１に入力された高周波信号
は、整合回路２を通って、デュアルゲートＦＥＴ３の第
１ゲート４に、また１局発信号入力端子５に入力された
局部発振信号は、整合回路６を通って、デュアルゲート
ＦＥＴ３の第２ゲート７に入力される。デュアルゲート
ＦＥＴ３で混合されて、デュアルゲートＦＥＴ３のドレ
イン８から出力される中間周波数信号は、負荷抵抗器９
ａとコンデンサ１０からなる負荷回路と並列なコンデン
サ１１を介して、シングルゲートＦＥＴ１２で増幅され
、出力端子１３から出力される。なおデュアルゲートＦ
ＥＴ３のソース１４は接地されている。FIG. 1 shows a circuit diagram of a mixer MMIC according to an embodiment of the present invention, in which a high frequency signal inputted to a high frequency signal input terminal 1 passes through a matching circuit 2 and is input to the first gate 4 of a dual gate FET 3. Further, the local oscillation signal input to the single local oscillation signal input terminal 5 passes through the matching circuit 6 and is input to the second gate 7 of the dual gate FET 3. The intermediate frequency signal mixed by the dual gate FET 3 and output from the drain 8 of the dual gate FET 3 is connected to the load resistor 9.
The signal is amplified by a single gate FET 12 via a capacitor 11 in parallel with a load circuit consisting of a and a capacitor 10, and is output from an output terminal 13. In addition, dual gate F
The source 14 of ET3 is grounded.
従来は、ＦＥＴを飽和領域にして高利得を得るために、
デュアルゲートＦＥＴ３のソースとドレイン間の電圧を
３〜５Ｖに設定していたので、デュアルゲートＦＥＴ３
の出力インピーダンスが非常に高くなっていたが、本発
明の実施例では、デュアルゲ−１〜ＦＥＴ３のソースと
ドレイン間の電圧を０．５〜１．ＯＶに設定して、出力
インピーダンスを従来の１１５〜１／ｌＯまで低くして
いる。第２図は。Conventionally, in order to obtain high gain by setting the FET in the saturation region,
Since the voltage between the source and drain of dual gate FET3 was set to 3 to 5V, dual gate FET3
However, in the embodiment of the present invention, the voltage between the source and drain of dual gate 1 to FET 3 is set to 0.5 to 1. OV, and the output impedance is lowered to 115 to 1/1O of the conventional one. Figure 2 is.
本発明のミクサの一実施例における、デュアルゲ−ｌ−
Ｆ Ｅ Ｔのソースとドレイン間の電圧と出力インピー
ダンスの関係図を示し、デュアルゲートＦＥＴ３を、ゲ
ート幅３００ ｐ ｍのＧａＡｓ−ＭＥＳ−ＦＥＴで形
成し、デュアルゲートＦＥＴ３のソースとドレイン間の
電圧を０．５〜１．Ｏｖに設定することにより、中間周
波数１〜２ＧＩＩｚにおいて、出力インピーダンスは、
従来の２０００Ω程度に対して、２００〜４００Ｑ程度
に下がる。出力インピーダンスが下がると、後段の増幅
器との整合が非常にとりやすくなり、大きな整合回路が
不要となり、例えば、第１図に示すように負荷抵抗器９
ａのみで整合することができる。また、使用できる周波
数帯域も２〜４倍増大する。Dual game l- in one embodiment of the mixer of the present invention
A diagram showing the relationship between the voltage between the source and drain of FET and the output impedance is shown. 0.5-1. By setting Ov, the output impedance at intermediate frequency 1 to 2 GIIz is
The resistance is reduced to about 200-400Ω, compared to the conventional 2000Ω. When the output impedance is lowered, matching with the subsequent amplifier becomes much easier, eliminating the need for a large matching circuit.For example, as shown in Figure 1, the load resistor 9
It is possible to match only with a. Furthermore, the usable frequency band will also be increased by 2 to 4 times.
第３図は、本発明のミクサの一実施例における、デュア
ルゲートＦＥＴのソースとドレイン間の電圧と変換利得
の関係図を示し、ソースとドレイン間の電圧を０．５〜
１．ＯＶに設定すると、ＦＥＴの非飽和領域に入るため
、変換利得は若干小さくなるが、前記非飽和領域に存在
する最適点では、従来に対してｌｄＢ以内の利得減少で
ある。しかも、後段の増幅器との整合が良くなるので、
全体としての利得は改善される。FIG. 3 shows the relationship between the voltage between the source and drain of a dual gate FET and the conversion gain in an embodiment of the mixer of the present invention.
1. When set to OV, the conversion gain becomes slightly smaller because it enters the non-saturation region of the FET, but at the optimal point existing in the non-saturation region, the gain decreases within 1 dB compared to the conventional one. Moreover, since the matching with the subsequent amplifier is improved,
Overall gain is improved.
第４図は、本発明のミクサの一実施例における、デュア
ルゲートＦＥＴのソースとドレイン間の電圧と雑音指数
との関係図を示し、雑音指数は、従来例に対して１ｄＢ
以内の劣化となる。また、デュアルゲートＦＥＴ３のソ
ースとドレイン間の電圧が、０．５Ｖ未満およびｉ、ｏ
ｖを超える非飽和領域では、変換利得、雑音指数ともに
従来より劣化する。FIG. 4 shows a relationship diagram between the voltage between the source and drain of the dual gate FET and the noise figure in an embodiment of the mixer of the present invention, and the noise figure is 1 dB higher than that of the conventional example.
The deterioration will be within In addition, the voltage between the source and drain of dual gate FET3 is less than 0.5V and i, o
In the non-saturation region exceeding v, both the conversion gain and the noise figure are worse than before.
前記のように、本発明によれば、デュアルゲートＦＥＴ
のソースとドレイン間の電圧を、０．５〜１．０Ｖに設
定することにより、ミクサを著しく広周波数帯域化、小
型化することができる。なお、本発明の実施例は、ミク
サに対する説明であるが、変調器に対しても同様の結果
が得られる。As mentioned above, according to the present invention, a dual gate FET
By setting the voltage between the source and drain of the mixer to 0.5 to 1.0 V, the mixer can have a significantly wider frequency band and can be made smaller. Note that although the embodiments of the present invention are explained with respect to a mixer, similar results can be obtained with a modulator.
（発明の効果）
前記のように、本発明によれば、ミクサあるいは変調回
路の基本構成素子として用いた。デュアルゲートＦＥＴ
のソースとドレイン間の電圧を０．５〜１．ＯＶに設定
することにより、デュアルゲートＦＥＴの中間周波数に
対する出力インピーダンスを下げることが可能になる。(Effects of the Invention) As described above, according to the present invention, it is used as a basic component of a mixer or a modulation circuit. dual gate FET
The voltage between the source and drain of 0.5 to 1. By setting it to OV, it becomes possible to lower the output impedance of the dual gate FET with respect to the intermediate frequency.
前記のように、出力インピーダンスを下げることにより
、後段の増幅器との整合回路を著しく簡略化、あるいは
省略することができるとともに、変換利得を増大し、周
波数帯域を４倍程度にまで広げることができるので、実
用的効果は大きい。As mentioned above, by lowering the output impedance, the matching circuit with the subsequent amplifier can be significantly simplified or omitted, and the conversion gain can be increased and the frequency band can be expanded to about 4 times. Therefore, the practical effect is great.
第１図は、本発明の一実施例のミクサＭＭＩＣに回路図
、第２図は、本発明のミクサの一実施例における、デュ
アルゲートＦＥＴのソースとドレインの間の電圧に対す
る出力インピーダンスの関係図、第３図は、前記実施例
における、デュアルゲートＦＥＴのソースとドレインの
間の電圧に対する変換利得の関係図、第４図は、前記実
施例における、デュアルゲートＦＥＴのソースとドレイ
ンの間の電圧に対する雑音指数の関係図、第５図は、従
来のミクサＭＭＩＣの回路図を示す。
１ ・・・高周波信号入力端子、 ２，６ ゛＝整合
回路、３ ・・・デュアルゲートＦＥＴ、 ４ ・・Ｆ
ＥＴの第１ゲート、 ５ ・局発信号入力端子、 ７
・・ ＦＥＴの第２ゲート、 ８ ・ ＦＥＴのドレイ
ン、 ９ ・・・インダクタンス、９ａ・・・負荷抵抗
器、１０．１１・・・コンデンサ、１２・・・シングル
ゲートＦＥＴ、１３・・出力端子、 １４・・・ ＦＥ
Ｔのソース。
第１図
＋ −、＆！ｌ ￥Ｉ 液イ名号、と、ノシＩｔＪて
４２ ヤケ釦ル
３ ・ ペア・Ｖケート ＦＥＴ
４ 男１ブート
５ ＸＩｇ：ａろ入力端づ
６ ・篭珍ＹｆＪ珪
７ 楽２１１／”−）
８ ）′し４ン
９０１坊水Ｘ通
１０．１１ ・ つンデ°ソザ
１２ ・ シ′ンゲルッ゛１−）ＦＥＴ１３ が
戸銅ｉづ
１４ ソース
第２図FIG. 1 is a circuit diagram of a mixer MMIC according to an embodiment of the present invention, and FIG. 2 is a diagram showing the relationship between the output impedance and the voltage between the source and drain of a dual gate FET in an embodiment of the mixer of the present invention. , FIG. 3 is a relationship diagram of conversion gain with respect to the voltage between the source and drain of the dual gate FET in the above embodiment, and FIG. 4 is a diagram showing the voltage between the source and drain of the dual gate FET in the above embodiment. FIG. 5 shows a circuit diagram of a conventional mixer MMIC. 1...High frequency signal input terminal, 2,6゛ = matching circuit, 3...Dual gate FET, 4...F
ET first gate, 5 - Local oscillator signal input terminal, 7
... Second gate of FET, 8. Drain of FET, 9... Inductance, 9a... Load resistor, 10.11... Capacitor, 12... Single gate FET, 13... Output terminal, 14... FE
T's source. Figure 1 + -, &! l ￥I liquid name name, to, noshi ItJte 42 Yake button 3 ・ Pair ・ V Kate FET 4 Man 1 boot 5 )'4 in 901 Bosui
Claims (1)
ゲートＦＥＴのソースとドレインの間の電圧が、０．５
Ｖから１．０Ｖの間に設定されていることを特徴とする
電界効果トランジスタ回路。The voltage between the source and drain of the dual gate FET used in the frequency mixing circuit or modulation circuit is 0.5
A field effect transistor circuit characterized in that the voltage is set between V and 1.0V.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21112685A JPH0740647B2 (en) | 1985-09-26 | 1985-09-26 | Field effect transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21112685A JPH0740647B2 (en) | 1985-09-26 | 1985-09-26 | Field effect transistor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6272210A true JPS6272210A (en) | 1987-04-02 |
| JPH0740647B2 JPH0740647B2 (en) | 1995-05-01 |
Family
ID=16600819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21112685A Expired - Lifetime JPH0740647B2 (en) | 1985-09-26 | 1985-09-26 | Field effect transistor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740647B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0610564A2 (en) * | 1993-01-26 | 1994-08-17 | Sumitomo Electric Industries, Ltd. | Dual gate fet and circuits using dual gate fet |
| US5396132A (en) * | 1992-03-11 | 1995-03-07 | Sumitomo Electric Industries, Ltd. | MESFET mixer circuit having a pulse doped structure |
| US5444399A (en) * | 1992-09-11 | 1995-08-22 | Somitomo Electric Industries, Ltd. | Mixer circuit |
| US5602501A (en) * | 1992-09-03 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mixer circuit using a dual gate field effect transistor |
-
1985
- 1985-09-26 JP JP21112685A patent/JPH0740647B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396132A (en) * | 1992-03-11 | 1995-03-07 | Sumitomo Electric Industries, Ltd. | MESFET mixer circuit having a pulse doped structure |
| US5602501A (en) * | 1992-09-03 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mixer circuit using a dual gate field effect transistor |
| US5444399A (en) * | 1992-09-11 | 1995-08-22 | Somitomo Electric Industries, Ltd. | Mixer circuit |
| EP0610564A2 (en) * | 1993-01-26 | 1994-08-17 | Sumitomo Electric Industries, Ltd. | Dual gate fet and circuits using dual gate fet |
| EP0610564A3 (en) * | 1993-01-26 | 1995-01-25 | Sumitomo Electric Industries | Dual gate fet and circuits using dual gate fet. |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740647B2 (en) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675911A (en) | Monolithic microwave integrated circuit broadband mixer | |
| US5083050A (en) | Modified cascode mixer circuit | |
| US4734591A (en) | Frequency doubler | |
| US5027163A (en) | High level wide band RF mixer | |
| US4885550A (en) | Signal input to differential output amplifier | |
| JPH0452642B2 (en) | ||
| EP0196098A2 (en) | Broadband Amplifier/Mixer | |
| JPS62163406A (en) | Mixer circuit | |
| JPS6272210A (en) | Field effect transistor circuit | |
| US5963858A (en) | Method and apparatus for mixing signals | |
| JPH05259766A (en) | Integrated circuit equipped with variable gain amplifier | |
| JP2763889B2 (en) | Single sideband modulator | |
| JPS59168706A (en) | Analog type nonperiodic split frequency divider circuit | |
| JP2563286B2 (en) | Frequency mixing circuit | |
| JPS61224506A (en) | Field effect transistor circuit | |
| JP2848617B2 (en) | Frequency doubler | |
| JPS6251812A (en) | Broad band negative feedback amplifier circuit | |
| JPH02113710A (en) | Mixer circuit | |
| JP3169600B2 (en) | High frequency module | |
| JP2769157B2 (en) | Divider | |
| KR100243653B1 (en) | Active 180degree power distributer | |
| JPS62299104A (en) | Microwave mixer | |
| JPS6142964A (en) | Dual gate field effect transistor | |
| JPH02168733A (en) | Front end circuit | |
| JPH0238522Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |