JPS6272195A - 回路基盤の製造方法 - Google Patents
回路基盤の製造方法Info
- Publication number
- JPS6272195A JPS6272195A JP21377085A JP21377085A JPS6272195A JP S6272195 A JPS6272195 A JP S6272195A JP 21377085 A JP21377085 A JP 21377085A JP 21377085 A JP21377085 A JP 21377085A JP S6272195 A JPS6272195 A JP S6272195A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit board
- pattern
- plating
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高密度に微細な配線パターンを有する無機
質回路基板の製造方法に関する。
質回路基板の製造方法に関する。
無機質回路基板を例にとり従来の製造法について説明す
ると、アルミナ、フォルステライト等のセラミック絶縁
板上にペースト状に調合した導電材料を所望のパターン
形状に印刷・塗布し、焼成により回路基板を製造してい
た。有機質回路基板と比較して、機械的強度、耐熱性、
耐候性に優れており、ＩＣ，ＬＳＩ等を直接実装できる
ため特に高密度実装用基板として広く用いられている。
ると、アルミナ、フォルステライト等のセラミック絶縁
板上にペースト状に調合した導電材料を所望のパターン
形状に印刷・塗布し、焼成により回路基板を製造してい
た。有機質回路基板と比較して、機械的強度、耐熱性、
耐候性に優れており、ＩＣ，ＬＳＩ等を直接実装できる
ため特に高密度実装用基板として広く用いられている。
しかしこの方法ではヌクリーン印刷技術により導体を形
成しているため、技術的な進歩は見られるものの、現在
でも配ｔｓ、１Ｉｌｆｆｉ、間隔、バイアホール径等を
１１００１Ｉ以下で形成することは極めて困難である。
成しているため、技術的な進歩は見られるものの、現在
でも配ｔｓ、１Ｉｌｆｆｉ、間隔、バイアホール径等を
１１００１Ｉ以下で形成することは極めて困難である。
そこでこの問題を解決する方法として、プリント配線板
に背くから用いられているフォトリソグラフィー技術に
よるセミアディティブ法あるいはフルアディティブ法を
適用する試みがなされている。
に背くから用いられているフォトリソグラフィー技術に
よるセミアディティブ法あるいはフルアディティブ法を
適用する試みがなされている。
これらの方法は、無機絶縁板上に、化学的に粗面化をし
た後、５ｎＣＩ！液で活性化しＰｄＣ１２ｇＩによ リ
Ｐｄ粒子をめっき核として表面吸着させた後無電解めっ
きを施すものである。セミアディティブ法では無電解め
っきを施した後めっきレジストを形成しパターン電気め
っきを行い、レジストはしり後ソフトエツチングによる
パターンを形成するものであり、フルアディティブ法は
、基板にＰｄめつき核を吸着させた後めっきレジヌトを
形成し、無電解めっきのみでパターンを形成するもので
ある。
た後、５ｎＣＩ！液で活性化しＰｄＣ１２ｇＩによ リ
Ｐｄ粒子をめっき核として表面吸着させた後無電解めっ
きを施すものである。セミアディティブ法では無電解め
っきを施した後めっきレジストを形成しパターン電気め
っきを行い、レジストはしり後ソフトエツチングによる
パターンを形成するものであり、フルアディティブ法は
、基板にＰｄめつき核を吸着させた後めっきレジヌトを
形成し、無電解めっきのみでパターンを形成するもので
ある。
上記従来のセミアディティブ法を適用した場合基板とめ
つき膜の密着性を増大させるための粗面処理が後のソフ
トエツチング工程におけるエツチング残りを多発させる
原因となり微細パターンの形成では特にエツチング条件
の設定が極めて難しくなるという問題点がある。一方フ
ルアデイテイプ法ではエツチング工程は必要ではなく、
無電解めっきのみで導体が形成されるため有利である。
つき膜の密着性を増大させるための粗面処理が後のソフ
トエツチング工程におけるエツチング残りを多発させる
原因となり微細パターンの形成では特にエツチング条件
の設定が極めて難しくなるという問題点がある。一方フ
ルアデイテイプ法ではエツチング工程は必要ではなく、
無電解めっきのみで導体が形成されるため有利である。
しかしながらこの方法を通常の・・イブリッドＩＣ用基
板として一般的な両面アルミナ基板に適用したところ次
のような問題が発生した。９６チアルミナ焼成基板を化
学的に粗面化した後活性化・触媒化処理後ドライフイル
ムフォトレジヌトを両面にラミネートシ、露光・現像し
たところ予想外の極メチ悪いレジストパターンしか得ら
れなかった。
板として一般的な両面アルミナ基板に適用したところ次
のような問題が発生した。９６チアルミナ焼成基板を化
学的に粗面化した後活性化・触媒化処理後ドライフイル
ムフォトレジヌトを両面にラミネートシ、露光・現像し
たところ予想外の極メチ悪いレジストパターンしか得ら
れなかった。
原因を究明した結果、両面双方において反対面からの露
光時の紫外線が基板を透過して解像力を低下させている
ことがわかり実際の透過量を調べたところ、７．１ｍｗ
μの光強度を照射した場合１龍厚のアルミナ基板を透過
する光強度は０．６ｍｗ／ｃｎｔと測定された。これを
避けるためには片面ずつ順次レジストラミネート、露光
現像を行う必要があるがこのことは工程を複雑にするだ
けで作業性を著しく阻害するものである。
光時の紫外線が基板を透過して解像力を低下させている
ことがわかり実際の透過量を調べたところ、７．１ｍｗ
μの光強度を照射した場合１龍厚のアルミナ基板を透過
する光強度は０．６ｍｗ／ｃｎｔと測定された。これを
避けるためには片面ずつ順次レジストラミネート、露光
現像を行う必要があるがこのことは工程を複雑にするだ
けで作業性を著しく阻害するものである。
この発明は、かかる問題点を解決するためになされたも
ので、高密度に微細な配線パターンを有する回路基板の
製造方法を得ることを目的とする。
ので、高密度に微細な配線パターンを有する回路基板の
製造方法を得ることを目的とする。
この発明の回路基板の製造方法は、紫外線を吸収し、反
射および透過を防ぐセラミック基板にフォトレジスト膜
を設け、これに紫外線を露光してフォトレジスト膜にパ
ターンを形成し、これを利用して上記セラミック基板に
配線パターンを形成するものである。
射および透過を防ぐセラミック基板にフォトレジスト膜
を設け、これに紫外線を露光してフォトレジスト膜にパ
ターンを形成し、これを利用して上記セラミック基板に
配線パターンを形成するものである。
この発明におけるセラミック基板は、紫外線を吸収する
ので、フォトレジストパターンを利用してセラミック基
板にパターンを形成するにもかかわらず、解像力が低下
しないので、高密度の配線パターンが得られる。
ので、フォトレジストパターンを利用してセラミック基
板にパターンを形成するにもかかわらず、解像力が低下
しないので、高密度の配線パターンが得られる。
第１図は、この発明の一実施例の回路基板の製造方法を
工程順に示す図であり、（１）はセラミック基板、（２
）は紫外線吸収層、（３）はＰｄめつき核、（４〕はフ
ォトレジスト膜、ｆｓ）はフォトマスク、（６）は紫外
線、（７）はレジストパターン、（８）は無電解めっき
、（９）は光じゃへい部である。工程順に説明すると、
アルミナグリーンシートの表裏面にΔ１゜０，３ｗｔ％
を含むアルミナペーストを印刷し、還元雰囲気で同時焼
成し灰黒色の紫外線吸収層（２）を得た。（第１図（ａ
））次に、通常の無電解めっきの前処理工程として用い
られる５ｎｃ１．溶液で活性化し、次にＰｄＣｌ。
工程順に示す図であり、（１）はセラミック基板、（２
）は紫外線吸収層、（３）はＰｄめつき核、（４〕はフ
ォトレジスト膜、ｆｓ）はフォトマスク、（６）は紫外
線、（７）はレジストパターン、（８）は無電解めっき
、（９）は光じゃへい部である。工程順に説明すると、
アルミナグリーンシートの表裏面にΔ１゜０，３ｗｔ％
を含むアルミナペーストを印刷し、還元雰囲気で同時焼
成し灰黒色の紫外線吸収層（２）を得た。（第１図（ａ
））次に、通常の無電解めっきの前処理工程として用い
られる５ｎｃ１．溶液で活性化し、次にＰｄＣｌ。
溶液で触媒化することにより基板全表面にＰｄ粒子を吸
着させＰｄめつき核（３）を得る。（第１図（ｂ））次
に、上記基板にドライフィルムをラミネート−フォトマ
スクを介して紫外線（６）を両面露光する。
着させＰｄめつき核（３）を得る。（第１図（ｂ））次
に、上記基板にドライフィルムをラミネート−フォトマ
スクを介して紫外線（６）を両面露光する。
（第１図（Ｃ））
従来この工程では紫外線吸収層（２）がないため反対面
からフォトマスクを介して照射された紫外線が基板内部
を透過し、相互干渉をおこし解像度を悪くシ、鮮明なレ
ジストパターンを得ることはできなかったが、この発明
では紫外線吸収層（２）が設けられているため相互干渉
は起こらない、第１図（ｄ）は現像後に形成されたレジ
ストパターン（７）ヲ示し、（ｅ）は無電解めっき後の
基板の断面図を示す。
からフォトマスクを介して照射された紫外線が基板内部
を透過し、相互干渉をおこし解像度を悪くシ、鮮明なレ
ジストパターンを得ることはできなかったが、この発明
では紫外線吸収層（２）が設けられているため相互干渉
は起こらない、第１図（ｄ）は現像後に形成されたレジ
ストパターン（７）ヲ示し、（ｅ）は無電解めっき後の
基板の断面図を示す。
上記のように、紫外線吸収層（２）を設けることにより
、反対面からの透過紫外光を遮断するだけでなく、基板
からの反射光を少なくする効果があるため、特に１００
ｌｔｍ以下の微細レジストパターンのサイドウオール
やスソ広がりを抑えることが可能となる。又、上記実施
例で用いた紫外線吸収層はＭｏＯ３が還元され、鴇金属
が基板内部に分散されており、Ｐｄめつき核の吸着が容
易であるため、無電解めっきの析出が良好でめっき膜定
着強度も大きい。
、反対面からの透過紫外光を遮断するだけでなく、基板
からの反射光を少なくする効果があるため、特に１００
ｌｔｍ以下の微細レジストパターンのサイドウオール
やスソ広がりを抑えることが可能となる。又、上記実施
例で用いた紫外線吸収層はＭｏＯ３が還元され、鴇金属
が基板内部に分散されており、Ｐｄめつき核の吸着が容
易であるため、無電解めっきの析出が良好でめっき膜定
着強度も大きい。
なお、上記実施例では紫外線吸収層をＭｏＯ３を含有す
るアルミナペーストから得たが、ＴｉＯ２およびＣｒ２
Ｏ，を含有するものからも上記実施例と同様にして得ら
れる。又、これらＭｏＯ，の含有率は、１〜１０ｗｔ％
の範囲で紫外線吸収性が得られ、めっき定着性において
も良好な結果を示すものである。
るアルミナペーストから得たが、ＴｉＯ２およびＣｒ２
Ｏ，を含有するものからも上記実施例と同様にして得ら
れる。又、これらＭｏＯ，の含有率は、１〜１０ｗｔ％
の範囲で紫外線吸収性が得られ、めっき定着性において
も良好な結果を示すものである。
又、紫外線吸収層の位置は最外層である必要はなく、グ
リーンシート段階で基板内部に設け、同時焼成すること
も可能である。また基板の一部だけでなく基板全体をＭ
。Ｏｓ等含有グリーンシートを焼成することにより得る
ことも可能でその場合にはスル−ホール内壁におけるめ
っき密着性も上記の理由により良好である。
リーンシート段階で基板内部に設け、同時焼成すること
も可能である。また基板の一部だけでなく基板全体をＭ
。Ｏｓ等含有グリーンシートを焼成することにより得る
ことも可能でその場合にはスル−ホール内壁におけるめ
っき密着性も上記の理由により良好である。
この発明は以上説明したとおり、紫外線を吸収し、反射
および透過を防ぐセラミック基板にフォトレジスト膜を
設け、これに紫外線を露光してフォトレジスト膜にパタ
ーンを形成し、これを利用して上記セラミック基板に配
線パターンを形成することにより、例えば１００μｍ以
下までもの高密度に微細な配線パターンを有する回路基
板の製造方法を得ることができる。
および透過を防ぐセラミック基板にフォトレジスト膜を
設け、これに紫外線を露光してフォトレジスト膜にパタ
ーンを形成し、これを利用して上記セラミック基板に配
線パターンを形成することにより、例えば１００μｍ以
下までもの高密度に微細な配線パターンを有する回路基
板の製造方法を得ることができる。
第１図は、この発明の一実施例の回路基板の製造方法を
工程順に示す図である。 図において、（１）はセラミック基板、（２）は紫外線
吸収層、（４）はフォトレジスト膜、（６）は紫外線、
（７）はレジヌトパターン、（８）は無電解めっきであ
る。
工程順に示す図である。 図において、（１）はセラミック基板、（２）は紫外線
吸収層、（４）はフォトレジスト膜、（６）は紫外線、
（７）はレジヌトパターン、（８）は無電解めっきであ
る。
Claims (1)
- セラミック基板にフォトレジスト膜を設け、これに紫
外線を露光してフォトレジスト膜にパターンを形成し、
これを利用して上記セラミック基板に配線パターンを形
成するものにおいて、セラミック基板としては、紫外線
を吸収し、反射および透過を防ぐものを用いることを特
徴とする回路基盤の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21377085A JPS6272195A (ja) | 1985-09-25 | 1985-09-25 | 回路基盤の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21377085A JPS6272195A (ja) | 1985-09-25 | 1985-09-25 | 回路基盤の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6272195A true JPS6272195A (ja) | 1987-04-02 |
Family
ID=16644743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21377085A Pending JPS6272195A (ja) | 1985-09-25 | 1985-09-25 | 回路基盤の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6272195A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009078341A1 (ja) * | 2007-12-17 | 2009-06-25 | Hitachi Chemical Company, Ltd. | 光導波路及びその製造方法 |
-
1985
- 1985-09-25 JP JP21377085A patent/JPS6272195A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009078341A1 (ja) * | 2007-12-17 | 2009-06-25 | Hitachi Chemical Company, Ltd. | 光導波路及びその製造方法 |
| US8620127B2 (en) | 2007-12-17 | 2013-12-31 | Hitachi Chemical Company, Ltd. | Optical waveguide and method for manufacturing the same |
| JP5413200B2 (ja) * | 2007-12-17 | 2014-02-12 | 日立化成株式会社 | 光導波路及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5112726A (en) | Embedded catalyst receptors for metallization of dielectrics | |
| EP0339020B1 (en) | Method of patterning resist for printed wiring board | |
| JPS63175497A (ja) | 埋め込まれた触媒受容体を用いた多層回路及びその製造方法 | |
| JP2002221801A5 (ja) | ||
| US4876177A (en) | Process for producing printed circuit board | |
| JP3019503B2 (ja) | プリント配線板の製造方法 | |
| JPS6272195A (ja) | 回路基盤の製造方法 | |
| US6680440B1 (en) | Circuitized structures produced by the methods of electroless plating | |
| US20020051944A1 (en) | Pattern forming method of forming a metallic pattern on a surface of a circuit board by electroless plating | |
| JPH05267802A (ja) | 表面実装用プリント配線板 | |
| JPS58134497A (ja) | 印刷配線板の製造方法及び印刷配線板 | |
| JPH07115258A (ja) | プリント配線板およびその製造方法 | |
| JP2006201434A (ja) | ソルダーレジスト露光用フォトマスク及びそれを用いて露光処理を行った配線基板もしくはその製造方法 | |
| JPH0431463A (ja) | 電気回路材料 | |
| JP2826206B2 (ja) | プリント配線板 | |
| JP3711569B2 (ja) | プリント配線板及びその製造方法 | |
| JP2820332B2 (ja) | プリント配線板 | |
| JPS61256789A (ja) | プリント配線板製造方法 | |
| JPH0637428A (ja) | プリント配線基板の製造方法 | |
| JPH0298192A (ja) | Ｅｍｉシールド印刷配線板の製造方法 | |
| JPH04356994A (ja) | プリント配線板の製造方法 | |
| JPS61110487A (ja) | 印刷配線板の製造方法 | |
| JPH0329390A (ja) | プリント配線板の製造方法 | |
| JPH0547998B2 (ja) | ||
| JPH0936519A (ja) | プリント配線板の製造方法 |