JPS6271330A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、半導体集積回路技術に関し、例えばＩ１０
インタフェイス回路に利用して有効な技術に関する。

［背景技術］ ＣＰＵ　（マイクロプロセッサ）と周辺ＬＳＩとからな
るマイクロコンピュータシステムにおいて、ＣＰＵ等か
ら出力されるＴＴＬやＥＣＬレベルの信号をＩ１０イン
タフェイスレベルに変換して出力するインタフェイス用
ＬＳＩの出力回路は１例えば第２図に示すように構成さ
れている（［株］日立製作所が発行した「日立工業用リ
ニアＩＣおよびインタフェイス用ＩＣＪ第１５５頁）。

ところで、この種のＬＳＩでは、Ｉ１０インタフェイス
仕様により、出力″゛Ｌ″期待時に出力ピンに７ｖのよ
うな電圧が印加されても、出力トランジスタＱ３が破壊
されたりしないように保護することが要求される。

第２図の回路では、トランジスタＱ１がオンされ、これ
によって出力トランジスタＱ、がオフされて出力Ｖ　ｏ
　ｕ　ｔがロウレベルになっているときに、出力ピンに
７ｖにような高い電圧が印加されると、ツェナーダイオ
ードＤｚが先ずブレークダウンを起こして電流が流れる
。そして、ノードｎの電位が上昇することによってトラ
ンジスタＱ０がオンされ、トランジスタＱ１のベース電
圧を抑えてこれをカットオフさせることにより、出力ト
ランジスタＱ、を保護するようになっている６つまり、
最近の２μプロセスでは、出力トランジスタＱ、のエミ
ッタ・ベース間耐圧ＢＶＥＢ。が４〜５Ｖ程度と低いた
め、ツェナーダイオードＤｚを設けないと、出力ピンに
７ｖのような電圧が印加されたとき、出力トランジスタ
Ｑ、のエミッタ・ベース間がブレークダウンを起こして
、チャージ引抜き用のダイオード口工からトランジスタ
Ｑ□を通って図中破線Ａで示すような経路で電流Ｉｓが
流れ、出力トランジスタＱ、のベース・エミッタ間接合
が破壊されるおそれがある。

しかしながら、近年ＬＳＩはますます微細化される傾向
にあるため、このような微細化によって第２図のインタ
フェイス用出力回路ではツェナーダイオードのブレーク
ダウン電圧が下がり、Ｉ１０インタフェイス仕様の７ｖ
よりも低い５ｖのような電圧で逆方向電流が流されてし
まう。

その結果、例えば、第２図に示す回路同士の出力のワイ
ヤードオアをとるような場合にも、一方の回路の出力の
ハイレベル（４〜５Ｖ）によって他方の回路の出力端子
から内部へ電流が流れ込んでしまうという不都合が生じ
るおそれがあることが本発明者によって明らかにされた
。

［発明の目的コ この発明の目的は、プロセスの微細化によってトランジ
スタのエミッタ・ベース間耐圧やツェナーダイオードの
ブレークダウン電圧が下がっても。

出力端子に要求される耐圧条件を満たすことができるよ
うな半導体集積回路技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、コレクタ接地形の出力トランジスタの出力端
子に、出力トランジスタの逆バイアスによる電流の逆流
を防止すべくツェナーダイオードが接続されてなるイン
タフェイス用出力回路において、上記ツェナーダイオー
ドと直列に適当な数のダイオードを接続してやることに
より、ツェナーダイオードの見かけ上のブレークダウン
電圧を増大させ、これによってプロセスの微細化によっ
てトランジスタのエミッタ・ベース間耐圧やツェナーダ
イオードのブレークダウン電圧が下がっても、出力端子
に要求される耐圧条件を満たすことができるようにする
という上記目的を達成する。

また、上記出力トランジスタの前段にダーリントン接続
されたドライバ用トランジスタのベース・エミッタ間に
、チャージ引抜き用ダイオードを接続する場合において
、上記ツェナーダイオードと直列に接続されるダイオー
ドに対応した数だけチャージ引抜き用ダイオードを接続
してやることにより、ツェナーダイオード側と入力トラ
ンジスタ側の耐圧とのバランスを図り、ツェナーダイオ
ード側のブレークダウン電圧を増加させても出力トラン
ジスタが逆バイアスされたときツェナーダイオードがブ
レークダウンを起こす前に入力トランジスタ側へ電流が
流れ始めるのを防止できるようにするものである。

［実施例コ 第１図は、本発明をＥＣＬまたはＴＴＬレベルの信号を
Ｉ１０インタフェイスレベルの信号に変換して出力する
Ｉ１０インタフェイス用ＬＳＩにおける出力回路に適用
した場合の一実施例を示す。

前段のＥＣＬ論理回路またはＥＣＬ型のレベル変換回路
等から供給されるＥＣＬまたはＴＴＬレベルを変換した
信号Ｖｉｎは、入力段を構成する入力トランジスタＱ□
のベースに印加される。入力トランジスタＱ１のコレク
タ電圧は、出力トランジスタＱ、の前段にダーリントン
接続されたドライバ用トランジスタＱ２のベースに供給
されている。

この実施例では、出力トランジスタＱ、のエミッタ端子
に接続されたエミッタ耐圧保護用のツェナーダイオード
Ｄｚと直列に、ダイオードＤ３が接続されている６ダイ
オードＤ３はツェナーダイオードＤｚと逆向き、すなわ
ちトランジスタＱ。

のエミッタから接地点に向かって順方向となるように接
続されている。また、上記ドライバ用トランジスタＱ２
のベース・エミッタ間には、出力トランジスタＱｌｌが
オンからオフに移行されて出力Ｖ　ｏ　ｕ　ｔがハイレ
ベルからロウレベルに変化するときに、トランジスタＱ
１のベースに蓄積されているチャージを引き抜いて、出
力Ｖ　ｏ　ｕ　ｔのロウレベルへの立下がりを速くする
ためのダイオードＤ１が接続されている。この実施例で
は、このチャージ引抜き用のダイオードＤ１と直列にダ
イオードＤ４が接続されている。

特に制限されないが上記ダイオードＤ１〜Ｄ４は。

トランジスタＱ、、Ｑ、と同じ構造のトランジスタのベ
ース・コレクタ間を短終し、ベース（コレクタ）とエミ
ッタ間のＰＮ接合を利用して構成される。

一方、上記ツェナーダイオードＤｚは、バイポーラトラ
ンジスタのベース・エミッタ間のＰＮ接合を用いて構成
されている。このように、トランジスタのベース・エミ
ッタ間接合を用いて構成されたツェナーダイオードは、
素子寸法によってブレークダウン電圧が変わって来るた
め、プロセスの微細化によって、ブレークダウン電圧が
低下し、前述したように出力ピンに印加される電圧が７
ｖ以下でも逆方向電流が流れてしまうおそれがある。

しかるに、上記実施例では、ツェナーダイオードＤｚと
直列にダイオードＤ、が接続されているため、ダイオー
ドＤ□の順方向電圧（約Ｏ，ＳＶ）によって、ツェナー
ダイオードＤｚの出方ピン側から見た目かけ上のブレー
クダウン電圧が増加される。従って、微細化に伴なうツ
ェナーダイオードＤｚのブレークダウン電圧減少分に見
合う数だけダイオードＤ□を接続してやれば、Ｉ１０イ
ンタフェイス仕様で要求される７ｖ以下でツェナーダイ
オードＤｚがオンになって余分なリーク電流が流された
りしなくなる。

ところで、ツェナーダイオードＤｚをバイポーラトラン
ジスタで構成した場合、微細化によりツェナーダイオー
ドＤｚのブレークダウン電圧が低下するということは、
出力トランジスタＱ、が逆バイアスされたときのエミッ
タ・ベース間のブレークダウン電圧も当然下がることを
意味する。これによって、第２図に破線Ａで示したよう
な電流経路の耐圧も低下する。そのため、ツェナーダイ
オードＤｚ側の耐圧のみ上げると、出力ピンに印加され
た電圧が７ｖ以下でも出力トランジスタＱ、からダイオ
ードＤｉ、トランジスタＱ□を貫通して逆向きの電流Ｉ
ｓが流されてしまい、出力トランジスタＱ、を保護する
という初期の目的を達成することができなくなるおそれ
もある。

しかるに、上記実施例では、ツェナーダイオードＤｚと
直列に接続されたダイオードＤ、に対応して、トランジ
スタＱ２のベース・エミッタ間にはダイオードＤ１と直
列にダイオードＤ４が接続されている。そのため、この
ダイオードＤ４の順方向電圧によって、電流Ｉｓが流れ
る出力トランジスタＱ３から入力トランジスタＱ、にか
けての電流経路の側の耐圧が増大される。その結果、出
力ピンに７ｖ以上の電圧が印加されたとき、ツェナーダ
イオードＤｚが先ずオンすることにより、トランジスタ
Ｑ、、Ｑ工に逆方向電流Ｉｓが流されるのが防止され、
出力トランジスタＱ、の劣下が防止される。

なお、ダイオードＤ１と直列に接続されるダイオードＤ
４は一個に限定されるものでなく、ツェナーダイオード
Ｄｚと直列に接続されるダイオードＤ３の数に対応して
、２個以上接続するようにしてもよい。また、上記実施
例ではダイオードＤ１〜Ｄ４を、バイポーラトランジス
タを用いて構成していると説明したが、それに限定され
るものでなく、ダイオードＤ１〜Ｄ４をショットキー・
バリヤ・ダイオードを用いて構成することもできる。

［効果］ （１）コレクタ接地形の出力トラ〉゛ジスタの出力端子
に、出力トランジスタの逆バイアスによる電流の逆流を
防止すべくツェナーダイオードが接続されてなるインタ
フェイス用出力回路において、上記ツェナーダイオード
と直列に適当な数のダイオードを接続してなるので、ツ
ェナーダイオードの見かけ上のブレークダウン電圧が増
大されるという作用により、プロセスの微細化によって
トランジスタのエミッタ・ベース間耐圧やツェナーダイ
オードのブレークダウン電圧が下がっても、出力端子に
要求される耐圧条件を満たすことができるという効果が
ある。また、これによって耐圧保護用のツェナーダイオ
ードとして、ブレークダウン電圧が素子寸法の影響を受
は易いバイポーラトランジスタのベース・エミッタ間接
合を利用することができるようになるので、バイポーラ
集積回路のプロセスを何ら変換することなく耐圧保護用
のツェナーダイオードを形成して出力トランジスタの保
護を行なうことができる。

（２）上記出力トランジスタの前段にダーリントン接続
されたドライバ用トランジスタのベース・エミッタ間に
、チャージ引抜き用ダイオードを接続する場合において
、上記ツェナーダイオードと直列に接続されるダイオー
ドに対応した数だけチャージ引抜きｍｍダイオードを接
続してなるので、ツェナーダイオード側と入力トランジ
スタ側の耐圧とのバランスが保たれるという作用により
、ツェナーダイオード側のブレークダウン電圧を増加さ
せても出力トランジスタが逆バイアスされたときツェナ
ーダイオードがブレークダウンを起こす前に入力トラン
ジスタ側へ電流が流れ始めるのを防止できるという効果
がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。上記実施例では出力トラ
ンジスタＱ、の前段に、ダーリントン接続されたドライ
バ用トランジスタＱ２が設けられているが、このトラン
ジスタＱ２を省略し、入力段すなわちトランジスタＱ□
のコレクタ電圧を直接エミッタ接地形の出力トランジス
タのベースに供給するようにされたものに適用すること
も可能である。また、チャージ引抜き用ダイオードＤ１
と直列に接続されるダイオードＤ４の数は、ツェナーダ
イオードＤｚと直列に接続されるダイオードＤ、の数と
同一でなくてもよい。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＥＣＬまたはＴＴＬ
レベルの信号をＩ１０インタフェイスレベルに変換して
出力するインタフェイス回路における出力回路に適用し
たものについて説明したが、この発明はこれに限定され
るものでなく、コレシタ接地形の出力［・ランジスタを
有し、このトランジスタを出力ピンに印加された高電圧
から。

保護したいような出力回路一般に利用することができる
。

【図面の簡単な説明】

第１図は、本発明をＥＣＬまたはＴＴＬレベルの信号を
Ｉ１０インタフェイスレベルに変換して出力するインタ
フェイス回路における出力回路に適用した場合の一実施
例を示す回路図、第２図は、従来のインタフェイス用Ｌ
ＳＩにおける出力回路の一実施例を示す回路図である、
Ｑｌ・・・・入力トランジスタ、Ｑ３・・・・出力トラ
ンジスタ、Ｄｚ・・・・耐圧保護用ツェナーダイオード
、Ｄ工・・・・チャージ引抜き用ダイオード。

Claims (1)

1. 【特許請求の範囲】 １、コレクタ接地形の出力トランジスタと、この出力ト
   ランジスタのエミッタに接続され、逆方向電圧からトラ
   ンジスタのエミッタ・ベース間接合を保護するための定
   電圧素子とを有する半導体集積回路であって、上記定電
   圧素子と直列に接合形半導体素子が接続されてなること
   を特徴とする半導体集積回路。 ２、上記出力トランジスタの前段にはドライバ用トラン
   ジスタが接続され、このドライバ用トランジスタのベー
   ス・エミッタ間にはチャージ引抜き用の接合形半導体素
   子が接続されているとともに、このチャージ引抜き用接
   合形半導体素子には上記定電圧素子と直列に接続された
   接合形半導体素子に対応して第２の接合形半導体素子が
   接続されてなることを特徴とする第１項記載の半導体集
   積回路。