JPS6271330A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS6271330A JPS6271330A JP60209965A JP20996585A JPS6271330A JP S6271330 A JPS6271330 A JP S6271330A JP 60209965 A JP60209965 A JP 60209965A JP 20996585 A JP20996585 A JP 20996585A JP S6271330 A JPS6271330 A JP S6271330A
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- transistor
- diode
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
この発明は、半導体集積回路技術に関し、例えばI10
インタフェイス回路に利用して有効な技術に関する。
インタフェイス回路に利用して有効な技術に関する。
[背景技術]
CPU (マイクロプロセッサ)と周辺LSIとからな
るマイクロコンピュータシステムにおいて、CPU等か
ら出力されるTTLやECLレベルの信号をI10イン
タフェイスレベルに変換して出力するインタフェイス用
LSIの出力回路は1例えば第2図に示すように構成さ
れている([株]日立製作所が発行した「日立工業用リ
ニアICおよびインタフェイス用ICJ第155頁)。
るマイクロコンピュータシステムにおいて、CPU等か
ら出力されるTTLやECLレベルの信号をI10イン
タフェイスレベルに変換して出力するインタフェイス用
LSIの出力回路は1例えば第2図に示すように構成さ
れている([株]日立製作所が発行した「日立工業用リ
ニアICおよびインタフェイス用ICJ第155頁)。
ところで、この種のLSIでは、I10インタフェイス
仕様により、出力″゛L″期待時に出力ピンに7vのよ
うな電圧が印加されても、出力トランジスタQ3が破壊
されたりしないように保護することが要求される。
仕様により、出力″゛L″期待時に出力ピンに7vのよ
うな電圧が印加されても、出力トランジスタQ3が破壊
されたりしないように保護することが要求される。
第2図の回路では、トランジスタQ1がオンされ、これ
によって出力トランジスタQ、がオフされて出力V o
u tがロウレベルになっているときに、出力ピンに
7vにような高い電圧が印加されると、ツェナーダイオ
ードDzが先ずブレークダウンを起こして電流が流れる
。そして、ノードnの電位が上昇することによってトラ
ンジスタQ0がオンされ、トランジスタQ1のベース電
圧を抑えてこれをカットオフさせることにより、出力ト
ランジスタQ、を保護するようになっている6つまり、
最近の2μプロセスでは、出力トランジスタQ、のエミ
ッタ・ベース間耐圧BVEB。が4〜5V程度と低いた
め、ツェナーダイオードDzを設けないと、出力ピンに
7vのような電圧が印加されたとき、出力トランジスタ
Q、のエミッタ・ベース間がブレークダウンを起こして
、チャージ引抜き用のダイオード口工からトランジスタ
Q□を通って図中破線Aで示すような経路で電流Isが
流れ、出力トランジスタQ、のベース・エミッタ間接合
が破壊されるおそれがある。
によって出力トランジスタQ、がオフされて出力V o
u tがロウレベルになっているときに、出力ピンに
7vにような高い電圧が印加されると、ツェナーダイオ
ードDzが先ずブレークダウンを起こして電流が流れる
。そして、ノードnの電位が上昇することによってトラ
ンジスタQ0がオンされ、トランジスタQ1のベース電
圧を抑えてこれをカットオフさせることにより、出力ト
ランジスタQ、を保護するようになっている6つまり、
最近の2μプロセスでは、出力トランジスタQ、のエミ
ッタ・ベース間耐圧BVEB。が4〜5V程度と低いた
め、ツェナーダイオードDzを設けないと、出力ピンに
7vのような電圧が印加されたとき、出力トランジスタ
Q、のエミッタ・ベース間がブレークダウンを起こして
、チャージ引抜き用のダイオード口工からトランジスタ
Q□を通って図中破線Aで示すような経路で電流Isが
流れ、出力トランジスタQ、のベース・エミッタ間接合
が破壊されるおそれがある。
しかしながら、近年LSIはますます微細化される傾向
にあるため、このような微細化によって第2図のインタ
フェイス用出力回路ではツェナーダイオードのブレーク
ダウン電圧が下がり、I10インタフェイス仕様の7v
よりも低い5vのような電圧で逆方向電流が流されてし
まう。
にあるため、このような微細化によって第2図のインタ
フェイス用出力回路ではツェナーダイオードのブレーク
ダウン電圧が下がり、I10インタフェイス仕様の7v
よりも低い5vのような電圧で逆方向電流が流されてし
まう。
その結果、例えば、第2図に示す回路同士の出力のワイ
ヤードオアをとるような場合にも、一方の回路の出力の
ハイレベル(4〜5V)によって他方の回路の出力端子
から内部へ電流が流れ込んでしまうという不都合が生じ
るおそれがあることが本発明者によって明らかにされた
。
ヤードオアをとるような場合にも、一方の回路の出力の
ハイレベル(4〜5V)によって他方の回路の出力端子
から内部へ電流が流れ込んでしまうという不都合が生じ
るおそれがあることが本発明者によって明らかにされた
。
[発明の目的コ
この発明の目的は、プロセスの微細化によってトランジ
スタのエミッタ・ベース間耐圧やツェナーダイオードの
ブレークダウン電圧が下がっても。
スタのエミッタ・ベース間耐圧やツェナーダイオードの
ブレークダウン電圧が下がっても。
出力端子に要求される耐圧条件を満たすことができるよ
うな半導体集積回路技術を提供することにある。
うな半導体集積回路技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
[発明の概要コ
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、コレクタ接地形の出力トランジスタの出力端
子に、出力トランジスタの逆バイアスによる電流の逆流
を防止すべくツェナーダイオードが接続されてなるイン
タフェイス用出力回路において、上記ツェナーダイオー
ドと直列に適当な数のダイオードを接続してやることに
より、ツェナーダイオードの見かけ上のブレークダウン
電圧を増大させ、これによってプロセスの微細化によっ
てトランジスタのエミッタ・ベース間耐圧やツェナーダ
イオードのブレークダウン電圧が下がっても、出力端子
に要求される耐圧条件を満たすことができるようにする
という上記目的を達成する。
子に、出力トランジスタの逆バイアスによる電流の逆流
を防止すべくツェナーダイオードが接続されてなるイン
タフェイス用出力回路において、上記ツェナーダイオー
ドと直列に適当な数のダイオードを接続してやることに
より、ツェナーダイオードの見かけ上のブレークダウン
電圧を増大させ、これによってプロセスの微細化によっ
てトランジスタのエミッタ・ベース間耐圧やツェナーダ
イオードのブレークダウン電圧が下がっても、出力端子
に要求される耐圧条件を満たすことができるようにする
という上記目的を達成する。
また、上記出力トランジスタの前段にダーリントン接続
されたドライバ用トランジスタのベース・エミッタ間に
、チャージ引抜き用ダイオードを接続する場合において
、上記ツェナーダイオードと直列に接続されるダイオー
ドに対応した数だけチャージ引抜き用ダイオードを接続
してやることにより、ツェナーダイオード側と入力トラ
ンジスタ側の耐圧とのバランスを図り、ツェナーダイオ
ード側のブレークダウン電圧を増加させても出力トラン
ジスタが逆バイアスされたときツェナーダイオードがブ
レークダウンを起こす前に入力トランジスタ側へ電流が
流れ始めるのを防止できるようにするものである。
されたドライバ用トランジスタのベース・エミッタ間に
、チャージ引抜き用ダイオードを接続する場合において
、上記ツェナーダイオードと直列に接続されるダイオー
ドに対応した数だけチャージ引抜き用ダイオードを接続
してやることにより、ツェナーダイオード側と入力トラ
ンジスタ側の耐圧とのバランスを図り、ツェナーダイオ
ード側のブレークダウン電圧を増加させても出力トラン
ジスタが逆バイアスされたときツェナーダイオードがブ
レークダウンを起こす前に入力トランジスタ側へ電流が
流れ始めるのを防止できるようにするものである。
[実施例コ
第1図は、本発明をECLまたはTTLレベルの信号を
I10インタフェイスレベルの信号に変換して出力する
I10インタフェイス用LSIにおける出力回路に適用
した場合の一実施例を示す。
I10インタフェイスレベルの信号に変換して出力する
I10インタフェイス用LSIにおける出力回路に適用
した場合の一実施例を示す。
前段のECL論理回路またはECL型のレベル変換回路
等から供給されるECLまたはTTLレベルを変換した
信号Vinは、入力段を構成する入力トランジスタQ□
のベースに印加される。入力トランジスタQ1のコレク
タ電圧は、出力トランジスタQ、の前段にダーリントン
接続されたドライバ用トランジスタQ2のベースに供給
されている。
等から供給されるECLまたはTTLレベルを変換した
信号Vinは、入力段を構成する入力トランジスタQ□
のベースに印加される。入力トランジスタQ1のコレク
タ電圧は、出力トランジスタQ、の前段にダーリントン
接続されたドライバ用トランジスタQ2のベースに供給
されている。
この実施例では、出力トランジスタQ、のエミッタ端子
に接続されたエミッタ耐圧保護用のツェナーダイオード
Dzと直列に、ダイオードD3が接続されている6ダイ
オードD3はツェナーダイオードDzと逆向き、すなわ
ちトランジスタQ。
に接続されたエミッタ耐圧保護用のツェナーダイオード
Dzと直列に、ダイオードD3が接続されている6ダイ
オードD3はツェナーダイオードDzと逆向き、すなわ
ちトランジスタQ。
のエミッタから接地点に向かって順方向となるように接
続されている。また、上記ドライバ用トランジスタQ2
のベース・エミッタ間には、出力トランジスタQllが
オンからオフに移行されて出力V o u tがハイレ
ベルからロウレベルに変化するときに、トランジスタQ
1のベースに蓄積されているチャージを引き抜いて、出
力V o u tのロウレベルへの立下がりを速くする
ためのダイオードD1が接続されている。この実施例で
は、このチャージ引抜き用のダイオードD1と直列にダ
イオードD4が接続されている。
続されている。また、上記ドライバ用トランジスタQ2
のベース・エミッタ間には、出力トランジスタQllが
オンからオフに移行されて出力V o u tがハイレ
ベルからロウレベルに変化するときに、トランジスタQ
1のベースに蓄積されているチャージを引き抜いて、出
力V o u tのロウレベルへの立下がりを速くする
ためのダイオードD1が接続されている。この実施例で
は、このチャージ引抜き用のダイオードD1と直列にダ
イオードD4が接続されている。
特に制限されないが上記ダイオードD1〜D4は。
トランジスタQ、、Q、と同じ構造のトランジスタのベ
ース・コレクタ間を短終し、ベース(コレクタ)とエミ
ッタ間のPN接合を利用して構成される。
ース・コレクタ間を短終し、ベース(コレクタ)とエミ
ッタ間のPN接合を利用して構成される。
一方、上記ツェナーダイオードDzは、バイポーラトラ
ンジスタのベース・エミッタ間のPN接合を用いて構成
されている。このように、トランジスタのベース・エミ
ッタ間接合を用いて構成されたツェナーダイオードは、
素子寸法によってブレークダウン電圧が変わって来るた
め、プロセスの微細化によって、ブレークダウン電圧が
低下し、前述したように出力ピンに印加される電圧が7
v以下でも逆方向電流が流れてしまうおそれがある。
ンジスタのベース・エミッタ間のPN接合を用いて構成
されている。このように、トランジスタのベース・エミ
ッタ間接合を用いて構成されたツェナーダイオードは、
素子寸法によってブレークダウン電圧が変わって来るた
め、プロセスの微細化によって、ブレークダウン電圧が
低下し、前述したように出力ピンに印加される電圧が7
v以下でも逆方向電流が流れてしまうおそれがある。
しかるに、上記実施例では、ツェナーダイオードDzと
直列にダイオードD、が接続されているため、ダイオー
ドD□の順方向電圧(約O,SV)によって、ツェナー
ダイオードDzの出方ピン側から見た目かけ上のブレー
クダウン電圧が増加される。従って、微細化に伴なうツ
ェナーダイオードDzのブレークダウン電圧減少分に見
合う数だけダイオードD□を接続してやれば、I10イ
ンタフェイス仕様で要求される7v以下でツェナーダイ
オードDzがオンになって余分なリーク電流が流された
りしなくなる。
直列にダイオードD、が接続されているため、ダイオー
ドD□の順方向電圧(約O,SV)によって、ツェナー
ダイオードDzの出方ピン側から見た目かけ上のブレー
クダウン電圧が増加される。従って、微細化に伴なうツ
ェナーダイオードDzのブレークダウン電圧減少分に見
合う数だけダイオードD□を接続してやれば、I10イ
ンタフェイス仕様で要求される7v以下でツェナーダイ
オードDzがオンになって余分なリーク電流が流された
りしなくなる。
ところで、ツェナーダイオードDzをバイポーラトラン
ジスタで構成した場合、微細化によりツェナーダイオー
ドDzのブレークダウン電圧が低下するということは、
出力トランジスタQ、が逆バイアスされたときのエミッ
タ・ベース間のブレークダウン電圧も当然下がることを
意味する。これによって、第2図に破線Aで示したよう
な電流経路の耐圧も低下する。そのため、ツェナーダイ
オードDz側の耐圧のみ上げると、出力ピンに印加され
た電圧が7v以下でも出力トランジスタQ、からダイオ
ードDi、トランジスタQ□を貫通して逆向きの電流I
sが流されてしまい、出力トランジスタQ、を保護する
という初期の目的を達成することができなくなるおそれ
もある。
ジスタで構成した場合、微細化によりツェナーダイオー
ドDzのブレークダウン電圧が低下するということは、
出力トランジスタQ、が逆バイアスされたときのエミッ
タ・ベース間のブレークダウン電圧も当然下がることを
意味する。これによって、第2図に破線Aで示したよう
な電流経路の耐圧も低下する。そのため、ツェナーダイ
オードDz側の耐圧のみ上げると、出力ピンに印加され
た電圧が7v以下でも出力トランジスタQ、からダイオ
ードDi、トランジスタQ□を貫通して逆向きの電流I
sが流されてしまい、出力トランジスタQ、を保護する
という初期の目的を達成することができなくなるおそれ
もある。
しかるに、上記実施例では、ツェナーダイオードDzと
直列に接続されたダイオードD、に対応して、トランジ
スタQ2のベース・エミッタ間にはダイオードD1と直
列にダイオードD4が接続されている。そのため、この
ダイオードD4の順方向電圧によって、電流Isが流れ
る出力トランジスタQ3から入力トランジスタQ、にか
けての電流経路の側の耐圧が増大される。その結果、出
力ピンに7v以上の電圧が印加されたとき、ツェナーダ
イオードDzが先ずオンすることにより、トランジスタ
Q、、Q工に逆方向電流Isが流されるのが防止され、
出力トランジスタQ、の劣下が防止される。
直列に接続されたダイオードD、に対応して、トランジ
スタQ2のベース・エミッタ間にはダイオードD1と直
列にダイオードD4が接続されている。そのため、この
ダイオードD4の順方向電圧によって、電流Isが流れ
る出力トランジスタQ3から入力トランジスタQ、にか
けての電流経路の側の耐圧が増大される。その結果、出
力ピンに7v以上の電圧が印加されたとき、ツェナーダ
イオードDzが先ずオンすることにより、トランジスタ
Q、、Q工に逆方向電流Isが流されるのが防止され、
出力トランジスタQ、の劣下が防止される。
なお、ダイオードD1と直列に接続されるダイオードD
4は一個に限定されるものでなく、ツェナーダイオード
Dzと直列に接続されるダイオードD3の数に対応して
、2個以上接続するようにしてもよい。また、上記実施
例ではダイオードD1〜D4を、バイポーラトランジス
タを用いて構成していると説明したが、それに限定され
るものでなく、ダイオードD1〜D4をショットキー・
バリヤ・ダイオードを用いて構成することもできる。
4は一個に限定されるものでなく、ツェナーダイオード
Dzと直列に接続されるダイオードD3の数に対応して
、2個以上接続するようにしてもよい。また、上記実施
例ではダイオードD1〜D4を、バイポーラトランジス
タを用いて構成していると説明したが、それに限定され
るものでなく、ダイオードD1〜D4をショットキー・
バリヤ・ダイオードを用いて構成することもできる。
[効果]
(1)コレクタ接地形の出力トラ〉゛ジスタの出力端子
に、出力トランジスタの逆バイアスによる電流の逆流を
防止すべくツェナーダイオードが接続されてなるインタ
フェイス用出力回路において、上記ツェナーダイオード
と直列に適当な数のダイオードを接続してなるので、ツ
ェナーダイオードの見かけ上のブレークダウン電圧が増
大されるという作用により、プロセスの微細化によって
トランジスタのエミッタ・ベース間耐圧やツェナーダイ
オードのブレークダウン電圧が下がっても、出力端子に
要求される耐圧条件を満たすことができるという効果が
ある。また、これによって耐圧保護用のツェナーダイオ
ードとして、ブレークダウン電圧が素子寸法の影響を受
は易いバイポーラトランジスタのベース・エミッタ間接
合を利用することができるようになるので、バイポーラ
集積回路のプロセスを何ら変換することなく耐圧保護用
のツェナーダイオードを形成して出力トランジスタの保
護を行なうことができる。
に、出力トランジスタの逆バイアスによる電流の逆流を
防止すべくツェナーダイオードが接続されてなるインタ
フェイス用出力回路において、上記ツェナーダイオード
と直列に適当な数のダイオードを接続してなるので、ツ
ェナーダイオードの見かけ上のブレークダウン電圧が増
大されるという作用により、プロセスの微細化によって
トランジスタのエミッタ・ベース間耐圧やツェナーダイ
オードのブレークダウン電圧が下がっても、出力端子に
要求される耐圧条件を満たすことができるという効果が
ある。また、これによって耐圧保護用のツェナーダイオ
ードとして、ブレークダウン電圧が素子寸法の影響を受
は易いバイポーラトランジスタのベース・エミッタ間接
合を利用することができるようになるので、バイポーラ
集積回路のプロセスを何ら変換することなく耐圧保護用
のツェナーダイオードを形成して出力トランジスタの保
護を行なうことができる。
(2)上記出力トランジスタの前段にダーリントン接続
されたドライバ用トランジスタのベース・エミッタ間に
、チャージ引抜き用ダイオードを接続する場合において
、上記ツェナーダイオードと直列に接続されるダイオー
ドに対応した数だけチャージ引抜きmmダイオードを接
続してなるので、ツェナーダイオード側と入力トランジ
スタ側の耐圧とのバランスが保たれるという作用により
、ツェナーダイオード側のブレークダウン電圧を増加さ
せても出力トランジスタが逆バイアスされたときツェナ
ーダイオードがブレークダウンを起こす前に入力トラン
ジスタ側へ電流が流れ始めるのを防止できるという効果
がある。
されたドライバ用トランジスタのベース・エミッタ間に
、チャージ引抜き用ダイオードを接続する場合において
、上記ツェナーダイオードと直列に接続されるダイオー
ドに対応した数だけチャージ引抜きmmダイオードを接
続してなるので、ツェナーダイオード側と入力トランジ
スタ側の耐圧とのバランスが保たれるという作用により
、ツェナーダイオード側のブレークダウン電圧を増加さ
せても出力トランジスタが逆バイアスされたときツェナ
ーダイオードがブレークダウンを起こす前に入力トラン
ジスタ側へ電流が流れ始めるのを防止できるという効果
がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。上記実施例では出力トラ
ンジスタQ、の前段に、ダーリントン接続されたドライ
バ用トランジスタQ2が設けられているが、このトラン
ジスタQ2を省略し、入力段すなわちトランジスタQ□
のコレクタ電圧を直接エミッタ接地形の出力トランジス
タのベースに供給するようにされたものに適用すること
も可能である。また、チャージ引抜き用ダイオードD1
と直列に接続されるダイオードD4の数は、ツェナーダ
イオードDzと直列に接続されるダイオードD、の数と
同一でなくてもよい。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。上記実施例では出力トラ
ンジスタQ、の前段に、ダーリントン接続されたドライ
バ用トランジスタQ2が設けられているが、このトラン
ジスタQ2を省略し、入力段すなわちトランジスタQ□
のコレクタ電圧を直接エミッタ接地形の出力トランジス
タのベースに供給するようにされたものに適用すること
も可能である。また、チャージ引抜き用ダイオードD1
と直列に接続されるダイオードD4の数は、ツェナーダ
イオードDzと直列に接続されるダイオードD、の数と
同一でなくてもよい。
[利用分野]
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるECLまたはTTL
レベルの信号をI10インタフェイスレベルに変換して
出力するインタフェイス回路における出力回路に適用し
たものについて説明したが、この発明はこれに限定され
るものでなく、コレシタ接地形の出力[・ランジスタを
有し、このトランジスタを出力ピンに印加された高電圧
から。
をその背景となった利用分野であるECLまたはTTL
レベルの信号をI10インタフェイスレベルに変換して
出力するインタフェイス回路における出力回路に適用し
たものについて説明したが、この発明はこれに限定され
るものでなく、コレシタ接地形の出力[・ランジスタを
有し、このトランジスタを出力ピンに印加された高電圧
から。
保護したいような出力回路一般に利用することができる
。
。
第1図は、本発明をECLまたはTTLレベルの信号を
I10インタフェイスレベルに変換して出力するインタ
フェイス回路における出力回路に適用した場合の一実施
例を示す回路図、第2図は、従来のインタフェイス用L
SIにおける出力回路の一実施例を示す回路図である、
Ql・・・・入力トランジスタ、Q3・・・・出力トラ
ンジスタ、Dz・・・・耐圧保護用ツェナーダイオード
、D工・・・・チャージ引抜き用ダイオード。
I10インタフェイスレベルに変換して出力するインタ
フェイス回路における出力回路に適用した場合の一実施
例を示す回路図、第2図は、従来のインタフェイス用L
SIにおける出力回路の一実施例を示す回路図である、
Ql・・・・入力トランジスタ、Q3・・・・出力トラ
ンジスタ、Dz・・・・耐圧保護用ツェナーダイオード
、D工・・・・チャージ引抜き用ダイオード。
Claims (1)
- 【特許請求の範囲】 1、コレクタ接地形の出力トランジスタと、この出力ト
ランジスタのエミッタに接続され、逆方向電圧からトラ
ンジスタのエミッタ・ベース間接合を保護するための定
電圧素子とを有する半導体集積回路であって、上記定電
圧素子と直列に接合形半導体素子が接続されてなること
を特徴とする半導体集積回路。 2、上記出力トランジスタの前段にはドライバ用トラン
ジスタが接続され、このドライバ用トランジスタのベー
ス・エミッタ間にはチャージ引抜き用の接合形半導体素
子が接続されているとともに、このチャージ引抜き用接
合形半導体素子には上記定電圧素子と直列に接続された
接合形半導体素子に対応して第2の接合形半導体素子が
接続されてなることを特徴とする第1項記載の半導体集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60209965A JPS6271330A (ja) | 1985-09-25 | 1985-09-25 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60209965A JPS6271330A (ja) | 1985-09-25 | 1985-09-25 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6271330A true JPS6271330A (ja) | 1987-04-02 |
Family
ID=16581609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60209965A Pending JPS6271330A (ja) | 1985-09-25 | 1985-09-25 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6271330A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03169119A (ja) * | 1989-11-29 | 1991-07-22 | Toshiba Corp | 出力回路 |
CN1318337C (zh) * | 2002-07-10 | 2007-05-30 | 住友电气工业株式会社 | 光纤的制造方法 |
US8881692B2 (en) | 2010-11-22 | 2014-11-11 | Kawasaki Jukogyo Kabushiki Kaisha | Cooling system in air-cooled combustion engine |
-
1985
- 1985-09-25 JP JP60209965A patent/JPS6271330A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03169119A (ja) * | 1989-11-29 | 1991-07-22 | Toshiba Corp | 出力回路 |
CN1318337C (zh) * | 2002-07-10 | 2007-05-30 | 住友电气工业株式会社 | 光纤的制造方法 |
US8881692B2 (en) | 2010-11-22 | 2014-11-11 | Kawasaki Jukogyo Kabushiki Kaisha | Cooling system in air-cooled combustion engine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5781389A (en) | Transistor protection circuit | |
US7656627B2 (en) | ESD protection circuit with active triggering | |
US5304839A (en) | Bipolar ESD protection for integrated circuits | |
US20050133873A1 (en) | System for ESD protection with extra headroom in relatively low supply voltage integrated circuits | |
JPS6271330A (ja) | 半導体集積回路 | |
US20060082938A1 (en) | Electrostatic discharge protection device for high speed transmission lines | |
JP3499578B2 (ja) | 半導体集積回路 | |
US20220247171A1 (en) | Input output circuit and electrostatic discharge protection circuit | |
US5532896A (en) | Distributed silicon controlled rectifiers for ESD protection | |
JPH02117211A (ja) | 半導体装置 | |
US5541544A (en) | Bipolar flip-flop circuit with improved noise immunity | |
US5146120A (en) | Low-noise output buffer circuit | |
JPH02246613A (ja) | 静電破壊保護回路 | |
JPH07122650A (ja) | 半導体装置 | |
JPH03222516A (ja) | 半導体装置 | |
JPH10200056A (ja) | バイポーラic | |
JPH1074896A (ja) | 入力サージ保護回路 | |
KR100261256B1 (ko) | 집적회로 보호용 회로구성 | |
JPS6110315A (ja) | 半導体集積回路装置 | |
JP3156263B2 (ja) | 半導体論理回路 | |
JPS6381845A (ja) | 電界効果型トランジスタ集積回路 | |
JPH05326865A (ja) | 半導体集積回路装置 | |
JPH01137822A (ja) | 半導体集積回路 | |
JPH0270231A (ja) | 半導体保護装置 | |
JPH0261820B2 (ja) |