JPS6269386A - Optical character reading device - Google Patents
Optical character reading deviceInfo
- Publication number
- JPS6269386A JPS6269386A JP60207784A JP20778485A JPS6269386A JP S6269386 A JPS6269386 A JP S6269386A JP 60207784 A JP60207784 A JP 60207784A JP 20778485 A JP20778485 A JP 20778485A JP S6269386 A JPS6269386 A JP S6269386A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- terminal
- output
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims description 14
- 230000009467 reduction Effects 0.000 abstract description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 38
- 230000008569 process Effects 0.000 description 32
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Character Input (AREA)
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は光学式文字読取装置に関し、更に詳細には、画
素分解能を変換するためにイメージデータを拡大、縮小
する技術に関ｆる。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to optical character reading devices, and more particularly to techniques for enlarging and reducing image data to convert pixel resolution.
（従来の技術） 光学式文字読取装置（以下、ＯＣＲと略す）では。(Conventional technology) In optical character reading devices (hereinafter abbreviated as OCR).
文字認識を行なう前に、ＣＣＤセンサ等の光′雀変換部
で読み取ったイメージデータを、認識用の辞書に格納さ
れた文字パターンと同じ分解能にする必要がある。また
、文字認識後に認識不能な文字をイメージのまま印字さ
せる場合、印字するのに適した大きさにする方が良い。Before performing character recognition, it is necessary to make the image data read by an optical converter such as a CCD sensor have the same resolution as the character pattern stored in a dictionary for recognition. Further, when printing unrecognizable characters as they are after character recognition, it is better to make the size suitable for printing.
例えば、縦１列に２４個のワイヤが配列されたワイヤド
ツトプリンタでは、縦２４ドツト以内で表現されたイメ
ージデータなら１回の走査で印字できるが、大き過ぎる
と２回の走査を必要とする。逆に、小さ過ぎると文字と
して判読しにくくなる。また、文字はＯＣＲで認識し、
認識結果を印字し文字以外の図形はイメージのまま印字
させる場合にも、印字された文字の大きさと、文字以外
の図形の大きさが極端に異なっていても見にくくなる。For example, in a wire dot printer in which 24 wires are arranged in a vertical line, image data expressed within 24 vertical dots can be printed in one scan, but if the image data is too large, two scans are required. On the other hand, if the text is too small, it becomes difficult to read the text. In addition, characters are recognized by OCR,
Even when the recognition results are printed and graphics other than characters are printed as they are, it becomes difficult to see if the size of the printed characters and the size of the graphics other than characters are extremely different.
このように、図や絵などのイメージデータを処理する場
合、イメージデータの拡大、縮小（画素あたりの寸法の
変更）は重要な機能である。例どして、１画素あたり７
５ミクロンの分解能をもつイメージデータを、１画素あ
たり１０６ミクロンの分解能を持つグラフィックプリン
タで実物大に印刷しようとする時には、７５／１０６に
縮小しなければならない。従来は、この縮小、拡大の動
作を汎用のＡＬＵ （例、米インテル製８０８６等）が
イメージメモリを読み、主にシフト命令などの機能を用
いて処理する等の方法が行われていた。As described above, when processing image data such as diagrams and pictures, enlarging and reducing the image data (changing the size per pixel) is an important function. For example, 7 per pixel
If image data with a resolution of 5 microns is to be printed in full size on a graphics printer with a resolution of 106 microns per pixel, it must be reduced to 75/106. Conventionally, this reduction and enlargement operations have been performed by a general-purpose ALU (eg, Intel 8086, etc.) reading the image memory and processing it mainly using functions such as shift commands.
この方法を第７図を参照して説明する。第７図（ａ）は
この方法を実施するための概略的構成を示すブロック図
であって、入力側メモリ４１に格納されているイメージ
データを縮小して出力側メモリ４９に格納する処理の概
念を示したものである。入力側メモリ４１は】ワード１
６ビツトで構成され、入力側メモリアドレスポインタ４
２が入力側メモリ４１の特定のワードを指し示している
。処理の最初では、メモリアドレスポインタ４２は初期
値として入力側メモリ４１の第０番目のワードを指し示
している。入力側メモリ４１にはあらかじめ１ライン分
のイメージが格納されており、黒を１．白を０とする２
進数で、帳票上の最も左にある画素が第ＯワードのＭＳ
Ｂに対応し、帳票上の最も右にある画素が最終ワードの
ＬＳＢに対応する形式で格納されている。この様子を第
７図（ｂ）に示す。同図（ｂ）の参照番号５１は帳票上
のイメージであり、５２は線分ＡＡ’上のイメージを黒
を１．白をＯとする２進数で表わしたものである。これ
を入力側メモリ４１に格納した時、その格納形式は第７
Ｎ （ｃ ） ！、−，，，示す参照番号５３のよう
になる。This method will be explained with reference to FIG. FIG. 7(a) is a block diagram showing a schematic configuration for implementing this method, and the concept of processing for reducing the image data stored in the input side memory 41 and storing it in the output side memory 49. This is what is shown. The input side memory 41 is] Word 1
Consists of 6 bits, input side memory address pointer 4
2 points to a specific word in the input memory 41. At the beginning of the process, the memory address pointer 42 points to the 0th word of the input memory 41 as an initial value. An image for one line is stored in the input side memory 41 in advance, and black is set to 1. 2 with white as 0
In base numbers, the leftmost pixel on the form is the MS of the Oth word.
Corresponding to B, the rightmost pixel on the form is stored in a format corresponding to the LSB of the final word. This situation is shown in FIG. 7(b). Reference numeral 51 in FIG. 5B is an image on the form, and 52 is an image on the line segment AA' with black 1. It is expressed as a binary number with O representing white. When this is stored in the input side memory 41, its storage format is the 7th
N(c)! , -, , , as shown by reference number 53.
さて、イメージデータの縮小は次の手順で行われる。ま
ず、入力側メモリ４１から１ワードを読み出して、入力
側レジスタ４３に格納する。この時。Now, reduction of image data is performed in the following steps. First, one word is read from the input side memory 41 and stored in the input side register 43. At this time.
読み出すワード位置はメモリアドレスポインタ４２によ
って示され、読み出された後にメモリアドレスポインタ
４２の内容を＋１しておく。次に判断機構４４を動作さ
せる。判断機構４４は現在の状態が下記のく状態１〉か
〈状態２〉のどちらかを判定する。The word position to be read is indicated by the memory address pointer 42, and the contents of the memory address pointer 42 are incremented by 1 after being read. Next, the determination mechanism 44 is operated. The determining mechanism 44 determines whether the current state is the following state 1> or <state 2>.
〈状態１〉・・・−・ｆ（ｍ／ｋ）＝ｎである。<State 1>...-f(m/k)=n.
く状態２〉・・・・・ｆ（ｍ／ｋ）≠ｎである。State 2>...f(m/k)≠n.
ここで、には、縮小倍率であり、例えば７５／ １０６
に縮小しようとするなら、ｋ ＝７５／＋０６である。Here, is the reduction magnification, for example 75/106
If we try to reduce it to k = 75/+06.
ｒ】は、端子４７を通して出力されたイメージデータの
ビット数であり、初期値は０である。ｍは端子４５を通
して入力されたイメージデータのビット数であり、第１
番目のイメージデータを処理する時はｍ＝ｏであり、第
２番目のイメージデータを処理する時はｍ＝］−である
。関数ｆは四捨五入して整数化する処理を表わしている
。r] is the number of bits of the image data output through the terminal 47, and its initial value is 0. m is the number of bits of the image data input through the terminal 45;
When processing the second image data, m=o, and when processing the second image data, m=]-. The function f represents the process of rounding to an integer.
〈状態１〉であるかく状態２〉であるかを判定したら、
それぞれ次のように処理を行う。After determining whether it is <state 1> and therefore state 2>,
Each process is performed as follows.
〈状態１〉の時；
入力側レジスタ４３の内容をシフトアップして、ＭＳＢ
を端子４５から読み出し、この読み出したイメージデー
タを端子４７から出力する。出力データは出力側レジス
タ４８のＬ Ｓ Ｂ側から入り、同時に、出力側レジス
タ４８の内容をシフトアップする。In <state 1>: Shift up the contents of the input side register 43 and select the MSB
is read from the terminal 45, and the read image data is output from the terminal 47. Output data enters the LSB side of the output register 48, and simultaneously shifts up the contents of the output register 48.
〈状態２〉の時；
入力側レジスタ４３の内容をシフトアップして、ＭＳＢ
を端子４５から読み出し、二の読み出したイメージデー
タを端子４６を通して捨て去る。In <state 2>; The contents of the input side register 43 are shifted up and the MSB
is read out from the terminal 45, and the second read image data is discarded through the terminal 46.
ここで、第７図（ａ）の判断機構４４の動作を例を挙げ
て説明する。第７図（ｄ）は判断機構の動作の各周期に
おけるｒｒ＋ ＋ ｋ Ｔ ｍ ／ ｋ ｒ ｆ （ｍ
／ ｋ ） ＋ ｎ並びに〈状態１〉及び〈状態２〉の
関係を示す図で、周期ごとに入力側レジスタ４３の内容
を１ビツトずつ処理していく場合である。Here, the operation of the determination mechanism 44 shown in FIG. 7(a) will be explained using an example. FIG. 7(d) shows rr+ + k T m / k r f (m
/k) + n, and the relationship between <state 1> and <state 2>, in which the contents of the input side register 43 are processed one bit at a time in each cycle.
はじめに、周期１における各変数の値について説明する
。周期１は最初の周期で、各変数はすべて初期値である
。ｍは端子４５を通ったイメージデータの数であるから
ｎ＝ｏ、ｎは端子４７を通ったイメージデータの数であ
るから、ｍ−：Ｏである。First, the values of each variable in period 1 will be explained. Period 1 is the first period, and all variables have initial values. Since m is the number of image data that passed through the terminal 45, n=o, and n is the number of image data that passed through the terminal 47, so m-:O.
従ってｍ ／ ｋは、ｍ ／ ｋ ＝ Ｏで１ちり、こ
れを四捨五入して整数化したｆ（ｍ／ｋ）はｆ（ｍ／ｋ
）＝０となり、ｎと等しい。そこで、周期１ではく状態
１〉となり、入力側レジスタ４３から端子４５を通して
読まれたイメージデータは、端子４７を通して出力側レ
ジスタ４８に出力される。同時にｍとｎは＋１されて、
それぞれｍ＝１．ｎ＝１となる。というのはｍは端子４
５を通ったイメージデータの数であり、今、１つ通った
からであり、同様にｎは端子４７を通ったイメージデー
タの数であり、今、１つ通ったからである。Therefore, m / k is m / k = O, and f (m / k), which is rounded off to an integer, is f (m / k
)=0, which is equal to n. Therefore, the state 1> is reached instead of period 1, and the image data read from the input side register 43 through the terminal 45 is outputted to the output side register 48 through the terminal 47. At the same time, m and n are increased by +1,
Each m=1. n=1. That is, m is terminal 4
This is the number of image data that has passed through the terminal 47, and n is the number of image data that has passed through the terminal 47, because one has now passed through.Similarly, n is the number of image data that has passed through the terminal 47, because one has now passed.
次に、周期２における各変数の値について説明する。周
期２においてはｍ、ｎはそれぞれｍ ＝ １． ＋ｎ
＝ １であり、ｍ／には小数点以下第１位まで求めてｍ
／に＝１．４で、これを四捨五入してｆ（ｍ／ｋ）＝１
となり、ｆ（ｍ／ｋ）とｎの値が等しい。Next, the values of each variable in period 2 will be explained. In period 2, m and n are each m = 1. +n
= 1, and m/ is calculated to the first decimal place.
/ = 1.4, rounding this to f(m/k) = 1
Therefore, the values of f(m/k) and n are equal.
そこで周期２ではく状態１〉となり、入力側レジスタ４
３から、端子４５を通して読まれたイメージデータは端
子４７を通して、出力側レジスタ４８に出力される。以
下、二の動作を繰り返すことになる。Therefore, in period 2, the state becomes 1>, and the input side register 4
3, the image data read through the terminal 45 is outputted to the output side register 48 through the terminal 47. After that, the second operation will be repeated.
二のようにして、出力側レジスタ、１８に縮小されたイ
メージデータを作成し、でいく。出力側［ノミ２スタ４
８に１６個のイメージデータが揃った特売で、出力側メ
モリ１ｇに格納する。出力側メモリ・４！１は１ワード
１６ビｙトで構成され、出力側レジスタ４８のデータを
格納するアドレスは、出力側メモリアドレスポインタ５
０によって示される。2, create the image data reduced to 18 in the output side register, and proceed. Output side [chisel 2 star 4
8, 16 pieces of image data are available on sale, and are stored in the output side memory 1g. The output side memory 4!1 consists of 1 word of 16 bits, and the address where the data of the output side register 48 is stored is the output side memory address pointer 5.
Indicated by 0.
（発明が解決しようとする問題点）
１−かじながら、上記従来のイメージデータの処理にあ
っては、以下の問題点を有する。(Problems to be Solved by the Invention) 1-However, the conventional image data processing described above has the following problems.
上記処理は汎用のＡ Ｌ Ｕを用いて実行される。The above processing is executed using a general-purpose ALU.
このためのプログラムを作成した場合、１ピントのイメ
ージデータを処理するのに２００−；３００クロツク程
Ｊσの処理時間を要する。例えば１クロソクタ２００ｎ
ｓとすると、１ビツトのイメージデータを処理するのに
５０μｓ程度を要する。従って、従来の構成ではイメー
ジデータの拡大、縮小のための処理速度が遅いという問
題点があった、
本発明は上記問題点を解決し、短時間でイメージデータ
の拡大、縮小が可能な光学式文字読取装置を提供するこ
とを目的とする。If a program is created for this purpose, it will take about 200-300 clocks of processing time Jσ to process one focus of image data. For example, 1 clothocta 200n
s, it takes about 50 μs to process 1 bit of image data. Therefore, the conventional configuration had the problem that the processing speed for enlarging and reducing image data was slow. The purpose is to provide a character reading device.
（問題点を解決するための手段）
本発明は、光学的に読み取られた情報のイメージデータ
を格納するイメージメモリと、該イメージメモリにアド
レスを供給するアドレスカウンタ回路と、前記イメージ
メモリの出力をシフトさせるシフ１−レジスタ回路とを
具備する光学式文字読取装置に係る。(Means for Solving the Problems) The present invention provides an image memory for storing image data of optically read information, an address counter circuit for supplying an address to the image memory, and an address counter circuit for supplying an address to the image memory. The present invention relates to an optical character reading device including a shift register circuit for shifting.
本発明は、イメージデータを拡大処理するために、上記
構成の光学式文字読取装置に、前記アドレスカウンタ回
路及び前記シフトレジスタ回路に同期して動作するカウ
ンタ回路と、該カウンタ回路の出力をアドレスとし、前
記アドレスカウンタ回路のカウント値を補正するための
データを格納するメモリとを設けて構成される。In order to enlarge image data, the present invention provides an optical character reading device having the above-mentioned structure, a counter circuit that operates in synchronization with the address counter circuit and the shift register circuit, and an output of the counter circuit that is used as an address. , and a memory for storing data for correcting the count value of the address counter circuit.
また１本発明はイメージデータを縮小り１−１４哩する
ために、に−、記構成の光学式文字読取皆１ｉｊＬ （
こ、前記アドレスカウンタ回路及び前記シフトレジスタ
回路に同期して動作するカウンタ回路と、１咳カウンタ
の出力をアドレスとし、前記シフヒレジス９回路のシフ
ト欧を補正するためのデータを格納するメモリとを設け
て構成される。In addition, the present invention provides an optical character reading system having the following configuration in order to reduce image data by 1-14 times.
This includes a counter circuit that operates in synchronization with the address counter circuit and the shift register circuit, and a memory that uses the output of the 1-cough counter as an address and stores data for correcting the shift ratio of the 9 Schiffch register circuits. It consists of
（作用）
上記前行の発明は、次のとおり作用する５、光学的に読
み取られた情報のイメージデータは、イメージメモリに
格納される。このイメージデータはアドレスカウンタ回
路から出力されるアトＬノスに従って、１ビツトずつ読
出され、シフトレジスタ回路に供給される。この際、ア
ドレスカウンタ回路のカラン１〜値、すなわちイメージ
メモリに対するアドレス値はカウンタ回路とメモリとで
制御される。このメモリにはアドレスカウンタ回路のカ
ウント値を補正するためのデータ、Ｊｌ、体内にはカウ
ンタ回路の出力をアドレスとして現在のカウント値を保
持するかどうかのデータが格納されてぃる・従って、今
、メモリからの出力がアドレスカウンタ回路のカウント
値を保持すべきでない旨の４３号であると、このカラン
１−値（アドレス値）に対応するイメージデータがイメ
ージメモリから読出される。そして、次の１ビツトのイ
メージデータに対し、メモリからの出力がアドレスカウ
ンタ回路のカウント値を保持すべき旨の信号であると、
アドレスカウンタ回路のカウント値は更新されず、再び
同一のカウント値がイメージメモリに供給される。この
結果、イメージメモリからは同一のイメージデータが読
出される。このようにして、イメージデータは拡大処理
される。(Operation) The above-mentioned invention operates as follows. 5. Image data of optically read information is stored in an image memory. This image data is read out one bit at a time in accordance with the AT LNO output from the address counter circuit and supplied to the shift register circuit. At this time, the count 1 to value of the address counter circuit, ie, the address value for the image memory, is controlled by the counter circuit and the memory. This memory stores data for correcting the count value of the address counter circuit, Jl, and data for determining whether or not to hold the current count value using the output of the counter circuit as an address. , if the output from the memory is No. 43 indicating that the count value of the address counter circuit should not be held, image data corresponding to this Callan 1-value (address value) is read from the image memory. Then, for the next 1-bit image data, the output from the memory is a signal indicating that the count value of the address counter circuit should be held.
The count value of the address counter circuit is not updated, and the same count value is supplied to the image memory again. As a result, the same image data is read from the image memory. In this way, the image data is enlarged.
上記後者の発明は、次のとおり作用する。イメージメモ
リに格納されているイメージデータは。The latter invention operates as follows. Image data stored in image memory.
アドレスカウンタ回路からのアドレスに従って１ビツト
ずつ読出され、シフトレジスタ回路に供給される。この
シフトレジスタ回路のシフト量はカウンタ回路とメモリ
とで制御される。メモリには。Each bit is read out according to the address from the address counter circuit and supplied to the shift register circuit. The shift amount of this shift register circuit is controlled by a counter circuit and a memory. In memory.
シフト量を補正するためのデータ、具体的には１ピッ１
−ごとにシフトすべきかまたはシフトしないでイメージ
データを破棄するかのデータがカウンタ回路からのアド
レスに対応して格納さ九ている。Data for correcting the shift amount, specifically 1 pip 1
- The data to be shifted or not shifted and the image data to be discarded is stored corresponding to the address from the counter circuit.
従って、今、メモリからの出力がシフトすべき旨の信号
であると、シフトレジスタ回路はイメージデータを１ビ
ツトシフトさせる。そして、次の１ビツトのイメージデ
ータに対し、メモリからの出力がシフトせずにイメージ
データを破棄する旨の信号であると、シフトレジスタは
この１ビツトのイメージデータをシフトせずに破棄する
。換言すれば、イメージデータは間引きされたことにな
る。Therefore, if the output from the memory is a signal indicating that it should be shifted, the shift register circuit shifts the image data by one bit. If the output from the memory is a signal indicating that the next 1-bit image data is to be discarded without being shifted, the shift register discards this 1-bit image data without shifting it. In other words, the image data has been thinned out.
このようにして、イメージデータは縮小処理される。In this way, the image data is reduced.
（実施例）
以下、本発明の詳細な説明するに先立って、本発明にお
けるイメージデータの密度変換（拡大。(Example) Hereinafter, before detailed explanation of the present invention, density conversion (enlargement) of image data in the present invention will be explained.
縮小）の概念を、第２図を参照して説明する。The concept of reduction (reduction) will be explained with reference to FIG.
第２図はこの概念を説明するための図である。FIG. 2 is a diagram for explaining this concept.
同図において、２２は原稿上の絵（実際には塗りつぶさ
れている）を表わしており、絵２２の線分Ａ−Ａ′上を
イメージデータにしたものがビットパターン２３である
。ピントパターン２３は０が白を表わし、１が黒を表わ
しており、線分Ａ−Ａ’上を１１分割して（例えばライ
ンセンサで光学的に走査して）得たものである。ここで
、ビットパターン２３を２／３に縮小する必要があった
とすると、２／３にするためには、３ビツトのうち２ビ
ツトの割でサンプルすることになり、具体的にはビット
パターンの先頭から数えて１，３，４，６，７，９．１
０の各ビットを取り出してきて並へ、ビットパターン２
４を得る。このとき、ピントパターン２３の先頭から数
えて２，５，８．ＩＩの各ビットは「間引き」される。In the figure, numeral 22 represents a picture (actually filled in) on the original document, and a bit pattern 23 is image data obtained by converting the line segment A-A' of the picture 22. In the focus pattern 23, 0 represents white and 1 represents black, and is obtained by dividing the line segment AA' into 11 parts (for example, by optically scanning with a line sensor). Here, if it is necessary to reduce bit pattern 23 to 2/3, in order to reduce it to 2/3, 2 out of 3 bits must be sampled. 1, 3, 4, 6, 7, 9.1 counting from the beginning
Take out each bit of 0 and make it normal, bit pattern 2
Get 4. At this time, counting from the beginning of the focus pattern 23, 2, 5, 8. Each bit of II is "thinned out".
一方、拡大の例として、桧２２の８−１１’ の線分を
イメージデータにした６ビノト長のビットパターン２５
を４／３に拡大するとする。４／３にするためには３ピ
ッ１−に１回の割で重複させてサンプルし、３ビツトを
４ビツト番こ増やす必要がある。具体的には、ビットパ
ターン２５の先頭から数えて１，４番目のビットを重複
させ、ビットパターン２６のようにする。On the other hand, as an example of enlargement, a 6-bit length bit pattern 25 that uses the 8-11' line segment of Hinoki 22 as image data.
Suppose that it is expanded to 4/3. In order to make it 4/3, it is necessary to duplicate the sample once every 3 bits and increase the number of 3 bits by 4 bits. Specifically, the first and fourth bits counted from the beginning of the bit pattern 25 are duplicated to form a bit pattern 26.
次に、本発明の実施例を図面を参照して説明する。Next, embodiments of the present invention will be described with reference to the drawings.
第１図（ａ）は、本発明によるイメージデータの拡大処
理機能を備えた光学式文字読取装置の一実施例の主要部
を示す回路図である。これ以外の構成要素は１本発明の
特徴部分ではないので省略しである。本実施例は、水平
方向にイメージデータを拡大処理するものである。同図
（ａ）において、】は図示しないラインセンサ等から出
力されたイメージデータを格納するイメージメモリで１
例えばＲＡＭで構成される。このイメージメモリ１の端
子２に垂直方向のアドレスデータを与え、端子３に水平
方向のアドレスデータを与えると、端子４から垂直及び
水平方向アドレスに対応する１画素のデータが得ら才す
る。この際、垂直方向アドレスは図示しない外部回路か
ら与えられ、水平方向アドレスは水平方向アドレスカウ
ンタ９により与えられる。イメージメモリ１の出力はシ
フトレジスタ５の端子６に与えられ、並列データがシフ
トレジスタ５の端子８から出力される。FIG. 1(a) is a circuit diagram showing the main parts of an embodiment of an optical character reading device equipped with an image data enlargement processing function according to the present invention. Components other than these are omitted because they are not characteristic parts of the present invention. In this embodiment, image data is enlarged in the horizontal direction. In the same figure (a), 1 is an image memory that stores image data output from a line sensor, etc. (not shown).
For example, it is composed of RAM. When vertical address data is applied to terminal 2 of image memory 1 and horizontal address data is applied to terminal 3, one pixel data corresponding to the vertical and horizontal addresses is obtained from terminal 4. At this time, the vertical address is given from an external circuit (not shown), and the horizontal address is given by the horizontal address counter 9. The output of the image memory 1 is given to the terminal 6 of the shift register 5, and parallel data is output from the terminal 8 of the shift register 5.
水平方向アドレスカウンタ９は拡大データＲＯＭ１３に
より制御される。拡大データＲＯＭｌ３は、原データの
先頭から数えてどのビットを重複させるかという論理を
格納したものであり、端子１４にアドレスを与えると、
端子１５より１ビツトのデータが得られる。水平方向ア
ドレスカウンタ９は出力端子１２がイメージメモリ１の
水平方向アドレス端子３につながっており、イメージメ
モリドの水平方向のアドレスを保持する。この水平方向
アドレスカウンタ９は、初期値が端子１０を介して外部
より与えられ、端子１１の入力データが１であったクロ
ックで値が１つ増加し、０であったクロックで同じ値を
保持する。端子１１に１が入力されると、上記のように
水平方向アドレスカウンタ９が１つ増加し、イメージメ
モリ１の読み出し位置が、水平方向に１つシフトする。The horizontal address counter 9 is controlled by an enlarged data ROM 13. The expanded data ROM13 stores the logic of which bits are to be duplicated counting from the beginning of the original data, and when an address is given to the terminal 14,
One bit of data is obtained from the terminal 15. The horizontal address counter 9 has an output terminal 12 connected to the horizontal address terminal 3 of the image memory 1, and holds the horizontal address of the image memory. This horizontal direction address counter 9 has an initial value given from the outside via a terminal 10, and the value increases by one at a clock when the input data at the terminal 11 is 1, and maintains the same value at a clock when the input data at the terminal 11 is 0. do. When 1 is input to the terminal 11, the horizontal address counter 9 is incremented by 1 as described above, and the read position of the image memory 1 is shifted by 1 in the horizontal direction.
この端子１１には拡大データＲＯＭ１３の出力データ１
５が入力される。一方、拡大データＲＯＭ１３の入力ア
ドレスはカウンタ１６の出力１８によって与えられ、カ
ウンタ１６の値があらかじめ外部よりリセット端子１７
により０にクリアされた後は、１クロツクに１つずつ出
力１８の値は増加していく。This terminal 11 has output data 1 of the enlarged data ROM 13.
5 is input. On the other hand, the input address of the enlarged data ROM 13 is given by the output 18 of the counter 16, and the value of the counter 16 is set in advance from the outside to the reset terminal 17.
After being cleared to 0 by , the value of output 18 increases by one per clock.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
例として、４／３倍に拡大する場合について説明する。As an example, a case of enlarging to 4/3 times will be explained.
この場合、拡大データＲＯＭ１３には第３図（、］）に
示すように、カウンタ１６のアドレスに対応したデータ
が格納さ九ている。まず、拡大処理を行なう前に、水平
方向ア１くレスカウンタ９に端子１０を用いて初期値す
を格納する。この初期値すは第２図の例で言えば■３の
点に対応する水＼ＴＺアドレスにあたる。同時に、端子
１７にリセッ１〜信号を与えＲＯＭ ＋３に４えるアド
レスをＯにクリアする。In this case, the enlarged data ROM 13 stores data corresponding to the address of the counter 16, as shown in FIG. First, before performing the enlargement process, an initial value is stored in the horizontal direction address counter 9 using the terminal 10. In the example of FIG. 2, this initial value corresponds to the water\TZ address corresponding to point 3. At the same time, a reset 1~ signal is applied to the terminal 17, and the address added to ROM +3 by 4 is cleared to O.
第１番目のクロックでは、イメージメモリ１の水平方向
アドレス３には初期値すの値が入力され、第２図の２５
の先頭ビットが４より出力される（値はＯ）、、第１一
番目のクロックでは拡大データＲＯＭの出力１５はＯな
ので、水平方向アドレスカウンタ９の値は変化せず、第
２番目のクロックでも同じ水平方向アドレスが１３に入
力され、第２番目のクロックでも同しデータ（値はＯ）
が、イメージメモリ１より読出される。第２番目のクロ
ックでは、拡大データＲＯＭの出力１５は１なので、こ
のクロックで水平方向アドレスカウンタ９の値は１つ増
加し、ｂ＋１となり、第３番目のクロックでは、イメー
ジメモリ１から、第２図の２５の２番目のデータ（値は
１）が出力される。このように、第３図（ａ）のデータ
は、４クロツクに１回の割で、アドレスカウンタ１０の
カウントを止めて、出力データ４を重複させて４／３倍
に拡大させる制御を行なうためのものである。At the first clock, the initial value S is input to the horizontal address 3 of the image memory 1, and the value 25 in FIG.
The first bit of 4 is output from 4 (value is O). Since the output 15 of the expanded data ROM is O at the first clock, the value of the horizontal address counter 9 does not change, and at the second clock But the same horizontal address is input to 13, and the same data (value is O) on the second clock
is read out from the image memory 1. At the second clock, the output 15 of the enlarged data ROM is 1, so at this clock, the value of the horizontal address counter 9 increases by one, and becomes b+1. At the third clock, the value of the horizontal address counter 9 is increased by one, and becomes b+1. The second data number 25 (value 1) in the figure is output. In this way, the data in FIG. 3(a) is used to perform control such that the address counter 10 stops counting once every four clocks, and the output data 4 is duplicated and expanded by 4/3 times. belongs to.
第１図（ｂ）は、本発明によるイメージデータの縮小処
理機能を備えた光学式文字読取装置の一実施例の主要部
を示す回路図である。これ以外の構成要素は、本発明の
特徴部分ではないので省略しである。本実施例は、水平
方向にイメージデータを縮小処理するものである。尚、
第１図（ａ）と同一構成要素には同一の参照番号を付し
である。FIG. 1(b) is a circuit diagram showing the main parts of an embodiment of an optical character reading device equipped with an image data reduction processing function according to the present invention. Components other than these are omitted because they are not characteristic parts of the present invention. In this embodiment, image data is reduced in the horizontal direction. still,
Components that are the same as those in FIG. 1(a) are given the same reference numerals.
シフトレジスタ５は、イメージメモリ１の読み出しデー
タ４を入力端子、６に入力し、１クロツクに１ビツトの
割でシフトを繰り返した後に、直並列変換を行ったデー
タを８より出力する回路である。このシフトレジスタ５
の端ｆ７はシフトするかどうかを制御する機能を持ち、
端子７の入力が１＋ １ ｕのときにシフトレジスタ５
は端７−６よりイメージデータを入力し、内容を１つシ
フｉ−させる。端子３−７の入力が′Ｏ″のときはシフ
トレジスタ５はシフト動作を行わず、端子６のイメージ
データも読み捨てられる。この制御端−ｆ７は縮小デー
タＲＯＭ １９の出力データ端’ｊ’−２１に１妾続さ
れている。縮小データＲＯＭ ｌ ９はシフトレジスタ
５のＬ記シフ１−１１？ＩＪ作を制御するデータを端：
ｚ−２１から出力するもので、端子２１の出力が１のク
ロックではシフトレジスタ５は通常に動作し、端子２１
の出力がＯのクロックではシフトレジスタ５は止められ
てイメージメモリ１の出力は間引きされる。縮小データ
ＲＯＭ１９の入力アドレス２０はカウンタ１６の出力１
８に接続されており、カウンタ１６のデータはリセット
端子１７によって０にクリアされた後は１クロツクに１
ずつ増加していく。The shift register 5 is a circuit that inputs read data 4 from the image memory 1 to an input terminal 6, repeats shifting at a rate of 1 bit per clock, and then outputs the serial-to-parallel converted data from 8. . This shift register 5
The end f7 has the function of controlling whether to shift or not,
When the input of terminal 7 is 1+1 u, shift register 5
inputs image data from the end 7-6 and shifts the contents by one. When the input to the terminal 3-7 is 'O', the shift register 5 does not perform a shift operation and the image data at the terminal 6 is also read out.This control terminal -f7 is connected to the output data terminal 'j'- of the reduced data ROM 19 The reduced data ROM l 9 stores the data that controls the L shift 1-11?IJ operation of the shift register 5:
The shift register 5 operates normally when the output from the terminal 21 is 1, and the output from the terminal 21 is 1.
When the output of the clock is O, the shift register 5 is stopped and the output of the image memory 1 is thinned out. The input address 20 of the reduced data ROM 19 is the output 1 of the counter 16.
8, and after the data of the counter 16 is cleared to 0 by the reset terminal 17, it changes to 1 per clock.
It increases gradually.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
例として、２／３倍に縮小する場合について説明する。As an example, a case of reduction by 2/3 times will be explained.
この場合、縮小データＲＯＭ１９には第３図（ｂ）に示
すように、カウンタアドレス１６のアドレスに対応した
データが格納されている。第２図の絵２２の八−Δ′の
部分を縮小するとすれば、水平方向アドレスカウンタ９
に端子ＩＯを介し、初期値ａを格納する。この初期値ａ
は第２図の絵２２のＡの点に対応する水平アドレスであ
る。同時に。In this case, the reduced data ROM 19 stores data corresponding to the counter address 16, as shown in FIG. 3(b). If we reduce the portion of 8-Δ' in picture 22 of FIG. 2, the horizontal address counter 9
The initial value a is stored in the terminal IO via the terminal IO. This initial value a
is the horizontal address corresponding to point A in picture 22 of FIG. at the same time.
端子１７にリセット信号を与え、ＲＯＭ１９に与えるア
ドレスをＯにクリアする。第１番目のクロツタではシフ
トレジスタ５の制御端子７には０が入力され、シフトレ
ジスタ５は最初のデータ（第２図の２３の第１ピッド０
″）を入力する。第２番目のクロックではシフトレジス
タ５の制御端子７には１が入力され、シフトレジスタ５
は２番目のデータ（２３の２番目のピッド’Ｏ”）を読
み捨てる。第３番目のクロックでは、制御端子７にはＯ
が入力され、シフトレジスタは３番目のデータ（２３の
３番口のビット１１０ Ｉ＋ ）を入力する。このよう
に第３図（ｂ）のデータば３クロツクに１回の割でシフ
トレジスタ５の動作を止めて、イメージメモリ出力４を
３クロツクのうち２回サンプルするという制御を表わし
ている。A reset signal is given to the terminal 17, and the address given to the ROM 19 is cleared to O. In the first block, 0 is input to the control terminal 7 of the shift register 5, and the shift register 5 receives the first data (the first pin 0 of 23 in FIG. 2).
''). At the second clock, 1 is input to the control terminal 7 of the shift register 5, and the shift register 5
reads out the second data (second pit 'O'' of 23). At the third clock, control terminal 7 has O
is input, and the shift register inputs the third data (bit 110 I+ in the third column of 23). In this way, the data in FIG. 3(b) represents control in which the operation of the shift register 5 is stopped once every three clocks, and the image memory output 4 is sampled twice every three clocks.
次に、拡大データＲＯＭ１３と縮小データＲＯＭ１９に
それぞれ格納されるデータの作成方法について説明する
。Next, a method of creating data stored in the enlarged data ROM 13 and the reduced data ROM 19 will be explained.
第１図（ａ）の回路における拡大データＲＯＭ１３の内
容は任意の倍率ｋについて一般的に第４図（ａ）のフロ
ーチャートに従って作られる。第４図（ａ）においてｎ
はＲＯＭのアドレスを示し、ｂｏはＲＯＭのデータを示
し、ＱはＲＯＭの容量（アドレスの最大値＋１）を示し
、ｋは倍率（例として４／３倍ならば、ｋ＝１．３５）
を示し、関数ｆは四捨五入して整数にする計算を表わし
ている。ｍはループ変数であり、処理６−３から処理６
−５、及び判断６−６の成すループを繰り返す回数を制
御するものである。例としてに＝４／３倍として、第４
図（ａ）のフローチャートに従って計算すると、前述し
た第３図（ａ）のような内容が得られるが、この様子を
以下に説明する。最初に処理６−１が実行されるが、こ
の時点です、、の内容は第４図（ｂ）のようになる。次
に処理６−２が実行され、前記ループ変数ｍに初期値Ｏ
が代入される。次に処理６−３では、ｍ ＝ ０ 、
ｋ ＝ ４ ／ ３であるから、ｎ＝０となる。次に処
理６−４です。がＯに書き変えられ、この時点です、、
の内容は第４図（ｃ）のようになる。次に処理６−５で
、ループ変数ｍが１となる。次の判断６−６はＲＯＭア
ドレスの最後まで処理したかどうかを判定するもので、
仮にＱ＝１０２４とすれば、左辺＝４であるから、続い
て処理６−３を実行する方向へ分岐する。次に再び処理
６−３を実行するが、この時点でｍ＝１．に＝４／３で
あるから、ｎ ＝４となる。次に処理６−４でｂ４がＯ
に書き変えられ、この時点でｂｎの内容は第４図（ｄ）
の用になる。次に処理６−５で、ループ変数ｍが２とな
る。次の判断６−６では左辺＝８．右辺＝１０２４であ
るから、処理６−３へ分岐する。以下、同様にして、計
算し続ければ、第３図（ａ）のデータを得ることができ
る。The contents of the enlarged data ROM 13 in the circuit of FIG. 1(a) are generally created according to the flowchart of FIG. 4(a) for any magnification k. In Figure 4(a), n
indicates the ROM address, bo indicates the ROM data, Q indicates the ROM capacity (maximum address value + 1), and k indicates the magnification (for example, if it is 4/3 times, k = 1.35)
, and the function f represents calculation to round off to an integer. m is a loop variable, and from process 6-3 to process 6
-5 and the number of times the loop formed by judgment 6-6 is repeated. As an example, let = 4/3 times the 4th
If the calculation is performed according to the flowchart in FIG. 3(a), the contents as shown in FIG. 3(a) described above will be obtained, and this situation will be explained below. Process 6-1 is executed first, and at this point the contents are as shown in FIG. 4(b). Next, process 6-2 is executed, and the loop variable m is set to an initial value O.
is assigned. Next, in process 6-3, m = 0,
Since k=4/3, n=0. Next is process 6-4. is rewritten to O, and at this point,
The contents are as shown in Figure 4(c). Next, in process 6-5, the loop variable m becomes 1. The next judgment 6-6 is to judge whether the ROM address has been processed to the end.
If Q=1024, the left side=4, so the process branches to execute process 6-3. Next, process 6-3 is executed again, but at this point m=1. Since n=4/3, n=4. Next, in process 6-4, b4 is O
At this point, the contents of bn are as shown in Figure 4(d).
It will be used for. Next, in process 6-5, the loop variable m becomes 2. In the next judgment 6-6, the left side = 8. Since the right side=1024, the process branches to process 6-3. If calculations are continued in the same manner, the data shown in FIG. 3(a) can be obtained.
第１図（ｂ）の回路における縮小データＲＯＭ１３の内
容は任意の倍率ｋについて一般的し゛こ第５図（ａ）の
フローチャートに従って作ることができる。第５図（ａ
）においてｎはＲＯＭのアドレスを示し、ａ、はＲＯＭ
のデータを示し、ＱはＲＯＭの容量（アドレスの最大値
＋１）を示し、ｋは倍率（例として２／３倍ならｋ ＝
０．６６）を示し、関数ｆは四捨五入して整数にする計
算を表わしている。ｍはループ変数であり、処理７−３
．７−４．７−５、及び判断７−６の成すループを繰り
返す回数を制御するものである０例としてに＝２／３倍
として、第５図（ａ）のフローチャートに従って計算す
ると、前述した第３図（ｂ）のような内容が得られるが
、この計算の経過を以下に説明する。最初に処理７−１
を実行し、この時点でａ、、の内容は第５図（ｂ）のよ
うになる。次に処理７−２で前記ループ変数に初期値Ｏ
を代入する。次に処理７−３では、ｍ＝ｏ、に＝２／３
であるから、ｎ＝０となる。次に処理７−４ではａ。が
１に書きかえられ、この時点で、ａいの内容は第５図（
ｃ）のようになる。次に処理７−５でループ変数ｍが１
となる。次の判断７−６はＲＯＭアドレスの最後まで処
理したかどうかを判定するもので、仮にＱ＝１０２４と
すれば、ｎ ｘ ｋ ＝６８２．７であるから、処理７
−３のほうへ分岐する。次に再び処理７−３を実行する
が、この時点でｍ＝１．に＝２／３であるからｎ＝２と
なる。次の処理７−４でａ２が１に書き変えられ、この
時点でａ、、の内容は第５図（ｄ）のようになる。次に
処理７−５でｍ＝２となる。次に判断７−６で左辺＝２
．右辺＝６８２．７であるから、処理７−３へ分岐する
。以下、同様にして計算し続ければ、第３図（ｂ）のデ
ータを得ることができる。The contents of the reduced data ROM 13 in the circuit of FIG. 1(b) can be created for any magnification k according to the general flowchart of FIG. 5(a). Figure 5 (a
), n indicates the ROM address, and a, the ROM
, Q indicates the ROM capacity (maximum address value + 1), and k is the magnification (for example, if 2/3 times, k =
0.66), and the function f represents calculation of rounding to an integer. m is a loop variable, and process 7-3
．． 7-4. Controls the number of times the loop formed by 7-5 and judgment 7-6 is repeated.As an example, if = 2/3 times, and calculate according to the flowchart in Figure 5(a), the above-mentioned The content shown in FIG. 3(b) is obtained, and the progress of this calculation will be explained below. First process 7-1
At this point, the contents of a, , are as shown in FIG. 5(b). Next, in process 7-2, the loop variable is set to the initial value O.
Substitute. Next, in process 7-3, m=o, ni=2/3
Therefore, n=0. Next, in process 7-4, a. is rewritten to 1, and at this point, the contents of a are shown in Figure 5 (
c). Next, in process 7-5, the loop variable m is set to 1.
becomes. The next judgment 7-6 is to judge whether or not the ROM address has been processed to the end. If Q=1024, then n x k = 682.7, so process 7
Branch to -3. Next, process 7-3 is executed again, but at this point m=1. Since n=2/3, n=2. In the next process 7-4, a2 is rewritten to 1, and at this point the contents of a, . . . become as shown in FIG. 5(d). Next, in process 7-5, m=2. Next, in judgment 7-6, the left side = 2
．． Since the right side=682.7, the process branches to process 7-3. If calculations are continued in the same manner, the data shown in FIG. 3(b) can be obtained.
以上のようにして作成されたＲＯＭは、実際には次のよ
うに構成できる。The ROM created as described above can actually be configured as follows.
一般に市販のＲＯＭは（例として米インテル２７６４
）出力端子を複数本持っており、」ユ記各実施例におい
ても１個のＲＯＭに複数の倍率データを格納することが
できる。第６図に複数の倍率データの選択の回路例を示
す。ＲＯＭ３１の出力端子３２は例として８ビツトであ
り、各ピントがｋ。、に１゜ｋ２． ｋ、・・・ｋ７と
いう倍率に対応する拡大または縮小データを出力する。Generally, commercially available ROMs (for example, US Intel 2764
) It has a plurality of output terminals, and a plurality of magnification data can be stored in one ROM in each embodiment. FIG. 6 shows an example of a circuit for selecting a plurality of magnification data. The output terminal 32 of the ROM 31 is, for example, 8 bits, and each pin is k. , 1°k2. Enlarged or reduced data corresponding to magnifications k, . . . k7 are output.
この８本の出力データ３２をマルチプレクサ３３に入力
し、あらかじめ外部の回路よりセットされた倍率選択デ
ータ３４（３ビツト）によって、１本を選び出し、端子
３５に出力する。例として、倍率選択データ３４が３と
いう数値のときはに、に対応する拡大または縮小データ
が端子３５から出力される。These eight pieces of output data 32 are input to a multiplexer 33, and one piece is selected and outputted to a terminal 35 according to magnification selection data 34 (3 bits) set in advance from an external circuit. For example, when the magnification selection data 34 has a value of 3, the corresponding enlargement or reduction data is output from the terminal 35.
以」二５本発明を実施例に基づき説明した。上記実施例
では水平方向に拡大、縮小する構成であったが、垂直方
向に拡大、縮小することも同様に構成できる。また、拡
大処理と縮小処理とを組合せた構成（カウンタ１６を拡
大データＲＯＭ１３及び縮小データＲＯＭ１９の共通の
アドレス供給手段とする）も可能である。The present invention has been explained below based on examples. Although the above embodiment has a configuration in which the image is expanded and reduced in the horizontal direction, it can be similarly configured to expand and reduce in the vertical direction. Further, a configuration in which enlargement processing and reduction processing are combined (the counter 16 is used as a common address supply means for the enlargement data ROM 13 and the reduction data ROM 19) is also possible.
上記実施例にあっては、以下の効果を有する。The above embodiment has the following effects.
（イ）処理速度が高速である。前述した従来技術では１
ビツトのイメージデータを処理するのに２００〜３００
クロツクを要していたのに対し１本実施例によれば１ク
ロツクでよい。(b) Processing speed is high. In the conventional technology mentioned above, 1
200-300 to process bit image data
In contrast to the conventional method, which requires one clock, according to this embodiment, only one clock is required.
（ロ）市販のＬＳＩで容易に実現できる（拡大及び縮小
機能の両方を有する場合、工０個程度である）。(b) It can be easily realized with a commercially available LSI (if it has both enlargement and reduction functions, it requires about 0 steps).
（ハ）複雑なイメージデータの密度変換の倍率（例えば
７５／１０６倍のごとき倍率）に対しても、容易に実現
可能である。(c) It can be easily realized even for a magnification of density conversion of complicated image data (for example, a magnification of 75/106 times).
（ニ）密度変換の倍率は複数個設定可能で、また容易に
変更可能である。(d) A plurality of density conversion magnifications can be set and easily changed.
（発明の効果）
以上説明したように、本発明によれば、簡単かつ汎用性
があり、高速にイメージデータの拡大。(Effects of the Invention) As described above, according to the present invention, image data can be enlarged easily, with versatility, and at high speed.
縮小処理ができる光学式文字読取装置を提供することが
できる。It is possible to provide an optical character reading device that can perform reduction processing.
第１図（ａ）は本発明による拡大処理機能を備えたＯＣ
Ｒの一実施例の主要部の回路図、第１図（ｂ）は本発明
による縮小処理機能を備えたＯＣＲの一実施例の主要部
の回路図、第２図（ａ）ないしくｃ）は本発明の拡大、
縮小の概念を説明するための図。
第３図（ａ）は拡大データＲＯＭの内容を示す図、第３
図（ｂ）は縮小データＲＯＭの内容を示す図、第４図（
ａ）ないしくｄ）は拡大データＲＯＭのデータを作成す
る方法を説明するための図、第５図（、）ないしくｄ）
は縮小データＲＯＭのデータを作成する方法を説明する
ための図、第６図は拡大データＲＯＭ又は縮小データＲ
ＯＭの構成例の回路図、第７図（ａ）は従来の構成例の
ブロック図、第７図（ｂ）は帳票上のイメージと２進数
イメージとの関係を示す図、第７図（ｃ）は第７図（ａ
）の入力側メモリの内容を示す図、及び第７図（ｄ）は
第７図（ａ）の判断機構の動作を説明するための図であ
る。
１・・・イメージメモリ、 ５・シフトレジスタ、
９・・・水平方向アドレスカウンタ、
１３・・拡大データＲＯＭ、 １．６・・・カウンタ
、１９・・・縮小データＲＯＭ、 ３１・・・ＲＯＭ
。
３５・・マルチプレクサ。FIG. 1(a) shows an OC equipped with an enlargement processing function according to the present invention.
FIG. 1(b) is a circuit diagram of a main part of an embodiment of an OCR according to the present invention, and FIG. 2(a) to c) is an extension of the invention,
A diagram for explaining the concept of reduction. FIG. 3(a) is a diagram showing the contents of the enlarged data ROM;
Figure (b) is a diagram showing the contents of the reduced data ROM, and Figure 4 (
a) to d) are diagrams for explaining the method of creating data for the enlarged data ROM, and FIG. 5(,) to d)
6 is a diagram for explaining the method of creating data for the reduced data ROM, and FIG.
FIG. 7(a) is a circuit diagram of a configuration example of OM, FIG. 7(a) is a block diagram of a conventional configuration example, FIG. 7(b) is a diagram showing the relationship between an image on a form and a binary image, and FIG. 7(c) ) is shown in Figure 7 (a
), and FIG. 7(d) is a diagram for explaining the operation of the determination mechanism in FIG. 7(a). 1... Image memory, 5. Shift register,
9...Horizontal address counter, 13...Enlarged data ROM, 1.6...Counter, 19...Reduced data ROM, 31...ROM
. 35...Multiplexer.
Claims (2)
するイメージメモリと、該イメージメモリにアドレスを
供給するアドレスカウンタ回路と、前記イメージメモリ
の出力をシフトさせるシフトレジスタ回路とを具備する
光学式文字読取装置において、 前記アドレスカウンタ回路及び前記シフトレジスタ回路
に同期して動作するカウンタ回路と、該カウンタ回路の
出力をアドレスとし、前記アドレスカウンタ回路のカウ
ント値を補正するためのデータを格納するメモリと、 を有することを特徴とする光学式文字読取装置。(1) An optical type comprising an image memory that stores image data of optically read information, an address counter circuit that supplies an address to the image memory, and a shift register circuit that shifts the output of the image memory. In a character reading device, a counter circuit that operates in synchronization with the address counter circuit and the shift register circuit, and a memory that uses an output of the counter circuit as an address and stores data for correcting the count value of the address counter circuit. An optical character reading device comprising:
するイメージメモリと、該イメージメモリにアドレスを
供給するアドレスカウンタ回路と、前記イメージメモリ
の出力をシフトさせるシフトレジスタ回路とを具備する
光学式文字読取装置において、 前記アドレスカウンタ回路及び前記シフトレジスタ回路
に同期して動作するカウンタ回路と、該カウンタの出力
をアドレスとし、前記シフトレジスタ回路のシフト量を
補正するためのデータを格納するメモリと、 を有することを特徴とする光学式文字読取装置。(2) An optical type comprising an image memory that stores image data of optically read information, an address counter circuit that supplies an address to the image memory, and a shift register circuit that shifts the output of the image memory. The character reading device includes: a counter circuit that operates in synchronization with the address counter circuit and the shift register circuit; and a memory that uses an output of the counter as an address and stores data for correcting a shift amount of the shift register circuit. An optical character reading device characterized by having the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207784A JPH0762861B2 (en) | 1985-09-21 | 1985-09-21 | Optical character reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60207784A JPH0762861B2 (en) | 1985-09-21 | 1985-09-21 | Optical character reader |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269386A true JPS6269386A (en) | 1987-03-30 |
| JPH0762861B2 JPH0762861B2 (en) | 1995-07-05 |
Family
ID=16545446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60207784A Expired - Lifetime JPH0762861B2 (en) | 1985-09-21 | 1985-09-21 | Optical character reader |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762861B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970358A (en) * | 1982-10-15 | 1984-04-20 | Ricoh Co Ltd | Picture contracting and expanding device |
| JPS6079473A (en) * | 1983-10-06 | 1985-05-07 | Matsushita Electric Ind Co Ltd | Magnifying and reducing device of picture |
-
1985
- 1985-09-21 JP JP60207784A patent/JPH0762861B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970358A (en) * | 1982-10-15 | 1984-04-20 | Ricoh Co Ltd | Picture contracting and expanding device |
| JPS6079473A (en) * | 1983-10-06 | 1985-05-07 | Matsushita Electric Ind Co Ltd | Magnifying and reducing device of picture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0762861B2 (en) | 1995-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0248235B1 (en) | Image processing apparatus having function of enlargement and/or shrinkage of image | |
| JPS6269386A (en) | Optical character reading device | |
| JP2538388B2 (en) | Pattern conversion device | |
| JPS62278051A (en) | Character dictionary forming method | |
| US5701445A (en) | Generating multilayered pictures by image parameters | |
| JPH0442874Y2 (en) | ||
| JP2885573B2 (en) | Image processing device | |
| JP2655621B2 (en) | Management information output device | |
| JP2000284775A (en) | Dot pattern data editing system | |
| JPH03206578A (en) | Data conversion circuit | |
| KR890001867B1 (en) | Latter image modulating method and device | |
| JPH05161094A (en) | Programmable device for storing digital video line | |
| JP2560742B2 (en) | Character pattern generator | |
| KR870001230B1 (en) | Hangul(korean character),english character size control circuit by hardware character generator | |
| JPH05313643A (en) | Character attribute synthesizing device of character display device | |
| JPS61143878A (en) | Processing circuit of picture data | |
| JPH1011044A (en) | Character display processing system | |
| JPS61148487A (en) | Expander/reducer | |
| JPH0546152A (en) | Method and device for enlarging character pattern | |
| JPH08115072A (en) | Dot display device | |
| JPH03261573A (en) | Reduction printing system | |
| JPS627559A (en) | Pattern converter | |
| JPH02190981A (en) | Vector pattern generator | |
| JPH04318894A (en) | Conversion device for boldface character of bit map font | |
| JPH11212533A (en) | Method and device for displaying bit map |