JPS625845A - 異方性導電フイルムおよびその製造方法 - Google Patents

異方性導電フイルムおよびその製造方法

Info

Publication number
JPS625845A
JPS625845A JP60145294A JP14529485A JPS625845A JP S625845 A JPS625845 A JP S625845A JP 60145294 A JP60145294 A JP 60145294A JP 14529485 A JP14529485 A JP 14529485A JP S625845 A JPS625845 A JP S625845A
Authority
JP
Japan
Prior art keywords
conductive film
anisotropic conductive
pattern
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60145294A
Other languages
English (en)
Other versions
JP2579458B2 (ja
Inventor
裕紀 村上
隆 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP60145294A priority Critical patent/JP2579458B2/ja
Publication of JPS625845A publication Critical patent/JPS625845A/ja
Application granted granted Critical
Publication of JP2579458B2 publication Critical patent/JP2579458B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Laminated Bodies (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は、異方性導電フィルムおよびその製造方法に関
する。
[従来技術およびその問題点] 電子機器の小型化、薄型化、高精細化に伴い、LCD等
の平面ディスプレイをはじめ各種部品の高密度化が進み
各種配線との接続部分の細線化に対応する接続材料の開
発が強く望まれている。
これに応えるものの1つとして近年、希望する一定方向
にのみ電気的導通性を有すると共に他の方向には電気的
絶縁性を呈するようにした異方性導電膜が微細な電極パ
ターン間の接続材料として注目されている。
例えば、ゴムフィルム中に直径15μm前後の金属微粒
子を一様に分散せしめてなる異方性導電膜(電子材料v
at 23. No、 7. P69−73(1984
))がある。例えば第5図(a)に示す如くフレキシブ
ルプリント基板1上の電極パターン2と、ガラス基板3
上の電極パターン4との間にこの異方性導電膜5を挾み
、約150℃の温度を加えながら圧着するだけで、両電
極パターン間の接続が達成される。この異方性導電膜中
の金属粒子Mには鉛−錫系(Pb−8n)の低融点ハン
ダが用いられており、約150℃に加熱されるとこの金
属粒子が溶け、これと同時にゴムフィルムも溶(プるよ
うになっている。加熱されると該金属粒子が溶けて広が
り、両基板間の電極パターン上に広がってこれら−の間
の電気的接続が達成される。一方加圧によって電極間か
ら押し出されるゴムは、隣接電極間に、各電極の段差に
よってできる空間を埋める。その結果第5図(b)に示
す如くこの空間を埋めるゴムの体積に対する金属粒子の
充填密度は下がり、隣接する電極間の絶縁性は上がり、
膜の厚さ方向のみに対して導電性を有すると共に他の方
向には絶縁性を保つように接続が行なわれる。従って、
5本/s+程度の密度に形成された電極パターン(こζ
では電極幅W1=100μTrL)に対しては、良好な
分解能を示すことが報告されている。
しかしながら、VLSI(超大規模集積回路)において
は高精細度の多接点電極(10本/M以上)が用いられ
ることが多い。例えば20本/Mの電極パターン(電極
幅W2=25μTrL)同志を接続する際、数μmオー
ダー以下の粒径の均一な導電性粒子が均一にフィルム中
に分散しなければならないが、第6図に示す如く粒子M
同志の凝集(a>や大径粒子の混入(b)による隣接電
極間のショートや、粒子Mが存在しない(C)ことによ
る接続不良等の問題が発生してしまい、10本/rum
以上の高精細度の多接点電極をこのような異方性導電膜
で接続するのは困難であった。
本発明は前記実情に鑑みてなされたもので、高分解能で
信頼性の高い異方性導電膜を提供することを目的とする
[問題点を解決するための手段] そこで本発明の異方性導電膜では、導電性物質を2次元
方向に規則性をもつパターンとして形成するようにして
いる。
また、本発明の異方性導電膜の製造方法では、基板上に
導電性膜を形成し、該導電性膜を、所望のピッチで規則
性を有するパターンとなるように選択的に除去した後、
この上層に絶縁性フィルムを形成し、最後に、前記基板
を剥離除去するようにしている。
[作用] すなわち、接続すべき2枚の基板の電極パターン間に本
発明の異方性導電膜を挾み、加熱および加圧したとき、
絶縁性フィルム上に、2次元方向に規則性をもつように
配列された導電性パターンが、加熱および加圧されて、
絶縁性フィルムを電極間の凹部に押し出すと共に、導電
性パターンは電極面上に広がり、両基板間の良好な電気
的接続を可能にし、隣接電極間のショートの発生もない
また、本発明の方法によれば、基板上に導電性膜を形成
した後、フォトリソエツチング、あるいは電子ビーム描
画を用いたエツチング法等により高精度のパターン形成
がなされるため、膜の2次元方向に極めて均一で高精度
の導電性パターンが形成され得る。従って、高分解能の
異方性導電膜の形成が可能となる。
[実施例] 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
この異方性導電フィルムは、第1図(a)にその断面図
(第1図(b)にパターンの配列状態を示す斜視図)を
示す如く、スチレン−ブタジェン樹脂からなる絶縁性の
フィルム101中に縦a1=2.5μm1横a2=2.
5μm、厚さa3−2.5μmの正方形のニッケル(N
i)パターン102が間隔P=2.5μmで、縦横に規
則的に配列せしめられてなるものである(105は保護
膜)。
次に、この異方性導電フィルムの製造方法について説明
する。
まず、第2図(a>に示す如く、ガラス基板100上に
シリコンを主成分とする離型剤(図示せず)を塗布した
後、スクリーン印刷工程および焼成工程を経て、膜厚1
0数μmのニッケル膜102′を形成する。
次いで、第2図(b)に示す如く、レジスト103を塗
布する。
この後、第2図(C)に示す如く、フォトマスク104
を介して選択的に光照射(L)を行なう(露光)。
続いて、第2図(d)に示す如く、現像を行ないレジス
トパターン103′を形成する。
そして、第2図(e)に示す如く該レジストパターン1
03′を介して、ニッケル1102’ をウェットエツ
チング法により除去する。
この後、第2図(f)に示す如く、前記レジストパター
ン103′を除去し、ニッケルパターン102を得る。
更に、この上層に、スチレン−ブタジェンブロックコポ
リマーを塗布した後、キュア工程を経て、第2図(g)
に示す如くスチレン−ブタジェン樹脂WA101を形成
する。
最後に、前記ガラス基板100を引っ張り力により物理
的に剥離除去し保護膜105を被着せしめることにより
第1図(a)に示す如く、本発明実施例の異方性導電フ
ィルムが完成する。
このようにして形成された異方性導電フィルムを20本
/馴の電極パターンを有する2枚の基板201.202
の接続に用いた場合、第3図に示す如く異方性導電フィ
ルム中で導電性物質の粒径分布や粒子の凝集が起こるこ
とがなく、導電性物質すなわちニッケルパターン102
は規則的かつ均一に配列しているため、接続不良あるい
は隣接電極間のショート等が発生することなく信頼性の
高い接続が可能となる。
なお、実施例においては、基板としてガラスを用いたが
、金属、シリコーン樹脂、テフロン樹脂等、必要に応じ
て適宜選択可能である。これらのうち、テフロン樹脂等
、導電性物質に対する剥離性の良好な物を用いる場合は
、離型剤を使用する必要はない。
また、導電性物質についても、厚膜法によって形成した
ニッケルに限定されることなく、真空蒸着工程、メッキ
工程を経て形成したニッケル膜でも良く、更にまた金、
白金、銀、銅、鉄、アルミニウム、クロム、等の金属、
あるいは半田、酸化インジウム錫(ITO)等の金属化
合物、導電性カーボン等の無機物、無磯化合物、導電性
有機化合物、導電性行間金属化合物等、抵抗数+Ω以下
の物質のうちから、接続すべき電極パターンの構成物質
に合わせて、適宜選択すればよい。
更にまた、導電性物質のパターン形成についても、通常
のフォトリソエツチング法の他、レジストパターンの形
成に電子ビーム描画法を用いたり、エツチングにドライ
エツチング法を用いる等、必要とされるパターン精度に
応じて、適宜変更可能である。
また、絶縁性フィルムについても、スチレン−ブタジェ
ン樹脂の他、フェノール樹脂、ユリャ樹脂、メラミン樹
脂、アリル樹脂、フラン樹脂、ポリエステル、エポキシ
樹脂、シリコーン樹脂、ポリイミド樹脂、ポリウレタン
、テフロン樹脂等の熱硬化性樹脂、ポリエチレン、ポリ
プロピレン、ポリブチレン、ポリメタクリル酸メチル、
ポリスチレン、アクリロニトリル−スチレン樹脂、アク
リロニトリル−ブタジェン−スチレン樹脂、ビニル樹脂
、ポリアミド樹脂、ポリエステル、ポリカーボネート、
ポリアセタール、アイオノマー樹脂、ポリエーテルスル
オン、ポリフェニルオキシド、ポリフェニレンヌルファ
イド、ポリスルホン、ボリッツ化ごニリデン(フッ化樹
脂)等の熱可塑性樹脂、エチルセルロース、酢酸セルロ
ース、プロピオン酸セルロース、硝酸セルロース等の繊
維素系樹脂等、108Ω以上の絶縁抵抗を有するものの
うちから適宜選択可能である。
加えて、第4図(a)に示す如く接続すべき基板201
.202の電極パターン203.204の合せ誤差によ
り、実際の電極間隔T。は、電極間隔Tよりも小さくな
ることがある。従って、第4図(b)に示す如く各電極
パターンの最小電極幅W8、最小電極間隔” minの
うちいずれか小1n さいものの寸法をAとし、第4図(C)に示す異方性導
電膜の導電性物質パターン102の幅B1又は間隔B2
のうちの大ぎい方をBとしたときB<(1/4)Aとす
ることにより、基板間に合せ誤差が生じた場合にも、確
実に高分解能の接続が可能となる。また、導電性パター
ンの幅B1又は間隔B2の調整により、単位面積当りの
導体存在率を制御し、電気的特性を調整することができ
る。
[効果1 以上説明してきたように、本発明の異方性導電膜によれ
ば、絶縁性フィルム上に2次元方向に規則性をもつ導電
性物質のパターンを形成しているため、導電性物質の凝
集や大、径粒子の混入による隣接電極間のショートや、
導電性物質の欠除による接続不良等の問題が生じること
もなく、10本/履以上の高分解能の電極パターン接続
が可能となる。
また、本発明の方法によれば、基板上に導電性膜を形成
した後、バターニングし、更にこの上層に絶縁フィルム
を被着し、前記基板を除去するようにしているため、極
めて容易に高分解能でかつ信頼性の高い異方性導電膜の
形成が可能となる。
【図面の簡単な説明】
第1図(a)は、本発明実施例の異方性導電フィルムの
断面図、第1図(b)は、同フィルム中の導電性物質パ
ターンの配列状態を示す斜視図、第2図(a)乃至(q
)は、同異方性導電フィルムの製造工程図、第3図は、
同異方性導電フィルムを用いた接続例を示す図、第4図
(a)(b)(C)は、接続すべきM橿パターン間の合
せ誤差と異方性導電フィルムの導電性物質パターンとの
関係を示す図、第5図(a)および(b)は、従来例の
異方性導電膜を用いた電極パターンの接続前および接続
後の状態説明図、第6図は、従来例の異方性導電膜を高
精細度の多接点電極の接続に用いた場合の状態図である
。 1・・・プリント基板、2・・・電極パターン、3・・
・ガラス基板、4・・・電極パターン、5・・・異方性
導電膜、M・・・金属粒子、100・・・ガラス基板、
101・・・絶縁性フィルム、102・・・ニッケルパ
ターン、102′・・・ニッケル膜、103・・・レジ
スト、104・・・フォトマスク、105・・・保護膜
、201.202・・・基板、203.204・・・電
極パターン。 第1図(a) 第2図(Q) 第2図(b) 第2図(c) 第2図(d) 第2図(e) 第2図(f) 第2図(9) 第4図(Q) 第4図(b) 第4図(c) 第5図(α) 第5図(b) 第6図

Claims (5)

    【特許請求の範囲】
  1. (1)2次元方向に規則的に配列せしめられた導電性物
    質のパターンと、 該パターンを担持する絶縁性のフィルムとを具え、 希望する一定方向に対して電気的導通性を呈すると共に
    他の方向には電気的絶縁性を呈するようにしたことを特
    徴とする異方性導電フィルム。
  2. (2)希望する一定方向に対して電気的導通性を呈する
    と共に他の方向には電気的絶縁性を呈するようにした異
    方性導電フィルムの製造方法において、 基板表面に導電性膜を形成する導電性膜形成工程と、 該導電性膜を、規則性を有して所望のピッチで配列され
    た導電性パターンとなるように選択的に除去するパター
    ン形成工程と、 更にこの導電性パターンの上層に絶縁性フィルムを形成
    する絶縁性フィルム形成工程と、 前記基板を剥離除去する基板除去工程とからなることを
    特徴とする異方性導電フィルムの製造方法。
  3. (3)前記パターン形成工程は、フォトリソエッチング
    工程であることを特徴とする特許請求の範囲第(2)項
    記載の異方性導電フィルムの製造方法。
  4. (4)前記基板は、表面に剥離膜の形成された基板であ
    ることを特徴とする特許請求の範囲第(2)項又は第(
    3)項記載の異方性導電フィルムの製造方法。
  5. (5)前記基板は、テフロン基板であることを特徴とす
    る特許請求の範囲第(2)項又は第(3)項記載の異方
    性導電フィルムの製造方法。
JP60145294A 1985-07-02 1985-07-02 異方性導電フイルムおよびその製造方法 Expired - Lifetime JP2579458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60145294A JP2579458B2 (ja) 1985-07-02 1985-07-02 異方性導電フイルムおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60145294A JP2579458B2 (ja) 1985-07-02 1985-07-02 異方性導電フイルムおよびその製造方法

Publications (2)

Publication Number Publication Date
JPS625845A true JPS625845A (ja) 1987-01-12
JP2579458B2 JP2579458B2 (ja) 1997-02-05

Family

ID=15381813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60145294A Expired - Lifetime JP2579458B2 (ja) 1985-07-02 1985-07-02 異方性導電フイルムおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2579458B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000094590A (ja) * 1998-09-25 2000-04-04 Dainippon Printing Co Ltd 帯電防止性着色ハードコートフィルム及び表示装置
JP2002327155A (ja) * 2001-04-27 2002-11-15 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法
JP2011035326A (ja) * 2009-08-05 2011-02-17 Sumitomo Electric Ind Ltd プリント配線板の接続構造およびその製造方法
JP2011165982A (ja) * 2010-02-10 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
US20220135753A1 (en) * 2016-05-05 2022-05-05 Dexerials Corporation Filler disposition film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126281A (en) * 1978-03-24 1979-10-01 Shinetsu Polymer Co Production of conductive elastomer mold products

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54126281A (en) * 1978-03-24 1979-10-01 Shinetsu Polymer Co Production of conductive elastomer mold products

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000094590A (ja) * 1998-09-25 2000-04-04 Dainippon Printing Co Ltd 帯電防止性着色ハードコートフィルム及び表示装置
JP2002327155A (ja) * 2001-04-27 2002-11-15 Asahi Kasei Corp 異方性を有する導電性接着シートおよびその製造方法
JP2011035326A (ja) * 2009-08-05 2011-02-17 Sumitomo Electric Ind Ltd プリント配線板の接続構造およびその製造方法
JP2011165982A (ja) * 2010-02-10 2011-08-25 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
US20220135753A1 (en) * 2016-05-05 2022-05-05 Dexerials Corporation Filler disposition film
US11732105B2 (en) * 2016-05-05 2023-08-22 Dexerials Corporation Filler disposition film

Also Published As

Publication number Publication date
JP2579458B2 (ja) 1997-02-05

Similar Documents

Publication Publication Date Title
WO1991014015A1 (en) Method and materials for forming multi-layer circuits by an additive process
JPH03131089A (ja) 回路基板の接続方法
JPH0645024A (ja) 異方導電性接着フィルム
JP3103956B2 (ja) 異方性導電膜
JP3352705B2 (ja) 異方導電性接着フィルムを用いた実装構造
JPS625845A (ja) 異方性導電フイルムおよびその製造方法
JPH053739B2 (ja)
KR20070104742A (ko) 이방성 도전 필름 및 그 제조방법
JP3083845B2 (ja) 半導体装置
JPS63102110A (ja) 異方導電体及びその製法
JPH07320543A (ja) 異方導電性接着構造物及びその製造方法
KR20080055013A (ko) 이방성 도전 필름 및 그 제조방법
JP2003264361A (ja) 回路基板の製造方法
CN108886019B (zh) 用于被堆叠的晶粒的纳米级互连阵列
JPH09147928A (ja) 接続部材
JP2004146261A (ja) 絶縁被覆導電性微粒子及び導電接続構造体
JPH038213A (ja) 異方性導電膜の製造方法
KR101345084B1 (ko) 이방성도전필름과 그 제조용 도전입자 및 제조방법
CN114026191B (zh) 异方性导电胶膜的制作方法
CN114051523B (zh) 导电粒子隔开距离得到控制的异方性导电胶膜的制备方法
JP3613350B2 (ja) 高精細回路の接続部材の製造法
JP2615149B2 (ja) Icチップの実装方法
JPH0878074A (ja) 異方導電接着シートおよびその製造方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JP3149083B2 (ja) 導電用結合剤および導電接続構造

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term