JPS6257264A - 超伝導集積回路の製造方法 - Google Patents

超伝導集積回路の製造方法

Info

Publication number
JPS6257264A
JPS6257264A JP60195947A JP19594785A JPS6257264A JP S6257264 A JPS6257264 A JP S6257264A JP 60195947 A JP60195947 A JP 60195947A JP 19594785 A JP19594785 A JP 19594785A JP S6257264 A JPS6257264 A JP S6257264A
Authority
JP
Japan
Prior art keywords
layer
etching mask
bonding
junction
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60195947A
Other languages
English (en)
Other versions
JPH0260231B2 (ja
Inventor
Mutsuo Hidaka
睦夫 日高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP60195947A priority Critical patent/JPS6257264A/ja
Publication of JPS6257264A publication Critical patent/JPS6257264A/ja
Publication of JPH0260231B2 publication Critical patent/JPH0260231B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、超伝導集積回路の製造方法に関し、より詳し
くは接合構成層をエツチングで加工することによりジョ
セフソン接合の形成を行う超伝導集積回路の製造方法に
関する。
1983年472ページ(ガービッチ他XApplie
d PhysicsLetters、 Vol、42.
 NO,5P472(1983)M、Gurvitch
 et、al、)にある5NEP(selective
 niobium etching process)
と呼ばれる方法がある。
第3図に通常の5NEPによるジョセフソン接合の製造
方法を示す。まず基板21の全面にニオブ系金属からな
る下部電極22、トンネル障壁層23、ニオブ金属から
なる上部電極24からなる接合構成層を形成する。次に
接合構成層の残すべき部分にフォトレジスト等で第1の
エツチングマスク25を形成する(第3図A)。第1の
エツチングマスクで覆われていない接合構成層をエツチ
ングで除去する(第3図B)。
第1のエツチングマスクを除去した後、フォトレジスト
等からなる接合領域規定用の第2のエツチングマスク2
6でジョセフソン接合領域を覆う(第3図C)。
前記接合領域規定用の第2のエツチングマスク26で覆
われていない部分の接合構成層の上部電極24をエツチ
ングで除去し、ジョセフソン接合を形成する(第3図D
)。
る。一方、一般に超伝導集積回路では、臨界電流毀異な
る複数種類のジョセフソン接合を必要とする。これらの
ジョセフソン接合のなかには最小の臨界電流を有するも
のに比べて著しく大きな臨界電流を持つものがある。こ
の大きな臨界電流を得るために、従来の製造方法では大
面積のジョセフソン接合が必要であった。ジョセフソン
接合の面積が大きくなると、接合容量が大きくなりスイ
ッチング時間が長くなるため、回路の高速動作が阻害さ
れる欠点とともに、回路が大型化し集積度が下がるとい
う欠点を有していた。
上記欠点を排除するための構造として第4図に示すジョ
セフソン接合を縦方向に積み」二げた構造がある。この
構造は、5NEPで第1の接合31を形成した後、平坦
化と絶縁のための第1の絶縁層33を形成し、その上に
もう一度5NEPで第2の接合32を形成することによ
って得られる。このような構造にすると、第1の接合3
1と第2の接合32は別々の接合構成層から作ることが
でき、上記欠点を克服できる。
しかし、第4図に示す構造にすると、ジョセフソン接合
が同一平面上にないため、回路の立体化がンダクタンス
が増加する。配線のインダクタンスが増加すると、信号
の伝達時間が長くなり回路の□高速動作が阻害されると
いう欠点を有していた。
(発明の目的) 本発明は、接合構成層をエツチングで加工することによ
りジョセフソン接合の形成を行う超伝導集積回路の製造
において、異なる特性を持つ複数種類のジョセフソン接
合を同一平面上に形成する製造方法を提供することを目
的としている。
(発明の構成) 本発明によれば、超伝導体からなる下部電極と上部電極
がトンネル障壁層を介して結合した接合構成層をエツチ
ングで加工する手法により形成されるジョセフソン接合
を有する超伝導集積回路の製造方法において、第1の接
合構成層を基板全面に形成する工程と、第1の接合構成
層上の必要部分に第1のエツチングマスクを形成する工
程と、前記第1のエツチングマスクで覆われていない前
記第1の接合構成層をエツチングで除去する工程と、前
記エツチングマスクを用いたリフトオフで除去する工程
と、前記第1.第2の接合構成層上の必要部分に第2の
エツチングマスクを形成する工程と、前記第2のエツチ
ングマスクで覆われていない前記第1.第2の接合構成
層をエツチングで除去する工程とを含み、同一平面上に
複数種類の接合構成層を形成すること特徴とする超伝導
集積回路の製造方法が得られる。
(発明の詳細な説明) 本発明の超伝導集積回路の製造方法においては、第1の
接合構成層を、第1のエッチングマスクをマスクとした
エツチングで必要部分以外除去した後、第1の接合構成
層と異なる材質もしくは異なる厚さからなるトンネル障
壁層を有する第2の接合構成層を基板全面に成膜する。
次に第1の接合構成層」二の第2の接合構成層を第1の
エツチングマスクを用いたリフトオフで除去する。その
後、第2のエツチングマスクをマスクとしたエツチング
を行い、第1.第2の接合構成層の必要部分以外を除去
する。第2の接合構成層を形成する工程以下を繰り返す
ことによって、二種類以上の異なる接合構成層を同一平
面−にに形成することができる。ジョセフソン接合は、
」1記複数種類の接合構成層上に残っているエツチング
マスクを除去した後、接合領域規定用のエツチングマス
クを用いて上記接合構成層をエツチングで加工すること
により得られる。
以」二のことから本発明による製造方法を用いれば、同
一平面−ににトンネル障壁層の材質もしくうは厚さの異
なる複数種類のジョセフソン接合を形成できる。
(実施例) 本発明の実施例として、臨界電流密度の異なる2種類の
ジョセフソン接合を同一平面内に形成する方法を示す。
第1図は本実施例を説明するための図である。以下第1
図を用いて本実施例の説明を行う。基板11上に下部電
極としてニオブを300nmスパッタまたは蒸着により
被着する。次にアルミニウムを5nmスパッタで被着し
、酸素圧力0.05Torrで10分間酸化を行いアル
ミニウムの酸化膜を成長させトンネル障壁層とする。こ
のトンネル障壁層上に上部電極としてニオブを300n
mスパッタまたは蒸着で被着し、第1の接合構成層12
を得る(第1図A)。フォトレジストを用いたパターニ
ングを行い、第1の接合構成層12上にフォトレジスト
からな2の接合構成層14を形成する。まず、下部電極
としてニオブを300nmスパッタまたは蒸着で被着す
る。次にアルミニウムを50nm被着し、酸素圧力障壁
層上に上部電極としてニオブを300nmスパッタまた
は蒸着で被着する(第1図D)。第1のエツチングマス
ク13を用いたリフトオフを行い、第1の接合構成層1
2上の第2の接合構成層14を取り除く(第1図E)。
フォトレジストを用いたパターニングを行い、第1.第
2の接合溝成層1.2.14上にフォトレジストからな
る第2のエツチングマスクを厚さ2pm形成する(第1
図F)。CF4を用いた反応性イオンエツチングを行い
第2のエツチングマスク15で覆われていない部分の第
1.第2の接合構成層12.14を完全に除去する(第
1図G)。第2のエツチングマスク15をアセトンで除
去する(第1図H)。フォトレジストを用いたパターニ
ングを行い、第1.第2の接合構成層12.14上に接
合領域規定エツチングマスク16を500nm形成する
(第1図■)。CF4を用いた反応性イオンエツチング
を行い、接合領域規定エツチングマスク16で覆われて
いない第1.第2の接合構成層の上部電極を除去する。
続いて、接合領域規定エツチングマスク16をアセトン
で除去し、第1.第2の接合1.7.18を完成する(
第1図J)。
第2図はニオブlアルミ酸化膜lニオブジョセフソン接
合の臨界電流密度と酸化時酸化圧力との関係を示したも
のである。第1の接合構成層12の酸化時の酸素圧力は
0.05Torr、第2の接合構成層14の酸化時の酸
素圧力は1.0Torrであるので第2図から第1の接
合17と第2の接合18の臨界電流密度はそれぞれ10
000A/cm2.100OA/cm2となる。そのた
め第1の接合17は第2の接合18を同じ面積で形成し
た場合、第1の接合17は第2の接合18の10倍の臨
界電流値を持つ。また本実施例において2種類以上の接
合を製造するには、第1図Hの工程を行う前に第1図D
−Gの工程を繰り返せばよい。
本実施例で示した1本発明の製造方法を用いれば、臨界
電流密度の異なる複数種類のジョセフソン接合を同一平
面」二にに形成することができる。
それゆえ、所望の臨界電流値を得るために、接合面積を
大きくする必要がなくなり回路の集積化が促進される。
大きな臨界電流を有するジョセフソン接合も小さな接合
面積で形成することができるため接合容量が下がり、回
路の高速動作が実現で一場合と同じにできる。
(発明の効果) 以上説明したように本発明の製造方法を用いれ、ば、ト
ンネル障壁層の利質や厚さの異なる複数種類のジョセフ
ソン接合を同一平面上で形成できる。このため、臨界電
流密度の異なるジョセフソン接合を用いることによって
、大きな臨界電流を有するジョセフソン接合を小さな臨
界電流を有するジョセフソン接合と同程度の接合面積で
形成することができる。これにより接合面積が小さくな
り回路の集積度が向」ニすること、および接合面積の縮
小にともない接合容量が減少しジョセフソン接合のスイ
ッチング時間が短縮されるため回路の高速動作が促進さ
れること等の利点を有する。また上記複数種類のジョセ
フソン接合は同一平面上に形成されるため、他の層との
接続や配線のための特別な設計、製造上の工夫をする必
要がなく、第4図に示す従来例に比べて、設計、製造の
期間が短縮できる。また、製造方法が簡単なため信頼性
の高いジョセフソン集積回路が製造できる。さらにジョ
セフソン接合部分より′上部の配線のインダ第1図A−
Jは本発明による製造方法を説明するための素子断面図
、第2図はジョセフソン接合の臨界電流密度と酸化時の
酸素圧力の関係を示すための図、第3図A−D、第4図
は従来の製造方法を説明するための断面図である。
図において 11・・・基板、       12・・・第1の接合
構成層、13・・・第1のエツチングマスク、 14・・・第2の接合構成層、 15・・・第2のエツチングマスク、 16・・・接合領域規定エツチングマスク、17・・・
第1の接合、     18・・・第2の接合、21・
・・基板、        22・・・下部電極、23
・・件ンネル障壁層、   24・・・−り部電極、2
5・・・第1のエツチングマスク、 26・・・第2のエツチングマスク、  31第1の接
合、32・・・第2の接合、      33・・・第
1の絶縁層、34・・・第2の絶縁層、    35・
・・第1の上部配線、36・・・第2の上部配線 エ  ジ゛゛1支  で叶  院 第1図 11・・・基 板 12 ・・・第1の接合構成層 13 ・・・第1のエツチングマスク 14 ・・・第2の接合構成層 15 ・・、第2のエツチングマスク 16、・、接合領域規定エツチングマスク17・・・第
1の接合 18 ・・・第2の接合 第2図 酸化時の酸素圧力(To r r ) 第3図 21・・・基 板 22 ・・・下部電極 23 ・・・ トンネル障壁層 24・・・上部電極

Claims (1)

    【特許請求の範囲】
  1. 超伝導体からなる下部電極と上部電極がトンネル障壁層
    を介して結合した接合構成層をエッチングで加工する手
    法により形成されるジョセフソン接合を有する超伝導集
    積回路の製造方法において、第1の接合構成層を基板全
    面に形成する工程と、第1の接合構成層上の必要部分に
    第1のエッチングマスクを形成する工程と、前記第1の
    エッチングマスクで覆われていない前記第1の接合構成
    層をエッチングで除去する工程と、前記第1の接合構成
    層と異なる材質もしくは異なる厚さからなるトンネル障
    壁層を有する第2の接合構成層を基板全面に形成する工
    程と、前記第1のエッチングマスク上の前記第2の接合
    構成層を前記第1のエッチングマスクを用いたリフトオ
    フで除去する工程と、前記第1、第2の接合構成層上の
    必要部分に第2のエッチングマスクを形成する工程と、
    前記第2のエッチングマスクで覆われていない前記第1
    、第2の接合構成層をエッチングで除去する工程とを含
    み、同一平面上に複数種類の接合構成層を形成すること
    を特徴とする超伝導集積回路の製造方法。
JP60195947A 1985-09-06 1985-09-06 超伝導集積回路の製造方法 Granted JPS6257264A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60195947A JPS6257264A (ja) 1985-09-06 1985-09-06 超伝導集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60195947A JPS6257264A (ja) 1985-09-06 1985-09-06 超伝導集積回路の製造方法

Publications (2)

Publication Number Publication Date
JPS6257264A true JPS6257264A (ja) 1987-03-12
JPH0260231B2 JPH0260231B2 (ja) 1990-12-14

Family

ID=16349621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60195947A Granted JPS6257264A (ja) 1985-09-06 1985-09-06 超伝導集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS6257264A (ja)

Also Published As

Publication number Publication date
JPH0260231B2 (ja) 1990-12-14

Similar Documents

Publication Publication Date Title
US4554567A (en) Superconductive integrated circuit incorporating a magnetically controlled interferometer
JPS6146081A (ja) ジヨセフソン接合素子の製造方法
JPS6257263A (ja) ジヨセフソン集積回路の製造方法
JPS6257264A (ja) 超伝導集積回路の製造方法
JP2646440B2 (ja) ジョセフソン接合素子の製造方法
JPS61244078A (ja) 超伝導線路の作製方法
JP2616745B2 (ja) 超伝導層間のコンタクト構造及びその製造方法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPH0511432B2 (ja)
JPS58145177A (ja) ジヨセフソン接合素子の製造方法
JPS61263180A (ja) ジヨセフソン接合素子の製造方法
JPH0342705B2 (ja)
JPS58168241A (ja) 薄膜構造の集積回路装置の製造方法
JP2003198007A (ja) トンネル接合の作製方法及びトンネル接合素子
JPH0260230B2 (ja)
JPS6396973A (ja) ジヨセフソン接合素子の製造方法
JPS63289880A (ja) ジョセフソン接合素子の製造方法
JPH0563250A (ja) 薄膜素子製造方法
JPH0149025B2 (ja)
JPH0513393B2 (ja)
JPS6164178A (ja) 超伝導回路の製法
JPS60208872A (ja) 超電導コンタクトの製造方法
JPH058596B2 (ja)
JPS61129885A (ja) ジヨセフソン集積回路の製造方法
JPS62172773A (ja) トンネル型ジヨセフソン素子の製法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term