JPS6255689B2 - - Google Patents
Info
- Publication number
- JPS6255689B2 JPS6255689B2 JP12724580A JP12724580A JPS6255689B2 JP S6255689 B2 JPS6255689 B2 JP S6255689B2 JP 12724580 A JP12724580 A JP 12724580A JP 12724580 A JP12724580 A JP 12724580A JP S6255689 B2 JPS6255689 B2 JP S6255689B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- substrate
- layer
- polycrystalline
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 38
- 229910052733 gallium Inorganic materials 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- -1 gallium ions Chemical class 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 33
- 239000010410 layer Substances 0.000 description 30
- 238000005468 ion implantation Methods 0.000 description 18
- 239000012535 impurity Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 239000003708 ampul Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、半導体
基体にアルミニウム（Al）あるいはガリウム
（Ga）をドーピングする方法に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of doping a semiconductor substrate with aluminum (Al) or gallium (Ga).
例えばシリコン（Si）等の半導体基体を出発材
料として用いて半導体装置を作製するには、半導
体基体の所定部をｐ型あるいはｎ型に変換するた
め、種々の不純物を熱拡散法等によりドーピング
する工程が必要となる。ドーピング工程において
は、短時間、低コストで所定のドーピング領域を
再現性良く得ることが望まれる。 For example, in order to manufacture a semiconductor device using a semiconductor substrate such as silicon (Si) as a starting material, various impurities are doped by thermal diffusion or the like in order to convert a predetermined portion of the semiconductor substrate into p-type or n-type. A process is required. In the doping process, it is desired to obtain a predetermined doped region with good reproducibility in a short time and at low cost.
ｐ型を与える不純物としてAlあるいはGaを用
いることが良く知られている。AlおよびGaはSi
内での拡散係数が大きいので、所定の拡散を短時
間で行う点では有利である。この特徴を生かし
て、特にAlを半導体基体の一対の主表面間を貫
通するように拡散させ、この部分を半導体基体内
に配列された複数の半導体素子の電気的隔離領域
として用いることが提案されている。また、半導
体基体の一主表面全体にAlあるいはGaを拡散し
これを例えばサイリスタのｐ型エミツタ層とする
こと等も提案されている。 It is well known to use Al or Ga as an impurity that provides p-type conductivity. Al and Ga are Si
Since the diffusion coefficient within the pores is large, it is advantageous in that a predetermined diffusion can be carried out in a short time. Taking advantage of this feature, it has been proposed to diffuse Al in a manner that penetrates between a pair of main surfaces of a semiconductor substrate, and to use this portion as an electrical isolation region for multiple semiconductor elements arranged within the semiconductor substrate. ing. It has also been proposed to diffuse Al or Ga over the entire main surface of a semiconductor substrate and use it as, for example, a p-type emitter layer of a thyristor.
また、近年、AlおよびGaが比較的低温におい
ても拡散が速く、そのために拡散工程に要する時
間を延長せずに半導体素子の製造工程を低温化で
きる点、Siと格子定数が近いのでドーピングして
も結晶の歪が少なくもれ電流特性等の接合特性を
向上させることができる点等に着目し、Alある
いはGaを半導体素子の比較的深い位置に機能領
域を形成するために半導体基体内に精密に選択拡
散させる試みがなされている。このような選択拡
散の例としては電力用サイリスタ、トランジスタ
等のｐ型ベース層の形成、ICのｐ型ウエル
（well）の形成等が考えられる。 In addition, in recent years, Al and Ga have been shown to diffuse quickly even at relatively low temperatures, which makes it possible to lower the temperature of the semiconductor device manufacturing process without prolonging the time required for the diffusion process, and because they have similar lattice constants to Si, doping Focusing on the fact that the crystal has less distortion and can improve junction characteristics such as leakage current characteristics, Al or Ga is precisely deposited within the semiconductor substrate to form a functional region relatively deep in the semiconductor element. Attempts are being made to spread the selection. Examples of such selective diffusion include the formation of p-type base layers of power thyristors, transistors, etc., and the formation of p-type wells of ICs.
ところが、AlあるいはGaを半導体基体に選択
的にかつ寸法および濃度を精密に拡散させようと
した場合には、種々の問題点があつた。そのひと
つはAlおよびGaに適するマスクがないことであ
る。AlおよびGaは通常選択拡散のためのマスク
として用いられるSiO2膜中においても拡散係数
が大きく、SiO2を熱拡散のマスクとして用いる
ことができない。他のマスクを用いたとしても、
例えばSi3N4膜を用いると熱処理時に膜にクラツ
クが生じたり、例えば有機樹脂膜を用いると拡散
時の温度に耐えられない等の欠点があり、実用的
ではない。 However, when trying to selectively diffuse Al or Ga into a semiconductor substrate with precise dimensions and concentration, various problems arose. One of them is the lack of masks suitable for Al and Ga. Al and Ga have large diffusion coefficients even in the SiO 2 film normally used as a mask for selective diffusion, so SiO 2 cannot be used as a mask for thermal diffusion. Even if other masks are used,
For example, if a Si 3 N 4 film is used, cracks may occur in the film during heat treatment, and if an organic resin film is used, for example, it cannot withstand the temperature during diffusion, which is not practical.
もうひとつの欠点は、コストが高いことであ
る。AlあるいはGaの拡散は空気中で行うと望ま
しくない酸化物が生成されるので、通常、石英製
等のアンプル中に半導体基体およびAlあるいは
Ga拡散源を収納し、このアンプルを封じ切つて
行なわれる。このアンプルはウエハ取出し時に破
壊されるため再使用は不可能である。また、１バ
ツチ（batch）毎にアンプル端部を封じ切る作業
が必要である。従つて、拡散工程に要する費用は
他の不純物、例えばボロン(B)を用いた場合と比較
して高価となつていた。これらの理由により、こ
れまでAlおよびGaの半導体素子への適用範囲は
限られていた。 Another disadvantage is high cost. Diffusion of Al or Ga in air produces undesirable oxides, so the semiconductor substrate and Al or Ga are usually placed in an ampoule made of quartz or the like.
This is done by housing a Ga diffusion source and sealing off this ampoule. This ampoule is destroyed when the wafer is taken out, so it cannot be reused. Further, it is necessary to seal off the end of the ampoule for each batch. Therefore, the cost required for the diffusion process has been higher than when using other impurities, such as boron (B). For these reasons, the scope of application of Al and Ga to semiconductor devices has been limited so far.
本発明の目的は上述した従来の問題点を克服
し、AlあるいはGaのSiへの拡散、特に選択拡散
を高精度低コストで実現する方法を提供すること
である。 An object of the present invention is to overcome the above-mentioned conventional problems and provide a method for realizing diffusion of Al or Ga into Si, particularly selective diffusion, with high accuracy and low cost.
この目的を達成するために本発明の特徴とする
ところは、Si基体の表面からAlあるいはGaのイ
オンをSi基体に注入し、Si基体の該表面に多結晶
Si層を堆積させた後、Si基体に熱処理を施して注
入されたAlあるいはGaのイオンをSi基体内に所
定の深さまで拡散させる工程を具備する点にあ
る。 In order to achieve this object, the present invention is characterized by implanting Al or Ga ions from the surface of the Si substrate into
The method includes a step of depositing the Si layer and then subjecting the Si substrate to a heat treatment to diffuse the implanted Al or Ga ions to a predetermined depth within the Si substrate.
本発明は一般的に言えばAlあるいはGaをSi基
体内にイオン注入法によつてプレデポジシヨンさ
せ、その後に熱処理によりイオンを活性化してア
クセプタ化すると同時にドライブインさせる方法
に関する。このようなイオン注入と熱処理の組合
わせによるドーピング方法は従来から燐（Ｐ）、
ボロン(B)、ヒ素（As）あるいはアンチモン
（Sb）等の不純物に対して用いられているが、Al
およびGaについてはこれらの不純物の特殊性ゆ
え、従来法を適用することは困難であつた。 Generally speaking, the present invention relates to a method of pre-depositing Al or Ga into a Si substrate by ion implantation, and then activating the ions by heat treatment to convert them into acceptors and simultaneously driving them in. Conventionally, this doping method using a combination of ion implantation and heat treatment has been used to
It is used for impurities such as boron (B), arsenic (As) or antimony (Sb), but Al
It has been difficult to apply conventional methods to Ga and Ga due to the special nature of these impurities.
すなわち、第１にAlおよびGaは、他の不純物
原子と比較してイオン注入後の熱処理による活性
化が著しく低い。その程度は、Ｐ，Ｂ，As，Sb
等と比較して約10〜20％である。第２に、上述の
第１の問題点を克服するために注入イオン量を増
加させると、半導体表面の結晶性がイオン注入時
の衝撃により乱れ、熱処理時にイオンが外方拡散
（out diffusion）し易くまた表面に偏析して所定
の濃度及び拡散深さが得られず、拡散の精度が悪
化するという問題点がある。 That is, first, Al and Ga are significantly less activated by heat treatment after ion implantation than other impurity atoms. The degree is P, B, As, Sb
It is about 10-20% compared to etc. Second, if the amount of implanted ions is increased to overcome the first problem mentioned above, the crystallinity of the semiconductor surface will be disturbed by the impact during ion implantation, and ions will out diffuse during heat treatment. There is also the problem that it easily segregates on the surface, making it impossible to obtain a predetermined concentration and diffusion depth, and deteriorating the accuracy of diffusion.
本発明者らは、AlあるいはGaのイオン注入
後、Si基体表面に新たな多結晶Si層を堆積させて
から熱処理を行うことで上述の問題点が回避され
得ることを見出した。この方法によれば、新たに
堆積された多結晶Si層が注入イオンの外方拡散を
防止し、かつSi基体表面での注入イオンの偏析を
防止する役割をはたす。また、イオン注入法を用
いるため、選択拡散が容易である。 The present inventors have found that the above-mentioned problems can be avoided by depositing a new polycrystalline Si layer on the Si substrate surface after Al or Ga ion implantation and then performing heat treatment. According to this method, the newly deposited polycrystalline Si layer serves to prevent out-diffusion of implanted ions and to prevent segregation of implanted ions on the surface of the Si substrate. Furthermore, since ion implantation is used, selective diffusion is easy.
以下、本発明を実施例により、説明する。 Hereinafter, the present invention will be explained with reference to Examples.
本実施例で用いたSi基体は導電型がｎ型で不純
物濃度が３×1013atoms／cm3である。このSi基体
の一方の主表面に開口部を有する厚さ１μｍの
SiO2膜を形成し、Alイオンを30KeVの加速エネ
ルギーで１×1016ions／cm2注入した。その後上述
のSiO2膜を除去し、Si基体の一方の主表面上に多
結晶SiをSiH4の熱分解法により１μｍの厚さで形
成した。形成条件は温度が700℃、雰囲気がH2：
40／min、SiH4：100cm3／min、時間が１時間で
あつた。この後、Si基体を熱処理した。その条件
は温度が1250℃、雰囲気がO2：10％、N2：90
％、時間が９時間であつた。 The Si substrate used in this example has an n-type conductivity and an impurity concentration of 3×10 13 atoms/cm 3 . A 1 μm thick film with an opening on one main surface of this Si substrate.
A SiO 2 film was formed, and Al ions were implanted at 1×10 16 ions/cm 2 at an acceleration energy of 30 KeV. Thereafter, the SiO 2 film described above was removed, and polycrystalline Si was formed to a thickness of 1 μm on one main surface of the Si substrate by thermal decomposition of SiH 4 . The formation conditions are a temperature of 700℃ and an atmosphere of H2 :
40/min, SiH 4 :100cm 3 /min, and time was 1 hour. After this, the Si substrate was heat treated. The conditions are temperature 1250℃, atmosphere O 2 : 10%, N 2 : 90
%, the time was 9 hours.
第１図に上述のイオン注入後の不純物濃度分布
(A)および熱処理後の活性化された不純物濃度分布
(B)を示す。(A)において、イオンの注入深さは約
0.05μｍである。なお、比較例として上述したと
同じ条件でイオン注入した後、SiO2膜のマスク
を除去し、直ちに上述したと同じ条件の熱処理の
みを施した場合(C)および上述したと同じ条件でイ
オン注入した後、SiO2膜のマスクを除去し、
SiH4を流さない点を除けば上述の多結晶Siの形成
時と同じ条件での処理と上述したと同じ条件での
熱処理を順次施した場合(D)のそれぞれについての
活性化された不純物濃度分布を示す。 Figure 1 shows the impurity concentration distribution after the ion implantation described above.
(A) and activated impurity concentration distribution after heat treatment
(B) is shown. In (A), the ion implantation depth is approximately
It is 0.05 μm. As a comparative example, after ion implantation under the same conditions as described above, the SiO 2 film mask was removed and immediately heat treatment was performed under the same conditions as described above (C) and ion implantation under the same conditions as described above. After that, remove the SiO 2 film mask,
Activated impurity concentration for each case (D) when treatment was performed under the same conditions as when forming polycrystalline Si described above, except that SiH 4 was not flowed, and when heat treatment was performed under the same conditions as described above (D). Show the distribution.
第１図によれば次のことがわかる。(B)と(C)を比
較すると、(B)はピーク濃度が(C)の約10倍になつて
おり、濃度が上昇したために拡散深さも２倍以上
になつている。このような効果は単にH2雰囲気
中で加熱したためあらわれたものではない。(C)と
(D)を比較すればこのことが明白である。すなわ
ち、H2雰囲気中での熱処理を経た(D)では(C)より
さらに濃度が低下している。(D)においてはH2雰
囲気での熱処理時にSi基体の表面からAlが外方拡
散したために濃度が低下したものと推察される。 According to Figure 1, the following can be seen. Comparing (B) and (C), the peak concentration in (B) is approximately 10 times that of (C), and due to the increased concentration, the diffusion depth is also more than double. This effect was not simply caused by heating in an H 2 atmosphere. (C) and
This is clear when comparing (D). That is, in (D) which underwent heat treatment in an H 2 atmosphere, the concentration is further reduced than in (C). In (D), it is presumed that the concentration decreased due to outward diffusion of Al from the surface of the Si substrate during heat treatment in an H 2 atmosphere.
以上のことから、本発明の実施例である(A)にお
いてはSi基体の表面に多結晶Siが形成されたため
に濃度が上昇したことがわかる。このように本実
施例によれば、濃度が高くかつ比較的深いAl拡
散層が得られる。また、本実施例ではイオン注入
時にSiO2膜をマスクとして用い選択的にイオン
注入した。このSiO2膜の厚さはイオンが通過で
きない程度に厚く、かつ引続き施こされる熱処理
に先立つて除去される。したがつて、Alイオン
はこのSjO2膜の開口部に相当するSi基体表面に
のみ注入され、Alの精密な選択的拡散が実現さ
れる。この選択的イオン注入のためのマスクは熱
処理に先立つて除去されるため、SiO2に限ら
ず、レジン等他の材質であつてもよい。なお、選
択拡散を要しない場合はこのSiO2膜のマスクは
不要であることは言うまでもない。 From the above, it can be seen that in Example (A) of the present invention, the concentration increased because polycrystalline Si was formed on the surface of the Si substrate. As described above, according to this example, a high concentration and relatively deep Al diffusion layer can be obtained. Furthermore, in this example, ions were selectively implanted using the SiO 2 film as a mask during ion implantation. The thickness of this SiO 2 film is so thick that ions cannot pass through it, and it is removed prior to the subsequent heat treatment. Therefore, Al ions are injected only into the Si substrate surface corresponding to the openings of this SjO 2 film, achieving precise selective diffusion of Al. Since the mask for this selective ion implantation is removed prior to heat treatment, it is not limited to SiO 2 but may be made of other materials such as resin. It goes without saying that this SiO 2 film mask is not required if selective diffusion is not required.
次に、Gaイオンの場合について説明する。 Next, the case of Ga ions will be explained.
Alイオンの場合と同じSi基体を用い、その一方
の主表面からGaイオンを30KeVの加速エネルギ
ーで５×1016ions／cm2注入した。その後、Si基体
の一方の主表面上に多結晶SiをSiH4の熱分解法に
より１μｍの厚さで形成した。形成条件はAlの
場合と同じである。この後、Si基体を熱処理し
た。この条件は温度が1250℃、雰囲気がO2：10
％、N2：90％、時間が17時間であつた。 Using the same Si substrate as in the case of Al ions, Ga ions were implanted from one main surface at 5×10 16 ions/cm 2 at an acceleration energy of 30 KeV. Thereafter, polycrystalline Si was formed to a thickness of 1 μm on one main surface of the Si substrate by the thermal decomposition method of SiH 4 . The formation conditions are the same as for Al. After this, the Si substrate was heat treated. The conditions are temperature 1250℃ and atmosphere O2 :10.
%, N2 : 90%, time was 17 hours.
第２図に上述のイオン注入直後の不純物濃度分
布(A)および熱処理後の活性化された不純物濃度分
布(B)を示す。(A)において注入されたイオンの深さ
は約0.02μｍである。なお、比較例として上述し
たと同じ条件でイオン注入した後、直ちに上述し
たと同じ条件の熱処理のみを施した場合(C)、およ
び上述したと同じ条件でイオン注入した後、
SiH4を流さない点を除けば上述の多結晶Siの形成
時と同じ条件での処理と上述したと同じ条件での
熱処理を順次施した場合(D)のそれぞれについての
不純物濃度分布を示す。 FIG. 2 shows the impurity concentration distribution immediately after the ion implantation (A) and the activated impurity concentration distribution after heat treatment (B). The depth of the implanted ions in (A) is approximately 0.02 μm. As a comparative example, after ion implantation under the same conditions as described above, immediately heat treatment was performed under the same conditions as described above (C), and after ion implantation under the same conditions as described above,
The impurity concentration distributions are shown for cases (D) in which treatment was performed under the same conditions as when forming polycrystalline Si described above, except that SiH 4 was not flowed, and heat treatment was performed sequentially under the same conditions as described above.
第２図によれば、Gaの場合もAlと全く同様の
傾向を示していることがわかる。すなわち、Ga
においても多結晶SiをSi基体の表面に形成した後
に熱処理するとSi基体内での不純物濃度が上昇す
るのである。 According to FIG. 2, it can be seen that Ga shows exactly the same tendency as Al. That is, Ga
Also, when polycrystalline Si is formed on the surface of a Si substrate and then heat treated, the impurity concentration within the Si substrate increases.
次に、本発明の方法においてイオン注入後にSi
基体表面に堆積される多結晶Si層について説明す
る。この多結晶Si層は本発明の方法に必須のもの
であるが、その製法は任意である。このSi層の作
用効果は次の通りである。 Next, in the method of the present invention, Si
The polycrystalline Si layer deposited on the substrate surface will be explained. Although this polycrystalline Si layer is essential to the method of the present invention, its manufacturing method is arbitrary. The effects of this Si layer are as follows.
まず、イオン注入によるSi基体表面近傍の結晶
性の乱れを改善し、その結果外方拡散係数を小さ
くする効果がある。SiO2等Si以外の皮膜はSiとの
界面でストレスを生じ、かえつてSi表面層に結晶
欠陥を作り出してしまうためこの効果はSi層にし
かないものである。 First, it has the effect of improving the disordered crystallinity near the surface of the Si substrate due to ion implantation, thereby reducing the outdiffusion coefficient. Films other than Si, such as SiO 2 , generate stress at the interface with Si, and instead create crystal defects in the Si surface layer, so this effect is unique to the Si layer.
第２に、イオン注入層が実効的にSi基体の内部
に持ち込まれるという点がある。第１図あるいは
第２図でもわかるように、イオン注入層は0.1μ
ｍ以下のごく薄い層である。したがつて、外方拡
散係数がたとえ大きくなくても注入された大部分
の不純物原子は熱処理中にSi基体の外に出てしま
う。多結晶Si層は有効にこれを阻止しているので
ある。AlおよびGaはSiO2中での拡散係数がSi中
でのそれに比べ数桁大きいために、SiO2層には
この作用がほとんどない。さらに、AlおよびGa
の拡散係数が小さい材料としてSi3N4層が考えら
れるが、この膜はSi基体との接着性が悪く、実用
にならない。 Second, the ion implantation layer is effectively brought into the interior of the Si substrate. As you can see in Figures 1 and 2, the ion implantation layer is 0.1μ
It is a very thin layer of less than m. Therefore, even if the outdiffusion coefficient is not large, most of the implanted impurity atoms will come out of the Si substrate during heat treatment. The polycrystalline Si layer effectively prevents this. Since the diffusion coefficients of Al and Ga in SiO 2 are several orders of magnitude larger than that in Si, the SiO 2 layer hardly has this effect. Furthermore, Al and Ga
A Si 3 N 4 layer is considered as a material with a small diffusion coefficient, but this film has poor adhesion to the Si substrate and is not practical.
なお、上述の多結晶Si層はドライブインのため
の熱処理後、所望により、エツチング等により除
去され得る。あるいはレーザアニール法により単
結晶化され、または多結晶状態のまま残されても
よい。 Note that the above-mentioned polycrystalline Si layer may be removed by etching or the like, if desired, after the heat treatment for drive-in. Alternatively, it may be made into a single crystal by a laser annealing method, or may be left in a polycrystalline state.
次に、この多結晶Si層の厚さの好ましい範囲に
ついて説明する。多結晶Si層の厚さを0.1μｍか
ら50μｍまで変化させた場合の上述の実施例にお
ける熱処理後の濃度(B)と比較例の濃度(C)のそれぞ
れのピーク値の比をAlについて、第３図に示
す。多結晶Si層の形成温度は800℃である。単結
晶に比較して低温で形成し得る多結晶Siの場合で
も最低600℃に加熱しなければならず、その際、
不純物（AlあるいはGa）のSi基体表面からの外
方拡散を伴なう。Si層が薄すぎるとその効果を発
揮しえない。第３図によれば0.1μｍの厚さでは
かえつて濃度が低下している。したがつて、0.1
μｍでは厚さは小さすぎるのである。逆に厚さを
増していつても10μｍを越えるとその効果が飽和
してくる。多結晶Si層の形成時間は厚さに比例す
るから（第３図の場、１μｍにつき約10分）、厚
さの効果が飽和する以上の厚さに多結晶Si層を形
成することは無駄である。この点から考えて多結
晶Si層の厚さは10μｍ以下とすることが好まし
い。 Next, a preferred range of the thickness of this polycrystalline Si layer will be explained. The ratio of the respective peak values of the concentration (B) after heat treatment in the above-mentioned example and the concentration (C) of the comparative example when the thickness of the polycrystalline Si layer is changed from 0.1 μm to 50 μm is expressed as follows for Al. Shown in Figure 3. The formation temperature of the polycrystalline Si layer is 800°C. Even in the case of polycrystalline Si, which can be formed at a lower temperature than single crystal, it must be heated to a minimum of 600°C, and in this case,
It involves outward diffusion of impurities (Al or Ga) from the Si substrate surface. If the Si layer is too thin, the effect cannot be exhibited. According to FIG. 3, the concentration decreases at a thickness of 0.1 μm. Therefore, 0.1
The thickness of μm is too small. On the other hand, if the thickness is increased to exceed 10 μm, the effect will be saturated. Since the formation time of a polycrystalline Si layer is proportional to its thickness (approximately 10 minutes per 1 μm in Figure 3), it is wasteful to form a polycrystalline Si layer thicker than the thickness effect is saturated. It is. Considering this point, it is preferable that the thickness of the polycrystalline Si layer is 10 μm or less.
次に、熱処理工程について説明する。熱処理は
AlあるいはGaイオンの活性化およびドライブイ
ンを目的として行なわれる。その好ましい条件は
次の通りである。 Next, the heat treatment process will be explained. Heat treatment is
This is done for the purpose of activation and drive-in of Al or Ga ions. The preferable conditions are as follows.
まず温度であるが、目的が比較的深い拡散層の
形成であるから、できるだけ高い温度が拡散時間
を短縮する上で望ましい。しかし、温度を高くす
ると炉芯管である石英の軟化による変形や結晶化
が著しく促進されるため、1250℃以下が好まし
い。次に下限であるが、拡散温度を100℃下げる
と同じ深さの拡散層を得るのに熱処理時間が10倍
以上にもなるため、拡散時間を実用的な長さとす
るために1150℃以下が好ましい。ただし、従来ボ
ロン(B)を用いて1250℃で拡散層を形成していた場
合にこれをAlあるいはGaに切り換えて同様の拡
散層を得ようとする場合には1100℃でも使用可能
と考えられ、このような低温処理は上述した石英
管の劣化防止の観点からも望ましい。 First, regarding the temperature, since the purpose is to form a relatively deep diffusion layer, it is desirable to set the temperature as high as possible in order to shorten the diffusion time. However, if the temperature is raised, deformation and crystallization due to softening of the quartz which is the furnace core tube will be significantly promoted, so a temperature of 1250° C. or lower is preferable. Next, regarding the lower limit, if the diffusion temperature is lowered by 100℃, it will take more than 10 times the heat treatment time to obtain the same depth of diffusion layer, so in order to make the diffusion time a practical length, 1150℃ or less is required. preferable. However, if boron (B) was conventionally used to form a diffusion layer at 1250°C, and you want to switch to Al or Ga to obtain a similar diffusion layer, it may be possible to use it at 1100°C. Such low-temperature treatment is also desirable from the viewpoint of preventing the deterioration of the quartz tube mentioned above.
次に雰囲気については本発明の方法ではSi基体
と雰囲気が直接接触しないため特に制約はない
が、100％N2では多結晶Si層表面に窒化膜が形成
されるため好ましくない。したがつて、雰囲気は
窒化膜が形成されない条件すなわち例えば以下に
挙げるものが望ましい。 Next, regarding the atmosphere, there are no particular restrictions since the Si substrate and the atmosphere do not come into direct contact with each other in the method of the present invention, but 100% N 2 is not preferable because a nitride film is formed on the surface of the polycrystalline Si layer. Therefore, it is desirable that the atmosphere be under conditions in which no nitride film is formed, ie, for example, the conditions listed below.
(1)O210％以上を含むN2、(2)100％O2、(3)100％
不活性ガス（例えばAr）。 (1) N 2 containing 10% or more of O 2 , (2) 100% O 2 , (3) 100%
Inert gas (e.g. Ar).
以上説明したように、本発明によればAlある
いはGaの精度のよいドーピングを低コストで実
現するのに効果がある。 As described above, the present invention is effective in realizing highly accurate doping of Al or Ga at low cost.
第１図は本発明の実施例の効果を示すグラフ、
第２図は本発明の他の実施例の効果を示すグラ
フ、第３図は本発明の実施例にて用いられた多結
晶Si層の厚さとドライブイン後のピーク濃度の関
係を示すグラフである。
FIG. 1 is a graph showing the effects of the embodiment of the present invention.
Fig. 2 is a graph showing the effects of another embodiment of the present invention, and Fig. 3 is a graph showing the relationship between the thickness of the polycrystalline Si layer used in the embodiment of the present invention and the peak concentration after drive-in. be.
Claims (1)
ムあるいはガリウムのイオンを注入する工程と、
上記一主表面上に多結晶シリコンを被着させる工
程と、上記シリコン基体を加熱して注入されたイ
オンを活性化するとともにシリコン基体に所定の
深さまで拡散させる工程とを有することを特徴と
する半導体装置の製造方法。 ２ 特許請求の範囲第１項において、上記シリコ
ン基体の主表面に被着されるシリコンは厚さが１
μｍ以上であることを特徴とする半導体装置の製
造方法。[Claims] 1. A step of implanting aluminum or gallium ions into a silicon substrate from one main surface thereof;
It is characterized by comprising a step of depositing polycrystalline silicon on the one main surface, and a step of heating the silicon substrate to activate the implanted ions and to diffuse them into the silicon substrate to a predetermined depth. A method for manufacturing a semiconductor device. 2. In claim 1, the silicon adhered to the main surface of the silicon substrate has a thickness of 1
A method for manufacturing a semiconductor device, characterized in that the diameter is .mu.m or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12724580A JPS5752128A (en) | 1980-09-16 | 1980-09-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12724580A JPS5752128A (en) | 1980-09-16 | 1980-09-16 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5752128A JPS5752128A (en) | 1982-03-27 |
| JPS6255689B2 true JPS6255689B2 (en) | 1987-11-20 |
Family
ID=14955284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12724580A Granted JPS5752128A (en) | 1980-09-16 | 1980-09-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5752128A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019523986A (en) * | 2016-05-31 | 2019-08-29 | レーザー システムズ アンド ソリューションズ オブ ヨーロッパ | Deep junction electronic device and method of manufacturing the same |
-
1980
- 1980-09-16 JP JP12724580A patent/JPS5752128A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019523986A (en) * | 2016-05-31 | 2019-08-29 | レーザー システムズ アンド ソリューションズ オブ ヨーロッパ | Deep junction electronic device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5752128A (en) | 1982-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| US4615766A (en) | Silicon cap for annealing gallium arsenide | |
| US4452645A (en) | Method of making emitter regions by implantation through a non-monocrystalline layer | |
| US3745070A (en) | Method of manufacturing semiconductor devices | |
| US2974073A (en) | Method of making phosphorus diffused silicon semiconductor devices | |
| US4329773A (en) | Method of making low leakage shallow junction IGFET devices | |
| US4351677A (en) | Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate | |
| US4267014A (en) | Semiconductor encapsulant for annealing ion-implanted GaAs | |
| US4755487A (en) | Method for making bipolar transistors using rapid thermal annealing | |
| US4050967A (en) | Method of selective aluminum diffusion | |
| JPH06112146A (en) | Manufacture of diffusion type silicon element substrate | |
| JPS5917243A (en) | Manufacture of semiconductor device | |
| JPS6227727B2 (en) | ||
| JPS6255689B2 (en) | ||
| JP3249753B2 (en) | Method for manufacturing semiconductor device | |
| EP0219243A2 (en) | Process of manufacturing a bipolar transistor | |
| US3791884A (en) | Method of producing a pnp silicon transistor | |
| US5340752A (en) | Method for forming a bipolar transistor using doped SOG | |
| JPH039612B2 (en) | ||
| US3503813A (en) | Method of making a semiconductor device | |
| US3771028A (en) | High gain, low saturation transistor | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPH01243582A (en) | Semiconductor device and its manufacture | |
| JPH0673350B2 (en) | Method for manufacturing semiconductor device |