JPS625543B2 - - Google Patents
Info
- Publication number
- JPS625543B2 JPS625543B2 JP10561281A JP10561281A JPS625543B2 JP S625543 B2 JPS625543 B2 JP S625543B2 JP 10561281 A JP10561281 A JP 10561281A JP 10561281 A JP10561281 A JP 10561281A JP S625543 B2 JPS625543 B2 JP S625543B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- light emitting
- semiconductor light
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Optical Communication System (AREA)
Description
【発明の詳細な説明】
本発明は、レーザダイオード又は発光ダイオー
ド等の半導体発光素子駆動回路に関し、特に、駆
動速度を向上させる回路構成に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for driving a semiconductor light emitting device such as a laser diode or a light emitting diode, and particularly to a circuit configuration for improving the driving speed.
近年、光通信が発達するにつれて、その伝送容
量の大容量化がますます重要視されてきている。
このため、半導体発光素子であるレーザダイオー
ドおよび発光ダイオード等を高速に動作させる必
要がある。 In recent years, with the development of optical communications, increasing the transmission capacity has become increasingly important.
For this reason, it is necessary to operate semiconductor light emitting devices such as laser diodes and light emitting diodes at high speed.
従来の半導体発光素子駆動回路の代表的な構成
は、第１図に示すように、トランジスタＱのエミ
ツタに半導体発光素子LDを接続したエミツタホ
ロワ形となつている。そして、トランジスタＱの
ベースに正電位の制御パルスＰが印加され、該パ
ルスＰの前縁がトランジスタＱを順バイアスする
に十分なだけ立上ると、駆動電流Ｉが流れて半導
体発光素子LDが発光開始する。一般に、半導体
発光素子、特に半導体発光ダイオード（LED）
の光パルスの立上りは、次式で示される立上時間
trによつて決められる遅延時間を有する。 A typical configuration of a conventional semiconductor light emitting device driving circuit is an emitter follower type in which a semiconductor light emitting device LD is connected to the emitter of a transistor Q, as shown in FIG. Then, a positive potential control pulse P is applied to the base of the transistor Q, and when the leading edge of the pulse P rises enough to forward bias the transistor Q, a drive current I flows and the semiconductor light emitting device LD emits light. Start. Generally, semiconductor light emitting devices, especially semiconductor light emitting diodes (LEDs)
The rise of the optical pulse is the rise time given by the following equation:
It has a delay time determined by tr.
tr＝ln9・〔τs＋4KTCs／qI〕
ただし、Ｃs：空乏層電荷静電容量
Ｉ：印加電流
Ｔ：絶対温度（〓）
ｋ：ボルツマン定数
ｑ：電荷
τs：キヤリア寿命時間
上式中、印加電流Ｉ以外のパラメータは、半導
体発光素子の特性によつて定まるが、印加電流Ｉ
は、駆動回路によつて定まる。従つて、高速で光
パルスを立上らせるためには、印加電流Ｉを大に
する必要がある。 tr=ln9・[τ s +4KTC s /qI] However, C s : Depletion layer charge capacitance I : Applied current T : Absolute temperature (〓) k : Boltzmann constant q : Charge τ s : Carrier life time In the above formula , the parameters other than the applied current I are determined depending on the characteristics of the semiconductor light emitting device, but the applied current I
is determined by the drive circuit. Therefore, in order to cause the optical pulse to rise at high speed, it is necessary to increase the applied current I.
しかるに、第１図に示した従来の駆動回路にお
いては、第２図ａに示すような制御パルスＰを印
加すると、同図ｂに示すような駆動電流Ｉが流れ
る。この駆動電流Ｉが大きくないときは、上述の
ように半導体発光素子LDの発光強度の立上時間
が遅く、同図ｃに曲線２１で示したような光パル
スとなる。すなわち、光パルスOPの立上速度が
遅くなるという欠点がある。この立上時間を早め
るためには、印加電流Ｉを大にしなければならな
いため、高速かつ大電流容量のトランジスタが必
要となる。かかるトランジスタは、非常に高価で
あるばかりでなく、トランジスタの熱放散のため
に冷却装置を用意する必要があり、駆動回路の小
型化の支障となつている。また、入力パルスＰが
オフになるとトランジスタＱはオフするが、オン
期間中に半導体発光素子LDの接合コンデンサに
蓄積された電荷が直ちに放電することができない
ため、電流Ｉも若干の遅れを伴う（第２図ｂの曲
線２０参照）と共に、光パルスOPの後縁は、同
図ｃに曲線２４で示すように前記コンデンサの放
電時間に依存して比較的低速度で低下する。光パ
ルスOPの立下りが遅れると、次の光パルスの前
縁２５に悪影響を及ぼす。このため、伝送速度を
増加させると、光パルス間での符号間干渉が増大
して伝送品質の劣化を生じ、高速化が困難であ
る。 However, in the conventional drive circuit shown in FIG. 1, when a control pulse P as shown in FIG. 2a is applied, a drive current I as shown in FIG. 2b flows. When this drive current I is not large, the rise time of the light emission intensity of the semiconductor light emitting device LD is slow as described above, resulting in a light pulse as shown by the curve 21 in FIG. That is, there is a drawback that the rise speed of the optical pulse OP is slow. In order to speed up this rise time, the applied current I must be increased, which requires a high-speed transistor with a large current capacity. Such transistors are not only very expensive, but also require a cooling device to dissipate heat from the transistors, which hinders miniaturization of drive circuits. Furthermore, when the input pulse P turns off, the transistor Q turns off, but the electric charge accumulated in the junction capacitor of the semiconductor light emitting device LD during the on period cannot be discharged immediately, so the current I also accompanies a slight delay ( (see curve 20 in FIG. 2b), the trailing edge of the light pulse OP falls at a relatively slow rate depending on the discharge time of the capacitor, as shown by curve 24 in FIG. 2c. If the fall of the optical pulse OP is delayed, it will adversely affect the leading edge 25 of the next optical pulse. For this reason, when the transmission speed is increased, intersymbol interference between optical pulses increases, resulting in deterioration of transmission quality, making it difficult to increase the transmission speed.
本発明の目的は、上述の従来の欠点を解決し、
高速で光パルスを発生させることができる半導体
発光素子駆動回路を提供することにある。 The purpose of the present invention is to solve the above-mentioned conventional drawbacks and
An object of the present invention is to provide a semiconductor light emitting device driving circuit that can generate optical pulses at high speed.
本発明の駆動回路は、スイツチング機能を有す
る一の導電型の第１のトランジスタと、該第１の
トランジスタと反対の導電型の第２のトランジス
タと、前記第１のトランジスタの電源側に接続さ
れた立上時間加速用のコンデンサとを備え、前記
第１と第２のトランジスタには、それぞれ反対極
性の電源を接続し他の電極は共通に接続して半導
体発光素子に接続し各制御入力には直接又はダイ
オードを介して制御パルスを入力させるようにし
たことを特徴とする。 The drive circuit of the present invention includes a first transistor of one conductivity type having a switching function, a second transistor of a conductivity type opposite to the first transistor, and a second transistor connected to the power supply side of the first transistor. and a capacitor for accelerating rise time, the first and second transistors are connected to power supplies of opposite polarity, and the other electrodes are connected in common and connected to a semiconductor light emitting element, and each control input is characterized in that a control pulse is input directly or via a diode.
なお上述の第１および第２のトランジスタは、
NPNトランジスタとPNPトランジスタを用いて
もよく、あるいはＮチヤンネル電界効果トランジ
スタとＰチヤンネル電界効果トランジスタを用い
てもよいことは勿論である。 Note that the above-mentioned first and second transistors are
Of course, NPN transistors and PNP transistors may be used, or N-channel field effect transistors and P-channel field effect transistors may be used.
次に、本発明について、図面を参照して詳細に
説明する。 Next, the present invention will be explained in detail with reference to the drawings.
第３図は、本発明の一実施例を示す回路図であ
る。すなわち、正電源＋Ｖと負電源−Ｖとの間
に、NPNトランジスタQ1のコレクタ，同エミツ
タ，PNPトランジスタQ2のエミツタ，同コレク
タを直列に接続し、トランジスタQ1およびQ2の
エミツタどうしの接続点とアース間に半導体発光
素子LDを接続する。いわゆる相補型エミツタホ
ロワ形式の接続である。トランジスタQ1，Q2の
ベースは共通に接続して制御パルスＰの入力端子
とする。そして、トランジスタQ1のコレクタ
は、立上時間加速用のコンデンサＣにより接地さ
れた構成である。 FIG. 3 is a circuit diagram showing one embodiment of the present invention. That is, the collector and emitter of NPN transistor Q 1 and the emitter and collector of PNP transistor Q 2 are connected in series between the positive power supply +V and the negative power supply -V, and the emitters of transistors Q 1 and Q 2 are connected in series. A semiconductor light emitting device LD is connected between the connection point and ground. This is a so-called complementary emitter follower type connection. The bases of the transistors Q 1 and Q 2 are commonly connected to serve as an input terminal for the control pulse P. The collector of the transistor Q1 is grounded by a capacitor C for accelerating the rise time.
次に、本実施例の動作について説明する。第４
図ａに示すような制御パルスＰを印加すると、ト
ランジスタQ1がオンし、電源＋Ｖから電流I1が流
入し、同時にコンデンサＣに充電されていた電荷
によつて電流Ｉcが流入する。従つて半導体発光
素子LDに流れる電流はI1とＩcの和になり第４図
ｂに曲線４１で示すような過渡電流が流れる。す
なわち、電源＋ＶとトランジスタQ1のコレクタ
間に存在する低抗，インダクタンス等によつて制
限されかつ遅れを伴う電流I1のみでなく、コンデ
ンサＣに充電されていた電荷により直接流入する
電流Ｉcが流れるため瞬間的に大電流が流れるこ
とになる。立上り電流が大であると、前述したよ
うに、光パルスOPの立上り時間trが小となる。
従つて、第４図ｃに示す光パルスOPの波形は、
立上り部分４５が急峻になつている。過渡状態の
後は、第４図ｂの曲線４２で示すように電源＋Ｖ
とトランジスタQ1のコレクタ間の配線抵抗等に
よつて制限された電流Ｉが流れる。従つてトラン
ジスタQ1は比較的低電力のものでよいから、駆
動回路の小型化，経済化が可能である。 Next, the operation of this embodiment will be explained. Fourth
When a control pulse P as shown in FIG . Therefore, the current flowing through the semiconductor light emitting device LD is the sum of I 1 and I c , and a transient current flows as shown by a curve 41 in FIG. 4b. In other words, not only the current I 1 that is limited by the resistance, inductance, etc. that exists between the power supply +V and the collector of the transistor Q 1 and has a delay, but also the current I c that flows directly due to the charge stored in the capacitor C. flows, so a large current flows instantaneously. If the rising current is large, the rising time tr of the optical pulse OP becomes small, as described above.
Therefore, the waveform of the optical pulse OP shown in FIG. 4c is
The rising portion 45 is steep. After the transient, the power supply +V
A current I, which is limited by the wiring resistance between the transistor Q1 and the collector of the transistor Q1 , flows. Therefore, since the transistor Q1 only needs to have relatively low power, the drive circuit can be made smaller and more economical.
次に、制御パルスＰがオフすると、NPNトラ
ンジスタQ1はオフとなる。一方、PNPトランジ
スタQ2のエミツタは、半導体発光素子LDの接合
コンデンサに蓄えられた電荷により正電位である
ため、PNPトランジスタQ2は順方向にバイアス
されてオン状態となる。従つて、半導体発光素子
LDの蓄積電荷は第３図に電流Ｉpffで示したよう
に流れて負電源−Ｖ側に引抜かれる。この過渡電
流Ｉpffは、第４図ｂの曲線４３で示すように、
瞬時に流れて蓄積電荷を高速度で除去する。従つ
て光パルスOPの後縁は、第４図ｃの曲線４６で
示すように高速で立下る。以上のように、本実施
例では、制御パルスのオン、オフに従つて、光パ
ルスOPは高速に立上り又は立下るから、高速駆
動が可能となる効果がある。 Next, when the control pulse P is turned off, the NPN transistor Q1 is turned off. On the other hand, since the emitter of the PNP transistor Q 2 is at a positive potential due to the charge stored in the junction capacitor of the semiconductor light emitting device LD, the PNP transistor Q 2 is forward biased and turned on. Therefore, semiconductor light emitting devices
The accumulated charges in the LD flow as shown by the current I pff in FIG. 3 and are drawn out to the negative power supply -V side. This transient current I pff is, as shown by curve 43 in FIG. 4b,
It flows instantly and removes accumulated charge at high speed. The trailing edge of the optical pulse OP therefore falls rapidly, as shown by curve 46 in FIG. 4c. As described above, in this embodiment, the optical pulse OP rises or falls at a high speed as the control pulse is turned on or off, so that high-speed driving is possible.
第５図は、トランジスタQ1およびQ2を能動領
域で動作させるために抵抗R1，R2，ダイオード
D1，D2等のバイアス回路をベース端子に接続し
たこと以外は上述の実施例と同様である。この場
合は、トランジスタQ1，Q2を能動領域で動作さ
せているため、より高速動作が可能となる。 Figure 5 shows resistors R 1 , R 2 and diodes to operate transistors Q 1 and Q 2 in the active region.
This embodiment is the same as the embodiment described above except that bias circuits such as D 1 and D 2 are connected to the base terminal. In this case, since the transistors Q 1 and Q 2 are operated in the active region, higher speed operation is possible.
第６図は、相補型電界効果トランジスタを使用
した実施例を示す回路図である。すなわち、Ｎチ
ヤンネル電界効果トランジスタQ3のドレインに
正電源＋Ｖを接続し、Ｐチヤンネル電界効果トラ
ンジスタQ4のドレインに負電源−Ｖを接続し、
両トランジスタのソースを共通に接続して半導体
発光素子LDを駆動する。そして、両トランジス
タのゲートを共通に接続して制御パルスＰを入力
させる。また、トランジスタQ3のドレインには
立上時間加速用のコンデンサＣが接続されてい
る。この場合も前述と同様に、オン時にはコンデ
ンサＣの放電電流によつて駆動電流Ｉを瞬時に大
にし、オフ時には、トランジスタQ4のオンによ
り蓄積電荷の引抜き電流Ｉpffが流れるため、光
パルスOPの立上り、立下り時間は小となり高速
駆動が可能である。 FIG. 6 is a circuit diagram showing an embodiment using complementary field effect transistors. That is, a positive power supply +V is connected to the drain of the N-channel field effect transistor Q3 , a negative power supply -V is connected to the drain of the P-channel field effect transistor Q4 ,
The sources of both transistors are commonly connected to drive the semiconductor light emitting device LD. Then, the gates of both transistors are connected in common and a control pulse P is inputted. Further, a capacitor C for accelerating rise time is connected to the drain of the transistor Q3 . In this case as well, as described above, when on, the drive current I is instantaneously increased by the discharging current of capacitor C, and when off, the transistor Q4 is on, causing the accumulated charge extraction current I pff to flow, so that the optical pulse OP The rise and fall times are small and high-speed driving is possible.
第７図は、立上時間加速用のコンデンサとし
て、中心導体C1と外部導体C2から成る終端開放
の同軸ケーブルを使用した実施例を示す。すなわ
ち、中心導体C1をトランジスタQ1のコレクタに
接続し、外部導体C2はアースに接続されてい
る。また、第８図は容量性スタブをストリツプラ
インSTによつて実現した実施例を示す。いずれ
の場合においてもトランジスタQ1のコレクタは
大地に対して容量性のスタブに接続されているた
め、第３図に示した実施例と同様な動作により同
様な効果を奏する。 FIG. 7 shows an embodiment in which an open-ended coaxial cable consisting of a center conductor C 1 and an outer conductor C 2 is used as a capacitor for accelerating the rise time. That is, the central conductor C 1 is connected to the collector of the transistor Q 1 , and the outer conductor C 2 is connected to ground. Further, FIG. 8 shows an embodiment in which the capacitive stub is realized by a stripline ST. In either case, since the collector of the transistor Q1 is connected to the ground with a capacitive stub, the same operation and effect as in the embodiment shown in FIG. 3 can be achieved.
以上のように、本発明においては、制御パルス
のオン時には立上時間加速用のコンデンサにより
高速かつ瞬時的大電流により駆動し、制御パルス
オフ時には反対導電型の第２のトランジスタスイ
ツチによつて半導体発光素子の蓄積電荷を急速に
引抜くように構成されているから、半導体発光素
子の高速駆動が可能になる効果がある。また、そ
のためにトランジスタスイツチング素子の電力容
量を増加させる必要はないから、小型かつ安価に
提供することができる。 As described above, in the present invention, when the control pulse is on, the capacitor for accelerating the rise time is used to drive the semiconductor with a high speed and instantaneous large current, and when the control pulse is off, the semiconductor light emission is performed by the second transistor switch of the opposite conductivity type. Since the device is configured to rapidly draw out the accumulated charge of the device, it has the effect of making it possible to drive the semiconductor light emitting device at high speed. Furthermore, since there is no need to increase the power capacity of the transistor switching element, the device can be provided in a small size and at low cost.
第１図は従来の半導体発光素子駆動回路の一例
を示す回路図、第２図は上記従来例の駆動電流お
よび光パルスの波形を示す波形図、第３図は本発
明の一実施例を示す回路図、第４図は上記実施例
の駆動電流および光パルスを示す波形図、第５図
はトランジスタスイツチを能動領域で動作させた
場合の実施例を示す回路図、第６図は電界効果ト
ランジスタを使用した場合の実施例を示す回路
図、第７図および第８図は立上時間加速用のコン
デンサの代りに終端開放の同軸ケーブルおよびス
トリツプラインを用いた実施例を示す回路図であ
る。
図において、Ｐ…制御パルス、Ｉ…駆動電流、
OP…光パルス、Ｃ…立上時間加速用コンデン
サ、Q1…NPNトランジスタ、Q2…PNPトランジ
スタ、Q3…Ｎチヤンネル電界効果トランジス
タ、Q4…Ｐチヤンネル電界効果トランジスタ、
LD…半導体発光素子。
FIG. 1 is a circuit diagram showing an example of a conventional semiconductor light emitting device drive circuit, FIG. 2 is a waveform diagram showing drive current and optical pulse waveforms in the conventional example, and FIG. 3 is a diagram showing an embodiment of the present invention. Circuit diagram, Fig. 4 is a waveform diagram showing the driving current and optical pulse of the above embodiment, Fig. 5 is a circuit diagram showing an embodiment when the transistor switch is operated in the active region, and Fig. 6 is a field effect transistor. Figures 7 and 8 are circuit diagrams showing an example in which open-ended coaxial cables and strip lines are used instead of capacitors for accelerating the rise time. . In the figure, P...control pulse, I...drive current,
OP...light pulse, C...rise time acceleration capacitor, Q1 ...NPN transistor, Q2...PNP transistor, Q3 ... N channel field effect transistor, Q4 ...P channel field effect transistor,
LD...Semiconductor light emitting device.
Claims (1)
トランジスタとを備え、 この二つのトランジスタの各エミツタまたはソ
ース電極が相互に接続され、 この二つのトランジスタのコレクタまたはドレ
イン電極はそれぞれ反対極性の電源に接続され、 相互に接続された前記エミツタまたはソース電
極には、一端が共通電位に接続された半導体発光
素子の他端が接続され、 この発光素子の発光を制御するパルスを前記二
つのトランジスタの制御電極に同位相で与える回
路を備え、 前記二つのトランジスタのうち前記発光素子の
発光時に導通状態となる方のコレクタまたはドレ
イン電極と共通電位との間に、、立上時間加速用
のコンデンサが接続された ことを特徴とする半導体発光素子高速駆動回
路。 ２ 二つのトランジスタがともにバイポーラトラ
ンジスタである特許請求の範囲第１項に記載の半
導体発光素子高速駆動回路。 ３ 二つのトランジスタがともに電界効果トラン
ジスタである特許請求の範囲第１項に記載の半導
体発光素子高速駆動回路。[Claims] 1. A transistor of one conductivity type and a transistor of an opposite conductivity type, each emitter or source electrode of these two transistors is connected to each other, and the collector or drain electrode of these two transistors is connected to each other. The emitter or source electrodes, which are connected to power supplies of opposite polarity and mutually connected, are connected to one end of a semiconductor light-emitting element whose other end is connected to a common potential, and to which a pulse for controlling light emission of the light-emitting element is applied. A circuit is provided that applies the same phase to the control electrodes of the two transistors, and a rise time is provided between the collector or drain electrode of one of the two transistors that becomes conductive when the light emitting element emits light and a common potential. A high-speed drive circuit for a semiconductor light emitting device, characterized in that an accelerating capacitor is connected. 2. The semiconductor light emitting device high-speed drive circuit according to claim 1, wherein both of the two transistors are bipolar transistors. 3. The semiconductor light emitting device high speed drive circuit according to claim 1, wherein both of the two transistors are field effect transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105612A JPS587941A (en) | 1981-07-08 | 1981-07-08 | High speed driving circuit for semiconductor light emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105612A JPS587941A (en) | 1981-07-08 | 1981-07-08 | High speed driving circuit for semiconductor light emitting element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS587941A JPS587941A (en) | 1983-01-17 |
| JPS625543B2 true JPS625543B2 (en) | 1987-02-05 |
Family
ID=14412317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105612A Granted JPS587941A (en) | 1981-07-08 | 1981-07-08 | High speed driving circuit for semiconductor light emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587941A (en) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2537782A1 (en) * | 1982-12-14 | 1984-06-15 | Thomson Csf | LIGHT-EMITTING DIODE DEVICE PROVIDED TO REMOVE THE EFFECTS OF CONSTANT THERMAL TIME |
| JPS61230438A (en) * | 1985-04-03 | 1986-10-14 | Mitsubishi Electric Corp | Optical transmitter |
| JPS61288530A (en) * | 1985-06-15 | 1986-12-18 | Kyosan Electric Mfg Co Ltd | Fail safe drive circuit for optical data transmitter |
| JP2771163B2 (en) * | 1987-06-27 | 1998-07-02 | 日本電気 株式会社 | LED drive circuit |
| US4818896A (en) * | 1987-08-28 | 1989-04-04 | Hewlett-Packard Company | Optical transmitter driver with current peaking |
| JP2564862B2 (en) * | 1987-11-25 | 1996-12-18 | 日本電気株式会社 | LED drive circuit |
| JPH02110855U (en) * | 1989-02-23 | 1990-09-05 | ||
| JPH0814552B2 (en) * | 1989-09-14 | 1996-02-14 | 日本特殊陶業株式会社 | Sensor for detecting the functional state of catalytic devices |
| EP0472318A3 (en) * | 1990-08-06 | 1994-08-10 | At & T Corp | Led pulse shaping circuit |
| JPH1069661A (en) * | 1996-08-27 | 1998-03-10 | Mitsumi Electric Co Ltd | Laser control circuit of write-in type optical diskdrive |
| DE69842230D1 (en) * | 1998-09-23 | 2011-06-01 | Binding Solutions Llc | Method and apparatus for controlling a laser with threshold current level |
| JP3708767B2 (en) | 1999-06-25 | 2005-10-19 | 株式会社東芝 | Semiconductor integrated circuit, optical pickup optical system unit including the same, and optical pickup device |
| JP5509662B2 (en) * | 2009-04-13 | 2014-06-04 | ソニー株式会社 | Laser drive device |
| JP5423338B2 (en) * | 2009-11-18 | 2014-02-19 | 住友電気工業株式会社 | Semiconductor optical amplifier driver |
| JP5726031B2 (en) * | 2011-09-27 | 2015-05-27 | 住友重機械工業株式会社 | Laser annealing apparatus and laser annealing method |
| DE102018108910B3 (en) * | 2018-04-16 | 2019-07-04 | Elmos Semiconductor Aktiengesellschaft | Light source for short LED light pulses and method for generating light pulses |
-
1981
- 1981-07-08 JP JP56105612A patent/JPS587941A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS587941A (en) | 1983-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS625543B2 (en) | ||
| EP0563580B1 (en) | Drive circuit for semiconductor light-emitting device | |
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| EP0441965A1 (en) | Light-emitting diode drive circuit | |
| KR900008051B1 (en) | Logic circuitry | |
| US4723312A (en) | Light emitting diode driver circuit | |
| EP0597644A1 (en) | Semiconductor laser driving circuit | |
| JPS6152997B2 (en) | ||
| JPS58106902A (en) | Pin diode driving circuit | |
| JP2005294758A (en) | Light emitting element drive circuit | |
| KR960016010B1 (en) | Delayed-pulse generator | |
| US4114054A (en) | Coupling circuit using a photocoupler | |
| CN210518926U (en) | Drive circuit for optical communication | |
| EP2161761A2 (en) | Relay circuit | |
| EP0272924B1 (en) | Pulse generator | |
| JP2022531197A (en) | GaN laser diode driven FET with gate current reuse | |
| US4860065A (en) | Semiconductor integrated circuit device | |
| US6576885B2 (en) | High speed charging/discharging circuit having a capacitive element to provide a negative reference potential | |
| KR890004480B1 (en) | Radiation device driving circuit | |
| JPH0678525A (en) | Driver circuit | |
| JPS63227215A (en) | Semiconductor switch circuit | |
| KR900008050B1 (en) | Logic circuitry | |
| JP2771163B2 (en) | LED drive circuit | |
| KR920004922B1 (en) | Semiconductor integrated circuit device | |
| JPS63152182A (en) | Semiconductor device |