JPS62544B2 - - Google Patents
Info
- Publication number
- JPS62544B2 JPS62544B2 JP57233952A JP23395282A JPS62544B2 JP S62544 B2 JPS62544 B2 JP S62544B2 JP 57233952 A JP57233952 A JP 57233952A JP 23395282 A JP23395282 A JP 23395282A JP S62544 B2 JPS62544 B2 JP S62544B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- data
- value
- byte counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000012790 confirmation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔概要〕
リード・アフタ・ライト・コマンドを新設し、
計算機と端末間のデータ転送を制御する制御装置
にリード・アフタ・ライト・コマンド制御手段を
設けたものである。リード・アフタ・ライト・コ
マンド制御手段は、コマンド・レジスタにリー
ド・アフタ・ライト・コマンドがセツトされる
と、ライト手段を動作させ、ライト手段からのラ
イト送信終了を受け取ると、リード手段を動作さ
せる。ライト手段は、起動されると、計算機のメ
モリに格納されているデータを端末へ送り、デー
タの送信が終了すると、ライト送信終了を出力す
る。リード手段は、端末から送られて来たデータ
を計算機のメモリに格納し、受信が終了すると、
リード受信終了を出力する。
計算機と端末間のデータ転送を制御する制御装置
にリード・アフタ・ライト・コマンド制御手段を
設けたものである。リード・アフタ・ライト・コ
マンド制御手段は、コマンド・レジスタにリー
ド・アフタ・ライト・コマンドがセツトされる
と、ライト手段を動作させ、ライト手段からのラ
イト送信終了を受け取ると、リード手段を動作さ
せる。ライト手段は、起動されると、計算機のメ
モリに格納されているデータを端末へ送り、デー
タの送信が終了すると、ライト送信終了を出力す
る。リード手段は、端末から送られて来たデータ
を計算機のメモリに格納し、受信が終了すると、
リード受信終了を出力する。
本発明は、計算機と、複数の端末と、上記計算
機と複数の端末との間のデータ転送を制御する制
御装置とを具備し、且つポーリング方式でデータ
転送を行うデータ転送システムにおいて、上記計
算機からのリード・アフタ・ライト・コマンドを
受信したとき、ライト動作を行つたあと直ちにリ
ード動作を行い得るように上記制御装置を構成し
たものである。
機と複数の端末との間のデータ転送を制御する制
御装置とを具備し、且つポーリング方式でデータ
転送を行うデータ転送システムにおいて、上記計
算機からのリード・アフタ・ライト・コマンドを
受信したとき、ライト動作を行つたあと直ちにリ
ード動作を行い得るように上記制御装置を構成し
たものである。
ポーリング方式のデータ転送システムにおいて
は、ホスト側がデータ要求信号ENQを端末に送
信し、端末はデータ要求信号ENQを受取ると、
送るべきデータが存在する場合にはデータをホス
ト側に送り、送るべきデータが存在しない場合に
は確認信号ACKをホスト側に送る。また、端末
は、ホスト側からのデータを受取ると、確認信号
ACKをホスト側に送る。ホスト側からみると、
信号ENQやデータの送信はライト(Write)動作
となり、確認信号やデータの受信はリード
(Read)動作となる。
は、ホスト側がデータ要求信号ENQを端末に送
信し、端末はデータ要求信号ENQを受取ると、
送るべきデータが存在する場合にはデータをホス
ト側に送り、送るべきデータが存在しない場合に
は確認信号ACKをホスト側に送る。また、端末
は、ホスト側からのデータを受取ると、確認信号
ACKをホスト側に送る。ホスト側からみると、
信号ENQやデータの送信はライト(Write)動作
となり、確認信号やデータの受信はリード
(Read)動作となる。
従来のこの種のデータ転送システムにおいて
は、計算機のソフトウエアは、ライト・コマンド
の送信終了を確認したら直ちにデータ又は確認信
号受信のためにリード・コマンドを発行する必要
があり、ソフトウエアの負荷が大きいという欠点
があつた。
は、計算機のソフトウエアは、ライト・コマンド
の送信終了を確認したら直ちにデータ又は確認信
号受信のためにリード・コマンドを発行する必要
があり、ソフトウエアの負荷が大きいという欠点
があつた。
本発明は、この点に鑑みて創作されたものであ
つて、ポーリング方式のデータ転送システムにお
いて、計算機のソフトウエアの負荷を軽減できる
ようにすることを目的としている。
つて、ポーリング方式のデータ転送システムにお
いて、計算機のソフトウエアの負荷を軽減できる
ようにすることを目的としている。
第1図は本発明の原理図である。尚、第1図
は、計算機と端末との間のデータ転送を制御する
制御装置内の要部構成を示すものである。本発明
においては、リード・アフタ・ライト・コマンド
が新設されている。コマンド・レジスタ4にリー
ド・アフタ・ライト・コマンドがセツトされる
と、リード・アフタ・ライト・コマンド制御手段
15が動作する。動作を開始すると、リード・ア
フタ・ライト・コマンド制御手段15は、ライト
回路8を起動し、ライト回路8がライト送信終了
を出力すると、リード回路9を起動し、リード回
路9がリード受信終了を出力すると、リード・ア
フタ・ライト・コマンドが終了したことを認識
し、この旨を計算機に報告する。ライト回路8
は、起動されると、メモリ・アドレス・レジスタ
5の値に従つて計算機の主メモリに格納されてい
るデータを単位量ずつ読出して端末へ送信すると
共に、読出しが行われる度にメモリ・アドレス・
レジスタ5の値を単位量だけ増加し、同時にバイ
ト・カウンタ6の値を単位量だけ減少し、そして
バイト・カウンタ6の値が零になると、ライト送
信終了を出力する。リード回路9は、起動される
と、端末から送られて来るデータをメモリ・アド
レス・レジスタ5の値に従つて単位量ずつ計算機
1のメモリに格納すると共に、格納が行われる度
にメモリ・アドレス・レジスタ5の値を単位量だ
け増加し、同時にバイト・カウンタ6の値を単位
量だけ減少し、バイト・カウンタ6の値が零にな
つた時にリード受信終了信号を出力する。
は、計算機と端末との間のデータ転送を制御する
制御装置内の要部構成を示すものである。本発明
においては、リード・アフタ・ライト・コマンド
が新設されている。コマンド・レジスタ4にリー
ド・アフタ・ライト・コマンドがセツトされる
と、リード・アフタ・ライト・コマンド制御手段
15が動作する。動作を開始すると、リード・ア
フタ・ライト・コマンド制御手段15は、ライト
回路8を起動し、ライト回路8がライト送信終了
を出力すると、リード回路9を起動し、リード回
路9がリード受信終了を出力すると、リード・ア
フタ・ライト・コマンドが終了したことを認識
し、この旨を計算機に報告する。ライト回路8
は、起動されると、メモリ・アドレス・レジスタ
5の値に従つて計算機の主メモリに格納されてい
るデータを単位量ずつ読出して端末へ送信すると
共に、読出しが行われる度にメモリ・アドレス・
レジスタ5の値を単位量だけ増加し、同時にバイ
ト・カウンタ6の値を単位量だけ減少し、そして
バイト・カウンタ6の値が零になると、ライト送
信終了を出力する。リード回路9は、起動される
と、端末から送られて来るデータをメモリ・アド
レス・レジスタ5の値に従つて単位量ずつ計算機
1のメモリに格納すると共に、格納が行われる度
にメモリ・アドレス・レジスタ5の値を単位量だ
け増加し、同時にバイト・カウンタ6の値を単位
量だけ減少し、バイト・カウンタ6の値が零にな
つた時にリード受信終了信号を出力する。
以下、本発明を図面を参照しつつ説明する。
第2図はデータ転送システムの1例を示す図、
第3図は本発明による制御装置の要部の1実施例
のブロツク図、第4図は本発明の動作を説明する
ための図である。
第3図は本発明による制御装置の要部の1実施例
のブロツク図、第4図は本発明の動作を説明する
ための図である。
第2図において、1は計算機、2は制御装置、
3−1ないし3−nは端末、4はコマンド・レジ
スタ、5はメモリ・アドレス・レジスタ、6はバ
イト・カウンタ、7はデータ・レシジスタ、8は
ライト回路、9はリード回路、10はゲート回路
をそれぞれ示している。計算機1は、データなど
を端末へ送る場合、データが格納されている主メ
モリ上のアドレスをメモリ・アドレス・レジスタ
5にセツトし、データ長をバイト・カウンタ6に
セツトし、そしてリード・アフタ・ライト・コマ
ンドをコマンド・レジスタ4にセツトする。リー
ド・アフタ・ライト・コマンドがコマンド・レジ
スタ4にセツトされると、ライト回路8が動作
し、主メモリ(図示せず)からデータを取出し
て、これを計算機によつて指定された端末3−i
(i=1,2,…,n)に送る。1バイトのデー
タを主メモリから取出す度に、メモリ・アドレ
ス・レジスタ5の内容は+1され、バイト・カウ
ンタ6の内容は−1される。全てのデーが端末3
−iに送られると、ライト回路8は動作を停止
し、リード回路9が動作する。端末3−iからデ
ータが送られて来ると、リード回路9はこれを主
メモリ(図示せず)に格納する。ライトの場合と
同様に、主メモリに1バイトのデータを書込む度
にメモリ・アドレス・レジスタ5の内容は+1さ
れ、バイト・カウンタ6の内容は−1される。
3−1ないし3−nは端末、4はコマンド・レジ
スタ、5はメモリ・アドレス・レジスタ、6はバ
イト・カウンタ、7はデータ・レシジスタ、8は
ライト回路、9はリード回路、10はゲート回路
をそれぞれ示している。計算機1は、データなど
を端末へ送る場合、データが格納されている主メ
モリ上のアドレスをメモリ・アドレス・レジスタ
5にセツトし、データ長をバイト・カウンタ6に
セツトし、そしてリード・アフタ・ライト・コマ
ンドをコマンド・レジスタ4にセツトする。リー
ド・アフタ・ライト・コマンドがコマンド・レジ
スタ4にセツトされると、ライト回路8が動作
し、主メモリ(図示せず)からデータを取出し
て、これを計算機によつて指定された端末3−i
(i=1,2,…,n)に送る。1バイトのデー
タを主メモリから取出す度に、メモリ・アドレ
ス・レジスタ5の内容は+1され、バイト・カウ
ンタ6の内容は−1される。全てのデーが端末3
−iに送られると、ライト回路8は動作を停止
し、リード回路9が動作する。端末3−iからデ
ータが送られて来ると、リード回路9はこれを主
メモリ(図示せず)に格納する。ライトの場合と
同様に、主メモリに1バイトのデータを書込む度
にメモリ・アドレス・レジスタ5の内容は+1さ
れ、バイト・カウンタ6の内容は−1される。
第3図は本発明による制御装置の要部の1実施
例のブロツク図である。第2図において、11は
ライトFF、12はリードFF、13はAND回
路、14はOR回路、15はリード・アフタ・ラ
イト・コマンド制御手段をそれぞれ示している。
尚、FFはフリツプ・フロツプの略である。リー
ド・アフタ・ライト・コマンド制御手段15は、
ライトFF11、リードFF12及びAND回路1
3を有している。コマンド・レジスタ4(第2
図)にリード・アフタ・ライト・コマンドがセツ
トされると、ライトFF11がセツトされ、ライ
ト回路8が動作する。ライト回路8が動作する
と、主メモリからデータが取出され、この取出さ
れたデータが端末へ送られる。主メモリから1バ
イトの送信データが取出される度に、メモリ・ア
ドレス・レジスタ5の内容は+1され、バイト・
カウンタ6の内容は−1される。バイト・カウン
タ6の内容が零になると、ライト回路8はライト
送信終了を出力する。ライト送信終了が出力され
ると、リードFF12はセツトされ、ライトFF1
1はリセツトされる。リードFF12がセツトさ
れると、リード回路9が起動される。端末からデ
ータが送られて来ると、リード回路9の動作によ
つて、受信データは主メモリ(図示せず)に格納
される。この際、1バイトのデータが主メモリに
格納される度にメモリ・アドレス・レジスタ5の
内容は+1され、バイト・カウンタ6の内容は−
1される。バイト・カウンタ6の内容が零になる
と、リード回路9はリード受信終了を出力する。
リード受信終了が出力されると、リードFF12
がリセツトされる。
例のブロツク図である。第2図において、11は
ライトFF、12はリードFF、13はAND回
路、14はOR回路、15はリード・アフタ・ラ
イト・コマンド制御手段をそれぞれ示している。
尚、FFはフリツプ・フロツプの略である。リー
ド・アフタ・ライト・コマンド制御手段15は、
ライトFF11、リードFF12及びAND回路1
3を有している。コマンド・レジスタ4(第2
図)にリード・アフタ・ライト・コマンドがセツ
トされると、ライトFF11がセツトされ、ライ
ト回路8が動作する。ライト回路8が動作する
と、主メモリからデータが取出され、この取出さ
れたデータが端末へ送られる。主メモリから1バ
イトの送信データが取出される度に、メモリ・ア
ドレス・レジスタ5の内容は+1され、バイト・
カウンタ6の内容は−1される。バイト・カウン
タ6の内容が零になると、ライト回路8はライト
送信終了を出力する。ライト送信終了が出力され
ると、リードFF12はセツトされ、ライトFF1
1はリセツトされる。リードFF12がセツトさ
れると、リード回路9が起動される。端末からデ
ータが送られて来ると、リード回路9の動作によ
つて、受信データは主メモリ(図示せず)に格納
される。この際、1バイトのデータが主メモリに
格納される度にメモリ・アドレス・レジスタ5の
内容は+1され、バイト・カウンタ6の内容は−
1される。バイト・カウンタ6の内容が零になる
と、リード回路9はリード受信終了を出力する。
リード受信終了が出力されると、リードFF12
がリセツトされる。
第4図は本発明の動作を説明する図である。第
4図において、MSは主メモリ、MARはメモリ・
アドレス・レジスタ、BCRはバイト・カウンタ
をそれぞれ示している。図示の例では、ライト・
データ・エリアに100バイトの大きさが、リー
ド・データ・エリアに101バイトの大きさが割当
てられており、メモリ・アドレス・レジスタの初
期値が1000、バイト・カウンタの初期値が100と
されている。なお、バイト・カウンタは、最大数
値100をもち、零から更に1を減ずると、最大数
値100に戻る。ライト・データ・エリアから100バ
イトのデータを取出して端末へ送ると、メモリ・
アドレス・レジスタの内容は1100となり、バイ
ト・カウンタの内容は0になる。端末から送られ
て来るデータは、リード・データ・エリア(1100
番地ないし1200番地)に格納される。101バイト
のデータがリード・データ・エリアに格納される
と、メモリ・アドレス・レジスタの内容は1201と
なり、バイト・カウンタの内容は0になる。
4図において、MSは主メモリ、MARはメモリ・
アドレス・レジスタ、BCRはバイト・カウンタ
をそれぞれ示している。図示の例では、ライト・
データ・エリアに100バイトの大きさが、リー
ド・データ・エリアに101バイトの大きさが割当
てられており、メモリ・アドレス・レジスタの初
期値が1000、バイト・カウンタの初期値が100と
されている。なお、バイト・カウンタは、最大数
値100をもち、零から更に1を減ずると、最大数
値100に戻る。ライト・データ・エリアから100バ
イトのデータを取出して端末へ送ると、メモリ・
アドレス・レジスタの内容は1100となり、バイ
ト・カウンタの内容は0になる。端末から送られ
て来るデータは、リード・データ・エリア(1100
番地ないし1200番地)に格納される。101バイト
のデータがリード・データ・エリアに格納される
と、メモリ・アドレス・レジスタの内容は1201と
なり、バイト・カウンタの内容は0になる。
以上の説明から明らかなように、本発明によれ
ば、端末にデータを送り終つた後、直ちにリー
ド・モードになるように制御装置を構成したの
で、計算機のソフトウエアの負荷を減少すること
が出来る。
ば、端末にデータを送り終つた後、直ちにリー
ド・モードになるように制御装置を構成したの
で、計算機のソフトウエアの負荷を減少すること
が出来る。
第1図は本発明の原理図、第2図はデータ転送
システムの1例を示す図、第3図は本発明による
制御装置の要部の1実施例のブロツク図、第4図
は本発明の動作を説明する図である。 1……計算機、2……制御装置、3−1ないし
3−n……端末、4……コマンド・レジスタ、5
……メモリ・アドレス・レジスタ、6……バイ
ト・カウンタ、7……データ・レジスタ、8……
ライト回路、9……リード回路、10……ゲート
回路、11……ライトFF、12……リードFF、
13……AND回路、14……OR回路、15……
リード・アフタ・ライト・コマンド制御手段。
システムの1例を示す図、第3図は本発明による
制御装置の要部の1実施例のブロツク図、第4図
は本発明の動作を説明する図である。 1……計算機、2……制御装置、3−1ないし
3−n……端末、4……コマンド・レジスタ、5
……メモリ・アドレス・レジスタ、6……バイ
ト・カウンタ、7……データ・レジスタ、8……
ライト回路、9……リード回路、10……ゲート
回路、11……ライトFF、12……リードFF、
13……AND回路、14……OR回路、15……
リード・アフタ・ライト・コマンド制御手段。
Claims (1)
- 【特許請求の範囲】 1 計算機1と、制御装置2と、複数の端末(3
−1ないし3−n)とを具備するボーリング方式
のデータ転送システムにおいて、 制御装置2は、コマンド・レジスタ4と、リー
ド・アフタ・ライト・コマンド制御手段15と、
ライト手段8と、リード手段9と、メモリ・アド
レス・レジスタ5と、バイト・カウンタ6とを具
備し、 上記リード・アフタ・ライト・コマンド制御手
段15は、コマンド・レジスタ4にリード・アフ
タ・ライト・コマンドがセツトされると、ライト
手段8を動作させ、ライト手段8からライト送信
終了信号が出力されると、リード手段9を動作さ
せるように構成され、 ライト手段8は、起動されると、メモリ・アド
レス・レジスタ5の値に従つて計算機1のメモリ
に格納されているデータを単位量ずつ読出して端
末へ送信すると共に、読出しが行われる度にメモ
リ・アドレス・レジスタ5の値を単位量だけ増加
し、同時にバイト・カウンタ6の値を単位量だけ
減少し、バイト・カウンタ6の値が零になつた時
に上記ライト送信終了信号を出力するように構成
され、 リード手段9は、起動されると、端末から送ら
れて来るデータをメモリ・アドレス・レジスタ5
の値に従つて単位量ずつ計算機1のメモリに格納
すると共に、格納が行われる度にメモリ・アドレ
ス・レジスタ5の値を単位量だけ増加し、同時に
バイト・カウンタ6の値を単位量だけ減少し、バ
イト・カウンタ6の値が零になつた時にリード受
信終了信号を出力するように構成されているこ
と、を特徴とするデータ転送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23395282A JPS59119428A (ja) | 1982-12-25 | 1982-12-25 | デ−タ転送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23395282A JPS59119428A (ja) | 1982-12-25 | 1982-12-25 | デ−タ転送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59119428A JPS59119428A (ja) | 1984-07-10 |
JPS62544B2 true JPS62544B2 (ja) | 1987-01-08 |
Family
ID=16963191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23395282A Granted JPS59119428A (ja) | 1982-12-25 | 1982-12-25 | デ−タ転送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59119428A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0223365U (ja) * | 1988-08-01 | 1990-02-15 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5469343A (en) * | 1977-11-14 | 1979-06-04 | Nec Corp | Transmission-reception control unit |
-
1982
- 1982-12-25 JP JP23395282A patent/JPS59119428A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5469343A (en) * | 1977-11-14 | 1979-06-04 | Nec Corp | Transmission-reception control unit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0223365U (ja) * | 1988-08-01 | 1990-02-15 |
Also Published As
Publication number | Publication date |
---|---|
JPS59119428A (ja) | 1984-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01502708A (ja) | 情報伝達方法とその装置 | |
US4675864A (en) | Serial bus system | |
US5444860A (en) | Translator system for message transfers between digital units operating on different message protocols and different clock rates | |
JPH0526221B2 (ja) | ||
JPS62544B2 (ja) | ||
JPS6378257A (ja) | 入出力制御装置 | |
JPS6126706B2 (ja) | ||
JP2605491B2 (ja) | 設備管理コントローラ | |
JPS58222634A (ja) | ポ−リング伝送方式 | |
JPS6253046A (ja) | 産業用ロボツトのデ−タ通信装置 | |
JP2552025B2 (ja) | データ転送方式 | |
JP2735112B2 (ja) | 数値制御装置のデータ・リード・ライト方式 | |
JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
JPH01261706A (ja) | プログラマブルコントローラのデータ転送方法 | |
JPH07105797B2 (ja) | Hdlc手順のポ−リング制御送信処理方式 | |
JPH02307151A (ja) | プロセッサ・システム | |
JPH0473179B2 (ja) | ||
JPH0342740B2 (ja) | ||
JPH0471224B2 (ja) | ||
JPS6029987B2 (ja) | デ−タ転送制御方式 | |
JPH0337220B2 (ja) | ||
JPS63211169A (ja) | 磁気テ−プ制御機構 | |
JPH03163654A (ja) | データ通信方式 | |
JPH01120655A (ja) | バツフア管理方式 | |
JPS6373345A (ja) | フアイル転送方式 |