JPS625405A - Simulator - Google Patents

Abstract

PURPOSE:To execute the arithmetic with the excellent universal applicability by outputting a signal inputted to a basic arithmetic unit to a next arithmetic unit through a signal line and selecting and processing appropriately the arithmetic program of each basic arithmetic unit. CONSTITUTION:In the basic arithmetic unit 6-a, the subtraction of the output of an A/D conversion unit 4 from the output (c) of the basic arithmetic unit 6-c is performed, and the arithmetic output is transmitted to the next-staged basic arithmetic unit 6-b, where the output of the previous unit 6-a is subjected to one-degree delay arithmetic, and its result is transmitted to the next unit 6-c. Like the previous unit, the integration arithmetic of the output of the unit 6-a is performed in the unit 6-c, and the result is transmitted to the subsequent D/A conversion unit 7 and the unit 6-a. In the unit 7, a digital input from the unit 6-c is converted into an analog signal 8, which is outputted.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、制御システムやプラントの動作を模擬して
表現するシミュレータに関し、特に、アナログ計算機と
同様に使用でき、汎用性に富み、使い易いようにしたも
のである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a simulator that simulates and expresses the operation of a control system or a plant. This is how it was done.

〔従来の技術〕[Conventional technology]

従来、制御システムやプラントの動作を模擬して表現す
るには、次に列挙するごときシミュレーションを行って
いた。Conventionally, in order to simulate and express the operation of a control system or a plant, the following simulations have been performed.

゛（７）大型のアナログ計算機を用いてシミュレーショ
ンを行っていた。(7) Simulations were performed using a large analog computer.

（イ）大型高速のディジタル計算機を用いてソフトウェ
アによるシミュレーション演算全行ってｂた。(a) All simulation calculations were performed using software using a large, high-speed digital computer.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来、各種システム制御あるいはプラントなどのシミュ
レーションを行う場合、大型のアナログ計算機あるいは
大型高速のデジタル計算機が必要であった。これらの計
算機は次に示すような欠点があった。Conventionally, when controlling various systems or simulating plants, etc., a large analog computer or a large high-speed digital computer was required. These calculators had the following drawbacks.

（７）高価である。(7) It is expensive.

（イ）大型計算機の場合、設置スＲ−スが必要であり、
その他の設備（空調、電源など）も準備する必要がある
。(b) In the case of large computers, installation space is required;
Other equipment (air conditioning, power supply, etc.) also needs to be prepared.

（つ）維持管理のための人員、管理費が必要である。(1) Personnel and management costs are required for maintenance.

に）持ち運びができない。) cannot be carried.

この発明は、上記従来の欠点を除去するためになされた
もので、汎用性に富み、使い易く、しかも作業効率のよ
いシミュレータを提供することを目的とする。The present invention was made to eliminate the above-mentioned conventional drawbacks, and an object of the present invention is to provide a simulator that is versatile, easy to use, and has high work efficiency.

〔問題点を解決するための手段〕[Means for solving problems]

この発明のシミュレータは、複数の演算プログラムを記
憶した記憶手段とセントラルプロセッサユニットとを有
する複数の基本演算ユニットと、この演算ユニット間で
信号の伝達を行う信号線と、基本演算ユニットの記憶手
段が記録した演算プログラムを選択して演算処理させる
手段とを設けたものである。The simulator of the present invention includes a plurality of basic arithmetic units having storage means storing a plurality of arithmetic programs and a central processor unit, a signal line for transmitting signals between the arithmetic units, and a storage means of the basic arithmetic units. The apparatus is provided with means for selecting a recorded arithmetic program and performing arithmetic processing.

〔作用〕[Effect]

この発明は、入力信号はそれぞれの基本ユニｙ　）で演
算処理され信号線を介して次の基本演算ユニットに出力
され、それぞれの基本演算ユニットの演算プログラムを
適宜選択し、各基本演算ユニットでディジタルコンピュ
ータと同じ演算を行う。In this invention, an input signal is processed in each basic unit (y) and outputted to the next basic unit via a signal line, the calculation program of each basic unit is selected as appropriate, and each basic unit performs digital processing. Performs the same calculations as a computer.

〔実施例〕〔Example〕

以下、この発明のシミュレータの第１の実施例について
図面に基づき説明する。以下のこの発明の説明に際し、
説明の便宜上第８図に示すような簡単なサー？系７１〜
７３のシミ１レーション全例にとシ、図面に基づいて説
明する。A first embodiment of the simulator of the present invention will be described below with reference to the drawings. In describing this invention below,
For convenience of explanation, a simple server as shown in Figure 8 is used. Series 71~
All 73 simulation examples will be explained based on the drawings.

第１図はこの第１の実施例の全体の構成を示すブロック
図である。この第１図において、シミュレータ制御ユニ
ット１として、公知のキーゲートはマイクロコンビ、−
夕が使用されている。FIG. 1 is a block diagram showing the overall configuration of this first embodiment. In FIG. 1, the simulator control unit 1 includes a known key gate including a microcombi, -
Evening is used.

このシミュレータ制御ユニット１はシミュレータ制御信
号パス２を介して、アナログ−デジタル変換ユニット４
．３（１ｍの基本演算ユニット６１〜６ｃ、デジタル−
アナログ変換ユニット７に接続されている。This simulator control unit 1 is connected via a simulator control signal path 2 to an analog-to-digital conversion unit 4.
．． 3 (1m basic calculation unit 61-6c, digital
It is connected to the analog conversion unit 7.

この基本演算ユニツ）６ａ〜６ｅｕ、それぞれこの実施
例では、減算機能、１次遅れ機能、積分機能が選択され
ている。この基本演算ユニッ）６ａ〜６ｃは縦続接続さ
れ、データおよび制御信号線５ｔ−介して基本演算ユニ
ット６ｃの出力端と基本演算ユニツ）６ｍの入力端間に
接続されている。In each of the basic calculation units 6a to 6eu, a subtraction function, a first-order lag function, and an integral function are selected in this embodiment. The basic arithmetic units) 6a to 6c are connected in cascade, and are connected between the output end of the basic arithmetic unit 6c and the input end of the basic arithmetic unit 6m via data and control signal lines 5t.

一方、アナログ入力信号３はアナログ−デジタル変換ユ
ニット４に入力されるようになりており、このアナログ
−デジタル変換ユニット４の出力は基本演算ユニット６
＆に送出するようになっている。On the other hand, the analog input signal 3 is input to an analog-to-digital conversion unit 4, and the output of this analog-to-digital conversion unit 4 is input to the basic arithmetic unit 6.
It is configured to send to &.

基本演算ユニット６ｃの出力はデジタル−アナログ変換
ユニット７に送出するようになっている。このデジタル
−アナログ変換ユニット７の出力端よシアナログ信号８
が出力されるようになっている。The output of the basic arithmetic unit 6c is sent to a digital-to-analog conversion unit 7. The output terminal of this digital-to-analog conversion unit 7 provides an analog signal 8.
is now output.

上記アナログ−デジタル変換ユニット４の構成は第２図
に示されている。この第２図は外観図である。この第２
図において、アナログ−デジタル変換ユニットケース１
１には、アナログデータ入力端子２ノと、デジタルデー
タ出力端子２０と、制御信号入力端子２２が取り付けら
れている。The configuration of the analog-to-digital conversion unit 4 is shown in FIG. This FIG. 2 is an external view. This second
In the figure, analog-digital conversion unit case 1
1, an analog data input terminal 2, a digital data output terminal 20, and a control signal input terminal 22 are attached.

アナログ−デジタル変換ユニｙ）ケース１１の内部には
アナログ−デジタル変換制御基板２３が組み込まれてい
る。Analog-digital conversion unit y) An analog-digital conversion control board 23 is incorporated inside the case 11.

次に、基本演算ユニット６ａ〜６ｃの構成を第４図によ
って説明する。これらの基本演算ユニッ）６ａ〜６ｃは
それぞれ同一構成をなしている。Next, the configuration of the basic arithmetic units 6a to 6c will be explained with reference to FIG. These basic calculation units 6a to 6c have the same configuration.

この８４図において、基本演算ユニットケース３１には
、デジタルデータ出力端子３８とデジタルデータ入力端
子３９と、制御信号入出力端子２２が取シ付けられてい
る。基本演算ユニットケース３１の内部には演算制御基
板４１が内蔵されている。In FIG. 84, a digital data output terminal 38, a digital data input terminal 39, and a control signal input/output terminal 22 are attached to the basic arithmetic unit case 31. A calculation control board 41 is built inside the basic calculation unit case 31.

また、第１図のデジタル−アナログ変換ユニット７の構
成を第６図によって説明する。この第６図において、デ
ジタル−アナログ変換ユニットケース５１には、アナロ
グデータ出力端子５８と、デジタルデータ入力端子５９
と、制御入力信号端子６２が取シ付けられてｈる。デジ
メルーアナログ変換ユニットケース５１の内部には、デ
ジタル−アナログ変換制御基板６ｏが内蔵されて込る。Further, the configuration of the digital-to-analog conversion unit 7 shown in FIG. 1 will be explained with reference to FIG. 6. In FIG. 6, the digital-to-analog conversion unit case 51 has an analog data output terminal 58 and a digital data input terminal 59.
Then, the control input signal terminal 62 is attached. A digital-to-analog conversion control board 6o is housed inside the digimeru-to-analog conversion unit case 51.

次て、この発明の第１の実施例の動作につｂて説明する
。まず、第１図に示す全体の動作から述べる。シミュレ
ータ制御ユニット１から３個の基本演算ユニット６ａｈ
６ｂ、６ａにシミエレータ制御信号バス２を通じて機能
設定信号を送り、基本演算ユニツ）６ｍは減算要素に機
能設定を行い、基本演算ユニット６ｂは１次遅れ要素に
機能設定を行い、基本演算ユニット６ｃは積分要素に機
能設定を行う。Next, the operation of the first embodiment of the present invention will be explained. First, the overall operation shown in FIG. 1 will be described. Simulator control unit 1 to 3 basic calculation units 6ah
A function setting signal is sent to 6b and 6a through the simulator control signal bus 2, basic calculation unit 6m sets the function to the subtraction element, basic calculation unit 6b sets the function to the first-order lag element, and basic calculation unit 6c sets the function to the subtraction element. Configure function settings for integral elements.

次に、シミュレータ制御ユニット１からのスタート信号
により、シミュレーションを開始し、アナログ入力信号
３はアナログ−デジタル変換ユニット４によって、デジ
タル信号に変換され、その出力信号は基本演算ユニット
６ｍに送られる。Next, a start signal from the simulator control unit 1 starts the simulation, and the analog input signal 3 is converted into a digital signal by the analog-to-digital conversion unit 4, and the output signal is sent to the basic arithmetic unit 6m.

基本演算ユニット６ａでは、アナログ−デジタル変換ユ
ニット４の出力と、基本演算ユニット６ｃの出力との減
算を実施し、その演算出力は次段の基本演算ユニット６
ｂに送られる。The basic arithmetic unit 6a subtracts the output of the analog-to-digital conversion unit 4 and the output of the basic arithmetic unit 6c, and the arithmetic output is sent to the basic arithmetic unit 6 of the next stage.
sent to b.

基本演算ユニット６ｂでは、前段の基本演算ユニット６
＆の出力の１次遅れ演算全行い、その結果を後段ユニツ
’ｐ６ｅに送る。In the basic arithmetic unit 6b, the basic arithmetic unit 6 of the previous stage
Performs all first-order delay calculations on the output of &, and sends the results to the subsequent unit 'p6e.

同様にして、基本演算ユニット６ｃでは、前段の基本演
算ユニット６ａの出力の積分演算を−実施し、その結果
を後段のデジタル−アナログユニット７および基本演算
ユニット６ａに送る。Similarly, the basic arithmetic unit 6c performs an integral operation on the output of the basic arithmetic unit 6a in the previous stage, and sends the result to the digital-analog unit 7 and the basic arithmetic unit 6a in the subsequent stage.

デジタル−アナログ変換ユニット７では、前段の基本演
算ユニット６ｃからのデジタル信号をアナログ信号に変
化し、アナログ信号８として出力する。The digital-to-analog conversion unit 7 converts the digital signal from the basic arithmetic unit 6c at the previous stage into an analog signal and outputs it as an analog signal 8.

上記の信号変換および演算を反復して行うことにより、
シミュレーションは継続して実施される。By repeatedly performing the above signal conversion and calculation,
The simulation continues.

次ニ、上記アナログ−デジタル変換ユニット４０作用に
ついて、第３図によシ説明する。この第３図において、
シミュレータ制御ユニット１からのスタート開始信号２
２＆は制御入出力インターフェイス１６を経由し【、ア
ナログ−デジタルユニット４に入り、セントラルプロセ
ッサユニット１２は制御を開始する。Next, the operation of the analog-to-digital conversion unit 40 will be explained with reference to FIG. In this figure 3,
Start signal 2 from simulator control unit 1
2& enters the analog-to-digital unit 4 via the control input/output interface 16, and the central processor unit 12 initiates control.

プログラム格納用メモリ（ＲＯＭ　）　Ｚ　Ｊ内の変換
プログラムによってアナログデータ入力２１ａは、アナ
ログ−デジタル変換部１８でデジタルデータに変換され
、データバス１３を経由して演算およびバッファ用メモ
リ１５に送られ必要な演算（たとえば単位換算演算など
）がなされた後、その結果はデータ出力インターフェイ
ス１７を通じて、デジタルデータ出力信号２０＆を次段
の基本演算ユニツ）６ｍに出力する。これと同時に、制
御入出力インターフェイス１６から演算完了信号２２ｂ
ｆ出力する。Program storage memory (ROM) The analog data input 21a is converted into digital data by the conversion program in the ZJ in the analog-to-digital converter 18, and is sent to the calculation and buffer memory 15 via the data bus 13 to perform necessary operations. After various calculations (for example, unit conversion calculations, etc.) are performed, the result is outputted as a digital data output signal 20& to the next stage basic calculation unit (6m) through the data output interface 17. At the same time, a computation completion signal 22b is sent from the control input/output interface 16.
Output f.

最終段の基本演算ユニット６ｃの演算開始信号２２ｂが
この基本演算ユニット６ｃのスタート開始信号２２ｈと
なることによシ、継続してシミュレータが反復演算を行
う。Since the calculation start signal 22b of the basic calculation unit 6c at the final stage becomes the start signal 22h of the basic calculation unit 6c, the simulator continues to perform repetitive calculations.

次に各基本演算ユニツ）５ａ〜６ｃの作用を第５図によ
シ説明する。この第５図では、基本演算ユニット６ａ〜
６ｃの一つを符号６で示して込る。この第５図において
、シミュレータ制御ユニット１からの機能設定信号２ａ
は入出力インターフェイス３６を経由して、演算および
バッファ用メモリ３５のバッファに入り、あらかじめ所
望の演算機能を指定する。Next, the operation of each basic operation unit 5a to 6c will be explained with reference to FIG. In this FIG. 5, basic arithmetic units 6a to
6c is indicated by the symbol 6. In this FIG. 5, the function setting signal 2a from the simulator control unit 1
enters the buffer of the calculation and buffer memory 35 via the input/output interface 36, and specifies the desired calculation function in advance.

前段の基本演算ユニットの演算完了信号２２ｂは、この
基本演算ユニットのスタート開始信号２２ａとなり、セ
ントラルプロセッサユニット３２の制御全開始する。The calculation completion signal 22b of the basic calculation unit at the previous stage becomes the start signal 22a of this basic calculation unit, and the control of the central processor unit 32 is completely started.

プログラム格納用メモリ（ＲＯＭ　）　３４の所望の演
算プログラムによって、前段の基本演算ユニットからの
出力データ３９　ａ　７ｊｌデータ入出力インターフエ
イス３７を通じて読み込まれ、必要な演算が行われ、そ
の結果はデータバス３３を経由して、入出力インターフ
ェイス３７からデジタル出力データ３８＆として出力す
る。同時に後段の基本演算ユニットに演算完了信号２２
ｂを出力する。According to a desired arithmetic program in the program storage memory (ROM) 34, the output data 39a7jl from the basic arithmetic unit at the previous stage is read through the data input/output interface 37, necessary arithmetic operations are performed, and the results are transferred to the data bus 33. The data is output as digital output data 38& from the input/output interface 37 via the input/output interface 37. Simultaneously, a computation completion signal 22 is sent to the subsequent basic computation unit.
Output b.

次に、第１図のデジタル−アナログ変換ユニットの作用
を第７図について説明する。前段の基本演算ユニット６
ｃの演算完了信号２２ｂは、このデ・シタルーアナログ
変換ユニット７のスタ−ト開始信号２２ａとなシ、入出
力インターフェイス６１、データバス５３ｔ−経由して
セントラルプロセッサユニット５２の制御を開始する。Next, the operation of the digital-to-analog conversion unit of FIG. 1 will be explained with reference to FIG. Front stage basic calculation unit 6
The operation completion signal 22b of c starts control of the central processor unit 52 via the start start signal 22a of the digital-to-analog conversion unit 7, the input/output interface 61, and the data bus 53t.

プロダラム格納用メモリ（ＲＯＭ　）−５ｔの変換プロ
グラムにしたがって、デジタルデータ入力信号５９ａは
、デジタル入力インターフェイス５６およびデータバス
５３を経由して、演算およびバッファ用メモリ５５に送
られ、必要な演算（単位換算演算など）がなされた後、
その結果はデジタル−アナログ変換部５７でアナログ出
力信号５８ａとして出力される。According to the conversion program of the program storage memory (ROM)-5t, the digital data input signal 59a is sent to the calculation and buffer memory 55 via the digital input interface 56 and the data bus 53, and the necessary calculation (unit After conversion calculations, etc.) are performed,
The result is output by the digital-to-analog converter 57 as an analog output signal 58a.

以上述べたように、第１図に示したシミュレータで、簡
単なサーブ系のシミュレーションが行える。As described above, the simulator shown in FIG. 1 can perform a simple serve system simulation.

さて、このシミュレータを用いて、第９図に示すような
簡単な２次振動系のシミ、レーションを行う場合につい
て説明する。このときには、基本演算ユニット６ｂの演
算機能として積分機能が選択されなければならない。こ
れは、シミ為レータ制御ユニット１の命令によシ制御信
号パス２を介して行われる。Now, the case where this simulator is used to simulate a simple secondary vibration system as shown in FIG. 9 will be described. At this time, the integral function must be selected as the calculation function of the basic calculation unit 6b. This is done via the control signal path 2 at the command of the simulator control unit 1 .

このように、シミ、レータ制御ユニット１によシ各基本
演算ユニット６＆〜６ｃの演算機能を選択すれば、違っ
たシミュレーションを行うことができる。また、基本演
算ユニット６を多数準備し、データおよび制御信号線５
で接続させることによシ複雑なシミ、レーションを行う
ことができる。In this way, different simulations can be performed by selecting the calculation functions of the basic calculation units 6 & - 6c according to the simulator control unit 1. In addition, a large number of basic arithmetic units 6 are prepared, and data and control signal lines 5 are prepared.
Complex stains and rations can be created by connecting the two.

なお、上記実施例では、各基本演算ユニット６１〜６ｃ
の演算機能の選択は、シミュレータ制御ユニット１で行
ったが、これは次のようにしてもよい。第１Ｏ図、第１
１図に示すように、基本演算ユニットヶーｙ：３１には
演算機能選択スイッチ８１が取シ付けられてお）、制御
入出力インターフェイス３６を介して演算プログラム格
納用メモリ３４の記憶する演算プログラムのいずれかが
選択できる。その他の部分は第４図、第５図と同様であ
る。In addition, in the above embodiment, each basic calculation unit 61 to 6c
Although the selection of the arithmetic function was performed by the simulator control unit 1, this may be done as follows. Figure 1O, 1st
As shown in FIG. 1, a calculation function selection switch 81 is attached to the basic calculation unit 31), and a calculation function selection switch 81 is attached to the basic calculation unit 31. You can choose. Other parts are the same as those in FIGS. 4 and 5.

また、第１２図および第１３図に示すように、アナログ
−デジタル変換ユニットケース１１にスイッチ８２を取
シ付けて制御入出力インターフェイス１６を制御すれば
、シミュレータ制御ユニット１を完全に省略することが
できる。Furthermore, as shown in FIGS. 12 and 13, if a switch 82 is attached to the analog-to-digital conversion unit case 11 to control the control input/output interface 16, the simulator control unit 1 can be completely omitted. can.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明のシミュレータによれば、基本
演算ユニットに入力された信号はそれぞれ演算処理され
、信号線を介して次の基本演算ユニットに出力し、それ
ぞれの基本演算ユニットの演算プログラムを適宜選択し
て任意の演算回路を形成してデゾタルコンピュータト同
じ演算を行うようにしたので、基本演算ユニットは外部
からの機能選択信号によって、メモリ（ＲＯＭ　）内か
ら所望の演算機能を選択できるため、汎用性に富み使い
易い。As described above, according to the simulator of the present invention, each signal input to a basic arithmetic unit is processed and output to the next basic arithmetic unit via the signal line, and the arithmetic program of each basic arithmetic unit is executed. The basic arithmetic unit can select a desired arithmetic function from the memory (ROM) in response to a function selection signal from the outside. Therefore, it is highly versatile and easy to use.

また、シミュレーションの規模に応じた構成にすること
ができ作業効率がよいなどの効果を奏する。In addition, the configuration can be adapted to the scale of the simulation, resulting in improved work efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明のシミュレータの一実施例の構成を示
すブロック図、第２図は同上シミュ１／−夕にオケるア
ナログ−デジタル変換ユニットの外観斜視図、第３図は
同上アナログ−デジタル変換ユニットの内部構成を示す
ブロック図、第４図は同上シミュレータにおける基本演
算ユニットの外観斜視図、第５図は同上基本演算ユニッ
トの内部構成を示すブロック図、第６図は同上シミュレ
ータにおけるデジタル−アナログ変換器の外観斜視図、
第７図は同上デシタル−アナログ変換器の内部構成を示
すブロック図、第８図およびＷ、９図はそれぞれこの発
明のシミ為レータによシミュレータするサーが系のブロ
ック図、第１０図はこの発明のシミ、レータの他の実施
例における基本演算ユニットの外観斜視図、第１１図は
第１Ｏ図の基本演算ユニットの内部構成を示すブロック
図、第１２図はこの発明のシミュレータの他の実施例に
おけるアナログ−デジタル変換器の外観斜視図、第１３
図は第１２図のアナログ−デジタル変換器の内部の構成
を示すブロック図である。 １・・・シミュレータ制御ユニット、２・・・シミュレ
ータ制御信号バス、４・・・アナロダーデジタル変換ユ
ニット、５・・・データおよび制御信号線、６．６ａ〜
６ｃ・・・基本演算ユニット、７・・・デジタル−アナ
ログ変換ユニット、８１〜・・・演算機能切換スイッチ
。 出願人復代理人　　弁理士　鈴　江　武　彦扇１図 第２図 第３図 ム 第４図 第５図 第６図 第８図 第９図 第１０図 第１１図 第１２図 ｄン 第１３図 ムFig. 1 is a block diagram showing the configuration of an embodiment of the simulator of the present invention, Fig. 2 is an external perspective view of an analog-to-digital conversion unit used in the same simulation 1/- evening, and Fig. 3 is an external perspective view of the analog-to-digital conversion unit shown in the above simulation. FIG. 4 is a block diagram showing the internal configuration of the conversion unit; FIG. 4 is an external perspective view of the basic arithmetic unit in the above simulator; FIG. 5 is a block diagram showing the internal configuration of the basic arithmetic unit; FIG. 6 is a digital External perspective view of analog converter,
FIG. 7 is a block diagram showing the internal configuration of the digital-to-analog converter, FIGS. FIG. 11 is a block diagram showing the internal configuration of the basic arithmetic unit in FIG. 1O, and FIG. 12 is another embodiment of the simulator of the present invention. External perspective view of analog-to-digital converter in example, 13th
This figure is a block diagram showing the internal configuration of the analog-to-digital converter of FIG. 12. DESCRIPTION OF SYMBOLS 1...Simulator control unit, 2...Simulator control signal bus, 4...Analoger digital conversion unit, 5...Data and control signal line, 6.6a~
6c...Basic arithmetic unit, 7...Digital-analog conversion unit, 81-...Arithmetic function changeover switch. Applicant Sub-Agent Takehiko Suzue Patent Attorney 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 8 Figure 9 Figure 10 Figure 11 Figure 12 Figure 13 Mu

Claims (1)

【特許請求の範囲】[Claims] 複数の演算プログラムを記憶した記憶手段とセントラル
プロセッサユニットとをそれぞれ具備した複数組の基本
演算ユニットと、この基本演算ユニット間で信号の伝達
を行う信号線と、上記基本演算ユニットの記憶手段が記
録した演算プログラムを選択して演算処理させる手段と
を有することを特徴とするシミュレータ。A plurality of sets of basic arithmetic units each including a storage means storing a plurality of arithmetic programs and a central processor unit, a signal line for transmitting signals between the basic arithmetic units, and a storage means of the basic arithmetic unit that records 1. A simulator comprising means for selecting an arithmetic program and performing arithmetic processing on the selected arithmetic program.