JPS60126731A - プログラム制御方法 - Google Patents
プログラム制御方法Info
- Publication number
- JPS60126731A JPS60126731A JP58234253A JP23425383A JPS60126731A JP S60126731 A JPS60126731 A JP S60126731A JP 58234253 A JP58234253 A JP 58234253A JP 23425383 A JP23425383 A JP 23425383A JP S60126731 A JPS60126731 A JP S60126731A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- altered
- written
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、パーソナルコンピュータのＲＯＭに存在する
プログラムの一部を変更したい場合に、ＲＯＭの書換え
を行うことなく、変更を行ったプログラムを簡単に実行
できるようにしたプログラム制御方法に関する。
プログラムの一部を変更したい場合に、ＲＯＭの書換え
を行うことなく、変更を行ったプログラムを簡単に実行
できるようにしたプログラム制御方法に関する。
従来は、パーソナルコンピュータのＲＯＭに存在するプ
ログラムを変更する場合には、ＲＯＭの内容を書換え、
この書換えた新規のＲＯＭを装着する必要があり、この
ため、プログラムの変更、変更後のデバッグに、手間、
時間を費やすことになるという問題があった。
ログラムを変更する場合には、ＲＯＭの内容を書換え、
この書換えた新規のＲＯＭを装着する必要があり、この
ため、プログラムの変更、変更後のデバッグに、手間、
時間を費やすことになるという問題があった。
本発明の目的は、上記のような問題がない、ＲＯＭに存
在するプログラムに対する変更位置と変更を加えたプロ
グラムとをＲＡＭに書込むだけで、変更したプログラム
を簡単に実行できるようにしたプログラム制御方法を提
供することにある。
在するプログラムに対する変更位置と変更を加えたプロ
グラムとをＲＡＭに書込むだけで、変更したプログラム
を簡単に実行できるようにしたプログラム制御方法を提
供することにある。
上記目的を達成するために本発明においては、変更を要
するプログラムが存在するＲＯＭの他に、前記変更を行
ったプログラムを書込んだＲＡＭと、このＲＡＭから変
更が必要なアドレス情報を入力して保持するレジスタと
、このレジスタの出力である変更アドレスとアドレスバ
スとを入力としＣＰＵへ割込み信号を出力するマルチプ
レクサとを設け、前記レジスタからの人力とアドレスバ
ス入力とが一致し、アドレスが変更位置に来たことが検
出されて前記マルチプレクサがＣＰＵへ割込みを発生す
ると、実行中のＲＯＭプログラムを中止して前記ＲＡＭ
中の変更を行ったプログラムの実行に移行する。ように
した。
するプログラムが存在するＲＯＭの他に、前記変更を行
ったプログラムを書込んだＲＡＭと、このＲＡＭから変
更が必要なアドレス情報を入力して保持するレジスタと
、このレジスタの出力である変更アドレスとアドレスバ
スとを入力としＣＰＵへ割込み信号を出力するマルチプ
レクサとを設け、前記レジスタからの人力とアドレスバ
ス入力とが一致し、アドレスが変更位置に来たことが検
出されて前記マルチプレクサがＣＰＵへ割込みを発生す
ると、実行中のＲＯＭプログラムを中止して前記ＲＡＭ
中の変更を行ったプログラムの実行に移行する。ように
した。
第１図は本発明一実施例のブロック図で、１はＣＰＵ、
２は変更を要するプログラムの存在するＲＯＭ、３は変
更を行ったプログラムを書込んであるＲＡＭａ、４は変
更位置を検出するとＣＰＵへ割込み信号を送出するマル
チプレクサ、５は変更アドレス位置を保持するデータラ
ッチ（レジスタ）、６は変更アドレスを格納するＲＡＭ
ｂ、７はアドレスバス、８は割込み信号である。ただし
、ＲＡＭａ３と、ＲＡＭｂ５とは物理的に別個に存在し
なければならない理由はなく、両者が同−ＲＡＭ内に存
在して差支えない。
２は変更を要するプログラムの存在するＲＯＭ、３は変
更を行ったプログラムを書込んであるＲＡＭａ、４は変
更位置を検出するとＣＰＵへ割込み信号を送出するマル
チプレクサ、５は変更アドレス位置を保持するデータラ
ッチ（レジスタ）、６は変更アドレスを格納するＲＡＭ
ｂ、７はアドレスバス、８は割込み信号である。ただし
、ＲＡＭａ３と、ＲＡＭｂ５とは物理的に別個に存在し
なければならない理由はなく、両者が同−ＲＡＭ内に存
在して差支えない。
ＲＯＭ２に書込まれた変更を要するプログラムを実行中
に、ＲＡＭａ ３に書込んである所望の変更を加えたプ
ログラムを実行する方法について以下述べる。まず、Ｒ
ＡＭａ３に書込んである変更を加えたプログラムによっ
て、変更プログラムアドレスをＲＡＭｂ６に書込む。こ
のとき、変更アドレスが複数の場合もあるが、かかる場
合には、ＲＡＭｂ６には変更するアドレスを順番に格納
す為。次ぎに、変更アドレス発生時にＣＰＵＩへ割込み
をかけるには下記のようにして行う。変更アドレスをＲ
ＡＭｂ６からデータラッチ５へ書込む。マルチプレクサ
４は、データラッチ５から、前記変更アドレスをセレク
ト入力し、アドレスバス７からの入力と一致して、アド
レスが所定の変更位置に来たことを検知すると、ＣＰＵ
Ｉへ割込み信号８を発生させる。ＣＰＵＩは、この割込
み信号８を受けると、それに従って、それまで実行して
いたＲ ＯＭ ’２中のプログラムの実行を中止して、
ＲＡＭａ３に書込んであった所望の変更を加えたプログ
ラムヘジャンプする。これを第２図のメモリマツプで示
す。Ａ領域のＲＯＭ２中のプログラムを実行中に、Ｃ領
域のＲＡＭａ ３中の変更したプログラムを実行するた
めに、Ｂ領域のＲＡＭｂ６に変更アドレスを書込むもの
とする。次ぎに、第３図により変更手順を述べる。ＲＡ
ＭｂＧ中の変更アドレスをＣＰＵＩが読出し、データラ
、２チ５へ出力して保持させる。マルチプレクサ４は、
データラッチ５から入力されている変更アドレスと、ア
ドレスバス７から刻々変化して入力されるアドレスとを
比較して、一致すると割込み信号８を発生してＣＰＵＩ
へ送出する。ＣＰＵ１＆よ、割込み信号８を受けると、
それまで実行してむまたＲＯＭ２のプログラムの実行を
中止して、変更アドレスで示されるＲＡＭａａ中に格納
された変更を加えたプログラムヘジャンプする。ただし
、ジャンプする前に、ＣＰＵＩは次の変更アドレス力（
ＲＡＭｂ６中に格納されていれば、その変更アドレスを
読出して、データラッチ５に入力して保持させ、アドレ
スバス７内に次の変更アドレスが来るまで待つ。次の変
更アドレスが来てからの処理は上記と同様である。
に、ＲＡＭａ ３に書込んである所望の変更を加えたプ
ログラムを実行する方法について以下述べる。まず、Ｒ
ＡＭａ３に書込んである変更を加えたプログラムによっ
て、変更プログラムアドレスをＲＡＭｂ６に書込む。こ
のとき、変更アドレスが複数の場合もあるが、かかる場
合には、ＲＡＭｂ６には変更するアドレスを順番に格納
す為。次ぎに、変更アドレス発生時にＣＰＵＩへ割込み
をかけるには下記のようにして行う。変更アドレスをＲ
ＡＭｂ６からデータラッチ５へ書込む。マルチプレクサ
４は、データラッチ５から、前記変更アドレスをセレク
ト入力し、アドレスバス７からの入力と一致して、アド
レスが所定の変更位置に来たことを検知すると、ＣＰＵ
Ｉへ割込み信号８を発生させる。ＣＰＵＩは、この割込
み信号８を受けると、それに従って、それまで実行して
いたＲ ＯＭ ’２中のプログラムの実行を中止して、
ＲＡＭａ３に書込んであった所望の変更を加えたプログ
ラムヘジャンプする。これを第２図のメモリマツプで示
す。Ａ領域のＲＯＭ２中のプログラムを実行中に、Ｃ領
域のＲＡＭａ ３中の変更したプログラムを実行するた
めに、Ｂ領域のＲＡＭｂ６に変更アドレスを書込むもの
とする。次ぎに、第３図により変更手順を述べる。ＲＡ
ＭｂＧ中の変更アドレスをＣＰＵＩが読出し、データラ
、２チ５へ出力して保持させる。マルチプレクサ４は、
データラッチ５から入力されている変更アドレスと、ア
ドレスバス７から刻々変化して入力されるアドレスとを
比較して、一致すると割込み信号８を発生してＣＰＵＩ
へ送出する。ＣＰＵ１＆よ、割込み信号８を受けると、
それまで実行してむまたＲＯＭ２のプログラムの実行を
中止して、変更アドレスで示されるＲＡＭａａ中に格納
された変更を加えたプログラムヘジャンプする。ただし
、ジャンプする前に、ＣＰＵＩは次の変更アドレス力（
ＲＡＭｂ６中に格納されていれば、その変更アドレスを
読出して、データラッチ５に入力して保持させ、アドレ
スバス７内に次の変更アドレスが来るまで待つ。次の変
更アドレスが来てからの処理は上記と同様である。
以上説明したように本発明によれば、ＲＯＭに書込まれ
たプログラムを一部変更する場合に、ＲＯＭを新規に書
換えずに、ＲＡＭに変更ブロク゛ラムを書込むことによ
って変更プログラムを実行することが出来、プログラム
の変更、デノ＜・νり′を容易に行えると云う効果が得
られる。
たプログラムを一部変更する場合に、ＲＯＭを新規に書
換えずに、ＲＡＭに変更ブロク゛ラムを書込むことによ
って変更プログラムを実行することが出来、プログラム
の変更、デノ＜・νり′を容易に行えると云う効果が得
られる。
第１図は本発明一実施例のプロ・ツク図、第２図は変更
プログラムのメモリマ・ノブ上の位置を示す図、第３図
は変更手順の一例を示す図である。 １−ｃ ｐ ｕ、 ２−ＲＯＭ 、３−−ＲＡ Ｍ ａ
。
プログラムのメモリマ・ノブ上の位置を示す図、第３図
は変更手順の一例を示す図である。 １−ｃ ｐ ｕ、 ２−ＲＯＭ 、３−−ＲＡ Ｍ ａ
。
Claims (1)
- 書込まれているプログラムの一部に変更を要するＲＯＭ
と、前記変更を行ったプログラムが存在するＲＡＭと、
このＲＡＭから変更が必要なアドレス情報を入力して保
持するレジスタと、このレジスタの出力である変更アド
レスとアドレスバスとを入力としＣＰＵへ割込み信号を
出力するマルチプレクサとを備え、前記レジスタからの
入力とアドレスバスからの人力とが一致し、アドレスが
変更位置に来たことが検出されて前記マルチプレクサが
ＣＰＵへ割込みを発生すると、実行中のＲＯＭプログラ
ムを中止して前記ＲＡＭ中の変更を行ったプログラムの
実行に分岐移行するようにしたことを特徴とするプログ
ラム制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234253A JPS60126731A (ja) | 1983-12-14 | 1983-12-14 | プログラム制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58234253A JPS60126731A (ja) | 1983-12-14 | 1983-12-14 | プログラム制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126731A true JPS60126731A (ja) | 1985-07-06 |
Family
ID=16968071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58234253A Pending JPS60126731A (ja) | 1983-12-14 | 1983-12-14 | プログラム制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126731A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02133851A (ja) * | 1988-11-15 | 1990-05-23 | Nec Corp | 通信制御装置 |
| US5060839A (en) * | 1989-02-03 | 1991-10-29 | Yoshida Kogyo K. K. | Stroke adjustment apparatus for light projector of button setting machine |
-
1983
- 1983-12-14 JP JP58234253A patent/JPS60126731A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02133851A (ja) * | 1988-11-15 | 1990-05-23 | Nec Corp | 通信制御装置 |
| US5060839A (en) * | 1989-02-03 | 1991-10-29 | Yoshida Kogyo K. K. | Stroke adjustment apparatus for light projector of button setting machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010431A (ko) | 정보처리장치 및 이를 이용한 정보처리방법 | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPH059815B2 (ja) | ||
| JPS5842891B2 (ja) | メイレイセイギヨホウシキ | |
| JPS62130427A (ja) | メモリリ−ド／ライト方式 | |
| JPS61213928A (ja) | プログラム変更方式 | |
| JPH09106347A (ja) | 情報処理装置及び情報処理装置のスタック記憶方法 | |
| JPH059814B2 (ja) | ||
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6353644A (ja) | 命令制御装置 | |
| JPH04107630A (ja) | 中央処理装置 | |
| JPH02125303A (ja) | ブログラマブル・コントローラ | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS61131125A (ja) | 情報処理装置 | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPH03273349A (ja) | アクセス制御方式 | |
| JP2000148511A (ja) | マイクロコンピュータの割り込み処理装置および割り込み処理方法 | |
| JPH0330029A (ja) | 計算機の入出力シミュレーション装置 | |
| JPS63136154A (ja) | マイクロコンピユ−タ装置 |