JPS6252625A - Keyboard interface circuit - Google Patents
Keyboard interface circuitInfo
- Publication number
- JPS6252625A JPS6252625A JP60191595A JP19159585A JPS6252625A JP S6252625 A JPS6252625 A JP S6252625A JP 60191595 A JP60191595 A JP 60191595A JP 19159585 A JP19159585 A JP 19159585A JP S6252625 A JPS6252625 A JP S6252625A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- control lsi
- keyboard
- key
- keyboard control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は０ＭＯ８によシ製造されたキーボード制御用Ｌ
ＳＩを用いた、例えばパソコンシステムに用いて好適な
キーボードインタフェース回路に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a keyboard control L manufactured by 0MO8.
The present invention relates to a keyboard interface circuit using SI and suitable for use in, for example, a personal computer system.
キーボード制御用ＬＳＩを使用したキーゲートインタフ
ェース回路において、このキーゲート制御用り、ＳＩは
通常シリアルキースキャンデータと７９ラレルキースキ
ャンデータ、シリアルリターンデータとパラレルリター
ンデータとの間で双方向の変換を行ない本体側とシリア
ル形式にて各データを伝達する機能を持つ。In a key gate interface circuit using an LSI for keyboard control, the SI normally performs bidirectional conversion between serial key scan data, 79 parallel key scan data, and serial return data and parallel return data. It has the function of transmitting various data in serial format with the main unit.
ところで、０ＭＯ８によυ製造されたＬＳＩの特徴の１
つに、入力変動が無い場合（”スタンバイ状態″という
）、ＬＳＩの消費電流を大幅に削除できるといった大き
な効果があることは周知のとおシである。いま、キーゲ
ート制御用ＬＳＩをＣＭＯ８版とした場合を想定すれば
（この回路構成は第２図に示されるキースイッチが押さ
れていない、あるいは本体側からキーゲートに対するア
クセスが無い場合、即ち、動作クロックを除く、キーゲ
ート制御用ＬＳＩへの全入力が変化しない場合でも、動
作クロックだけは入力の変化がある。これでは、上述し
た０ＭＯ８の特徴である消費電流の削減を有効に活用で
きていない。通常のキーボードの使用を想定した場合、
本体側からのアクセスも、キースイッチからの入力も無
いという、−見非動作時の時間は、その動作時の時間に
比して、圧到的に多く、この時間さえ電流を消費するの
は不合理である。By the way, one of the characteristics of LSI manufactured by 0MO8 is
In addition, it is well known that when there is no input fluctuation (referred to as a "standby state"), there is a great effect that the current consumption of the LSI can be significantly reduced. Now, assuming that the key gate control LSI is CMO8 version (this circuit configuration is shown in Figure 2), if the key switch is not pressed or there is no access to the key gate from the main body side, that is, Even if all inputs to the key gate control LSI except the operating clock do not change, only the operating clock will change.This does not make effective use of the reduction in current consumption, which is a feature of the 0MO8 mentioned above. No. Assuming you use a normal keyboard,
There is no access from the main unit or input from the key switch.The time when the device is not in operation is far greater than the time when it is in operation, and even during this time the current is consumed. It's unreasonable.
本発明は上述した事情に鑑みてなされたものであり、Ｃ
ＭＯ８版のキーゲート制御用ＬＳＩの特徴を最大限に活
用し、消費電流の低減をはかったキーが−ドインタフェ
ース回路を提供することを目的とする。The present invention has been made in view of the above-mentioned circumstances, and is
The purpose of this invention is to provide a key-domain interface circuit that takes full advantage of the features of the MO8 version key gate control LSI and reduces current consumption.
本発明は、キースイッチが押されていない、もしくは本
体側からのアクセスが無い場合であっても動作クロック
が供給されていることに着目し、この間を検出してキー
入力待ちの状態にて動作クロックの供給を禁、止し、こ
れにより 一層の消費電力の低減をはかろうとするもの
である。このため、キースイッチの押下を検出する第１
のゲートと、このゲートを介して発せられる信号もしく
は本体側から発せられるキーボードデータの要求信号に
よリセットされ、キー入力待ちになると反転されるフリ
ップフロップと、このフリップ７０ツノがセットされた
時にのみキーボード制御用ＬＳＩに供給すべき動作クロ
ックを有効とする第２のｆｆ−）とを備えた。The present invention focuses on the fact that the operating clock is being supplied even when the key switch is not pressed or there is no access from the main unit, and detects this period and operates while waiting for key input. This aims to further reduce power consumption by prohibiting or disabling the supply of clocks. Therefore, the first
gate, a flip-flop that is reset by a signal issued through this gate or a keyboard data request signal issued from the main unit, and is inverted when waiting for a key input, and only when this flip 70 horn is set. A second ff-) for validating the operating clock to be supplied to the keyboard control LSI.
このことによりＣＭＯ８版キーゲート制御用ＬＳＩのよ
り一層の消費電力の削減がはかれる。As a result, the power consumption of the CMO8 version key gate control LSI can be further reduced.
以下、図面を使用して本発明実施例につき詳細に説明す
る。第１図は本発明の実施例を示すブロック図である。Hereinafter, embodiments of the present invention will be described in detail using the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention.
図において、１はパソコンシステムの中核となる本体ゲ
ートである。２は水晶発振器であり、キーゲート制御用
ＬＳＩ４の動作クロックを生成出力する。３はアンドゲ
ートである。アンドゲート３は上述した水晶発振器２か
らの出力及び後述するフリップフロップ７のＱ出力を入
力として得上述したキーゲート制御用ＬＳＩ２を動作さ
せたいときのみクロックを供給する様に作用する。In the figure, 1 is the main body gate which is the core of the personal computer system. A crystal oscillator 2 generates and outputs an operating clock for the key gate control LSI 4. 3 is an and gate. The AND gate 3 receives the output from the above-mentioned crystal oscillator 2 and the Q output of the flip-flop 7, which will be described later, and acts to supply a clock only when it is desired to operate the above-mentioned key gate control LSI 2.
４は０ＭＯ８によシ製造されたキーボード制御用ＬＳＩ
である。キーゲート制御用ＬＳＩ４は上述した様にキー
ボードのキー押下を検出し、そのキーコーｒを本体が一
層１に伝える。５はキーゲートマトリクスであり、各種
キースイッチがマトリクス配列されて成る。キーゲート
マトリクス５はスキャンライン８を介してキーゲート制
御用ＬＳＩ４のポートＡに接続され、リターンラテン９
を介しポートＢに接続される。６はナンドケ゛−トであ
る。ナントゲート６はリターンライン９を介して伝番す
るリターンデータの変化を検知するものであり、該ｒ−
トロ出力はキーゲート制御用ＬＳＩ４の割込み入力端子
（ＩＮＴ）及びフリップフロップ７のクロック入力端子
（ＣＫ）へ供給される。4 is a keyboard control LSI manufactured by 0MO8
It is. The key gate control LSI 4 detects the press of a key on the keyboard as described above, and the main body transmits the key code r to the main body 1. Reference numeral 5 denotes a key gate matrix, in which various key switches are arranged in a matrix. The key gate matrix 5 is connected to the port A of the key gate control LSI 4 via the scan line 8, and the return Latin 9
connected to port B via. 6 is a Nandokite. The Nant gate 6 detects changes in the return data transmitted via the return line 9, and the r-
The Toro output is supplied to the interrupt input terminal (INT) of the key gate control LSI 4 and the clock input terminal (CK) of the flip-flop 7.
７はプリセット端子付きのフリップフロップである。こ
のフリップフロップ７の存在によりキーゲート制御用Ｌ
ＳＩ ４を動作させたいときのみクロックを供給するた
めの制御信号を発生させることか出来る。プリセット端
子（ＰＨ１）には本体テート１からコントロールパスラ
インを介しデータ要求信号が供給される。又、リセット
端子（ＲＥＳ）には、キーゲート制御用ＬＳＩ ４から
ストローブ信号が供給される。尚、１１はシリアルデー
タラインである。7 is a flip-flop with a preset terminal. Due to the existence of this flip-flop 7, the key gate control L
It is possible to generate a control signal to supply a clock only when it is desired to operate the SI 4. A data request signal is supplied to the preset terminal (PH1) from the main body TATE 1 via a control path line. Further, a strobe signal is supplied from the key gate control LSI 4 to the reset terminal (RES). Note that 11 is a serial data line.
第２図は従来例におけるキーボード制御装置の例であシ
、比較対照の意味で示した。図中、付された番号は第１
図に示したそれと同じものとする。FIG. 2 shows an example of a conventional keyboard control device, and is shown for comparison. In the diagram, the number assigned is the first
It shall be the same as shown in the figure.
以下、本発明実施例の動作につき詳細に説明する。まず
、キーボード制御用ＬＳＩ４の動作仕様について述べる
。これは概路次の様なものである。Hereinafter, the operation of the embodiment of the present invention will be explained in detail. First, the operational specifications of the keyboard control LSI 4 will be described. This is roughly as follows.
（１） シリアルデータとパラレルデータの双方向変
換を行なう。(1) Perform bidirectional conversion between serial data and parallel data.
（２）本体ボード１からコントロールパス１０を介して
発せられる要求またはインタラブド（ＩＮＴ）要求があ
った場合、キーゲートマトリクス５．具体的にはキース
イッチの状態を本体が−ドｌに伝達する。(2) When there is a request issued from the main board 1 via the control path 10 or an interwoven (INT) request, the key gate matrix 5. Specifically, the main body transmits the state of the key switch to the key switch.
（３） リターンライン９を介して得られるリターン
データの本体ゲート１への伝達完了後は、ストロ−ｆ
（ＳＴＢ）信号を出力する。(3) After the return data obtained via the return line 9 is transmitted to the main body gate 1, the straw-f
(STB) signal is output.
次に７リツｆ７０ッグ７０機能仕様について述べる。Next, the functional specifications of the 7R F70G 70 will be described.
（１）プリセット端子（ＰＲＥ）には、本体？−ド１か
らのリード信号・ライト信号の論理和をとった出力が供
給されており、本体ゲート１からアクセスがあった場合
に、クロック用ゲート３をオープンする。(1) The preset terminal (PRE) is connected to the main unit? - An output obtained by calculating the logical sum of the read signal and write signal from the card 1 is supplied, and when there is an access from the main body gate 1, the clock gate 3 is opened.
（２）リセット端子（ＲＥＳ）には、キーゲート制御用
ＬＳＩ ４のストローブ信号（ＳＴＢ）が供給されてお
り、キー７２−Ｐ制御用ＬＳＩＪの動作終了後はアンド
グ３−ト３をクローススル。(2) The strobe signal (STB) of the key gate control LSI 4 is supplied to the reset terminal (RES), and after the operation of the key gate control LSI 4 is completed, the gate 3 is closed.
（３） クロック入力端子（ＣＫ ）には、ナントゲ
ート６の出力が供給されておシ、キーボードマトリクス
５を構成するキースイッチのいずれかが押された場合、
リターンデータの変化でナンドゲート６が起動され、ク
ロックが発生する。入力データを適当な論理に固定して
おけば、このクロックによシアンピケ９−ト３をオープ
ンすることができる。(3) The clock input terminal (CK) is supplied with the output of the Nantes gate 6, and when any of the key switches constituting the keyboard matrix 5 is pressed,
The NAND gate 6 is activated by a change in the return data, and a clock is generated. If the input data is fixed to an appropriate logic, the cyan picket 9-3 can be opened using this clock.
上述した仕様のもとに、動作説明を行なう。The operation will be explained based on the above specifications.
本体ゲート１からのアクセスの場合、リード信号、ライ
ト信号が出力されるため、これによりアンドゲート３が
オープンし、キーボード制御用ＬＳＩ ４は動作を開始
する。データ転送完了後は、キーボード制御用ＬＳＩ
４から発せられるストローブ信号（ＳＴＢ）で、フリッ
７’ ７０ ｙ ｆがリセットされ、アンドゲート３が
クローズされる。In the case of access from the main body gate 1, a read signal and a write signal are output, so that the AND gate 3 is opened and the keyboard control LSI 4 starts operating. After the data transfer is completed, the keyboard control LSI
The strobe signal (STB) issued from 4 resets the flip 7' 70 y f and closes the AND gate 3.
この様に制御することによりキーボード制御用ＬＳＩ
４はスタンバイ状態となり、電流消費はゼロに近くなる
。By controlling in this way, the keyboard control LSI
4 is in a standby state and the current consumption is close to zero.
キースイッチ入力による割込みの場合はナントゲート６
の起動により、フリップ７０ツブ７がセットされ、アン
ドゲートｓをオープンする。For interrupts caused by key switch input, Nantes Gate 6
When activated, the flip 70 knob 7 is set and the AND gate s is opened.
必要なデータの転送後、キーボード制御用ＬＳＩ４のス
トローブ信号によりフリップフロップ７がリセットされ
アンドｆ−）、？をクローズする。After the necessary data has been transferred, the flip-flop 7 is reset by the strobe signal of the keyboard control LSI 4, and f-), ? close.
このことにより、キーゲート制御用ＬＳＩ（はスタンバ
イ状態となり、電流消費がゼロに近くなる。As a result, the key gate control LSI enters a standby state, and current consumption becomes close to zero.
以上の動作を繰り返すことにより、必要時のみ電流を消
費し、非動作時は、その消費を限りなくゼロに近づける
ことが可能である。また本インタフェース回路をカスタ
ムＩＣ化することにより上記効果は倍増する。By repeating the above operations, it is possible to consume current only when necessary and to bring the consumption as close to zero as possible during non-operation. Further, by converting this interface circuit into a custom IC, the above effect is doubled.
以上説明の様に本発明によれば、消費電流の低減を計れ
るため、以下に列挙する効果が得られる。As explained above, according to the present invention, the current consumption can be reduced, so that the following effects can be obtained.
（１） バッテリー・ぐツクアップがより容易となり
ハンドベルトコンビーータ等への適応がキく。(1) It is easier to load up the battery, making it easier to adapt to hand belt converters, etc.
（２）必要時しか電流が流れないため、これにより発生
するノイズを最小限に押えることが可能となる。(2) Since current flows only when necessary, it is possible to suppress the noise generated thereby to a minimum.
（３） ハードウェアに重点をおき改善できるのでソ
フトウェアに余分な負担をかけない。(3) Since we can focus on improving the hardware, there is no need to place an unnecessary burden on the software.
第１図は本発明の実施例を示すブロック図、第２図は従
来例におけるキーボード制御回路の構成例を示すブロッ
ク図である。
１・・・本体ボード、２・・・水晶発振器、３−・・ア
ンドゲート、４・・・キーゲート制御用ＬＳＩ１．５・
・・キーｙｌ＝’−ドマトリクス、６・・・す／ピケ３
−ト、 ７・・・フリップフロップ。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing an example of the configuration of a conventional keyboard control circuit. 1... Main board, 2... Crystal oscillator, 3-... AND gate, 4... Key gate control LSI1.5.
・・Key yl='−do matrix, 6...su/pique 3
-G, 7...Flip-flop.
Claims (1)
ッチが押されたことを検出する第１のゲートと、該第１
のゲートを介し発せられる信号もしくは本体側から発せ
られるキーボードデータの要求信号によりセットされ、
キー入力待ちになると反転されるフリップフロップと、
該フリップフロップがセットされた時にのみキーボード
制御用ＬＳＩに供給すべき動作クロックを有効とする第
２のゲートとを具備することを特徴とするキーボードイ
ンタフェース回路。a first gate located between the main body and the keyboard and detecting that a key switch on the keyboard is pressed;
It is set by a signal issued through the gate or a keyboard data request signal issued from the main unit,
A flip-flop that is inverted when waiting for a key input,
A keyboard interface circuit comprising: a second gate that enables an operating clock to be supplied to a keyboard control LSI only when the flip-flop is set.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191595A JPS6252625A (en) | 1985-08-30 | 1985-08-30 | Keyboard interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60191595A JPS6252625A (en) | 1985-08-30 | 1985-08-30 | Keyboard interface circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252625A true JPS6252625A (en) | 1987-03-07 |
Family
ID=16277250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60191595A Pending JPS6252625A (en) | 1985-08-30 | 1985-08-30 | Keyboard interface circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252625A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459247A2 (en) * | 1990-05-31 | 1991-12-04 | National Semiconductor Corporation | Event driven scanning of data input equipment using multi-input wake-up techniques |
| EP0478140A2 (en) * | 1990-09-27 | 1992-04-01 | Advanced Micro Devices, Inc. | Keypad monitor |
| US5355503A (en) * | 1990-05-31 | 1994-10-11 | National Semiconductor Corporation | Event driven scanning of data input equipment using multi-input wake-up techniques |
-
1985
- 1985-08-30 JP JP60191595A patent/JPS6252625A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459247A2 (en) * | 1990-05-31 | 1991-12-04 | National Semiconductor Corporation | Event driven scanning of data input equipment using multi-input wake-up techniques |
| US5355503A (en) * | 1990-05-31 | 1994-10-11 | National Semiconductor Corporation | Event driven scanning of data input equipment using multi-input wake-up techniques |
| EP0478140A2 (en) * | 1990-09-27 | 1992-04-01 | Advanced Micro Devices, Inc. | Keypad monitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0242010B1 (en) | Clock circuit for a data processor | |
| US5086387A (en) | Multi-frequency clock generation with low state coincidence upon latching | |
| CN100456210C (en) | Processor system and method for reducing power consumption in idle mode | |
| US7761727B2 (en) | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit | |
| KR100606330B1 (en) | Power-saving control circuitry of electronic device and operating method thereof | |
| US5842028A (en) | Method for waking up an integrated circuit from low power mode | |
| US5903601A (en) | Power reduction for UART applications in standby mode | |
| US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
| JP3070527B2 (en) | Wireless mobile terminal | |
| JP3460736B2 (en) | Clock control circuit | |
| US5428765A (en) | Method and apparatus for disabling and restarting clocks | |
| JPH05181982A (en) | Large-scale integrated circuit device | |
| JPS6252625A (en) | Keyboard interface circuit | |
| JPH10154021A (en) | Clock switching device and clock switching method | |
| US6140714A (en) | Power control apparatus for a battery-powered communication system | |
| JPS63172345A (en) | Input device for switch data | |
| US6639436B2 (en) | Semiconductor integrated circuit with function to start and stop supply of clock signal | |
| US6816022B2 (en) | Oscillator system and method for starting and stopping an oscillator | |
| US5594895A (en) | Method and apparatus for switching between clock generators only when activity on a bus can be stopped | |
| JPH10301660A (en) | Microprocessor | |
| JPH07105174A (en) | One-chip microcomputer | |
| CN117826967B (en) | Wake-up circuit | |
| JP4064516B2 (en) | Integrated circuit device with built-in memory | |
| JP2001005552A (en) | Power consumption reducing circuit | |
| JPH1049379A (en) | Interrupt control system for computer system |