JPS6249554A - Numerical controller - Google Patents

Abstract

PURPOSE:To attain the effective application of waiting time by securing such a constitution where any of the central arithmetic units can execute the programs of a main memory device. CONSTITUTION:When a CPU 1 gives an access to an input/output device 4 by means of a program of a local memory 13, the program is set under the lowest priority during an I/O request. Thus the CPU 1 discontinues the execution of the program of the memory 13 and starts execution of a memory having the next priority stored in a main memory 2. When the I/O is through, the execution of the memory 13 is restarted and the execution of the program of the memory 2 is discontinued. Then the CPU 7 executes the program of the next priority on the memory 2 when the execution is through with the program of a local memory 11 of the CPU 7. Thus the CPU 1, 7 and 9 perform continuously such processing to eliminate the idle time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数の中央演算装置を主記憶装置に接続１
７、それら各中央演算装置が平行処理を行うことの可能
な数値制御装置に関するものである。[Detailed Description of the Invention] [Industrial Field of Application] This invention relates to a system in which a plurality of central processing units are connected to a main storage device.
7. This invention relates to a numerical control device in which each of these central processing units can perform parallel processing.

〔従来の技術〕[Conventional technology]

第２図は一般に使用されている複数の中央演算装置をも
つ数値制御装置の構成例を示し、図において、１．７．
９は中央演算装置（ＣＰＵ　’）、２は実際の数値制御
装置のプログラムを格納する主記憶装置（以下主メモリ
と呼ぶ）、３はデータ等を記憶しておくための外部記憶
装置（以下外部メモリと呼ぶ）、４はＣＲＴ及びキーボ
ード等の入出力装置、５，６はＣＰＵ　７　、９と両方
向から読出し及び書き込み可能な２ボートメモリ、８は
実際の機械を制御する機械制御ユニット、１０は各糧イ
ンターフェース（Ｉ／Ｆ”）装置、１１．１２はＣＰＵ
　７　、９用のローカルメモリを示す。FIG. 2 shows an example of the configuration of a generally used numerical control device having a plurality of central processing units, and in the figure, 1.7.
9 is a central processing unit (CPU'), 2 is a main memory (hereinafter referred to as main memory) that stores the actual program of the numerical control device, and 3 is an external storage device (hereinafter referred to as external) for storing data, etc. 4 is an input/output device such as a CRT and a keyboard, 5 and 6 are CPUs 7 and 2-board memory that can be read and written from both directions with 9, 8 is a machine control unit that controls the actual machine, and 10 is a machine control unit that controls the actual machine. Each interface (I/F) device, 11.12 is CPU
Local memory for 7 and 9 is shown.

従来の複数の中央演算装置をもつ数値制御装置（マルチ
プロセッサ型数値制御装置）は上記のように構成され、
ＣＰＵ　１が主中央演算装置（メインＣＰＵ　）となっ
て主メモリ２に格納されているプログラムを実行し、こ
のプログラムによって作成されたデータを２ボートメモ
リ５及び６を介して副中央演算装置であるＣＰＵ　７　
、９に伝え、ＣＰＵ７゜９の主記憶メモリであるローカ
ルメモリ１１．１２上のプログラムがこのデータを解析
して各機械制御ユニット８及び各種工β装置１０に指令
を送如出す。実際の運転の場合は、メインのＣＰＵ　１
が外部メモリ３よりデータを入力し、かつそのデータを
解析し、ＣＰＵ　７　、９が解析しうるデータに変換し
、その後の処理はＣＰＵ　７　、９のローカルメモリ１
１゜１２上のプログラムにまかせるという方法をとって
いる。A conventional numerical control device with multiple central processing units (multiprocessor type numerical control device) is configured as described above.
The CPU 1 serves as the main central processing unit (main CPU) and executes the program stored in the main memory 2, and the data created by this program is sent to the sub-central processing unit via the two-board memories 5 and 6. CPU 7
. For actual operation, main CPU 1
inputs data from the external memory 3, analyzes the data, and converts it into data that can be analyzed by the CPUs 7 and 9. Subsequent processing is performed by the local memory 1 of the CPUs 7 and 9.
The method is to leave it to the program above 1°12.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の数値制御装置は、以上のように構成されているの
で、メインのＣＰＵの負荷が大きいばかシでなく、ザブ
ＣＰＵ上のプログラムは、メイン側との同期をとるため
に２ｐｏｒｔメモリ上を常にチェックし、メイン側より
データを受けたかどうかを判別するという処理、すなわ
ちＣＰＵ時間を無駄に使用する処理が多く存在してしま
うという場合が発生し、ローカルプログラム処理が早く
終了した場合もただメイン側からの指令を待つという状
態が存在し、全てのＣＰＵの能力をつがいきることがで
きないという問題点があった。Conventional numerical control devices are configured as described above, so the load on the main CPU is not large, and the program on the sub CPU is always stored on the 2-port memory in order to synchronize with the main side. There are many cases where there is a process of checking and determining whether data has been received from the main side, that is, a process that wastes CPU time, and even if local program processing ends early, the main side There was a problem in that the CPU was in a state of waiting for instructions from the CPU, and the capabilities of all the CPUs could not be fully utilized.

この発明は上記のような問題点を解決するためになされ
たものでマルチプロセッサの数値制御装置において、複
数のＣＰＵの能力を全て引き出すことの可能な数値制御
装置を得ることを目的とする。The present invention was made in order to solve the above-mentioned problems, and an object of the present invention is to obtain a numerical control device for a multiprocessor that can draw out all the capabilities of a plurality of CPUs.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る数値制御装置は、複数の中央演算装置を
主記憶装置に対してアクセス可能に接続し、該主記憶装
置上のプログラムをいずれの前記中央演算装置において
も実行可能に構成したものである。A numerical control device according to the present invention is configured such that a plurality of central processing units are connected to a main storage device so as to be accessible, and a program stored in the main storage device can be executed in any of the central processing units. be.

〔作　用〕[For production]

この発明における数値制御装置はある時間に空となった
任意の中央演算装置に対してプログラムを実行可能なた
めに、複数の中央演算装置間どうしの待ち時間を有効に
使用することができ、高能率となる。Since the numerical control device according to the present invention can execute a program on any empty central processing unit at a certain time, it is possible to effectively use the waiting time between multiple central processing units and increase the efficiency. Becomes efficient.

〔実施例〕〔Example〕

第１図はこの発明の一実施例を示す全体構成図であり、
ｌ　、７．９はＣＰＵ、２は主メモリ、３は外部メモリ
、４は入出力装置、８は機械制御ユニット、１０は各株
インターフェイス（ＩＦ）装置、１１゜１２．１３は各
ＣＰＵ　１　、７　、９のローカルメモリを示す。FIG. 1 is an overall configuration diagram showing an embodiment of the present invention.
l, 7.9 is the CPU, 2 is the main memory, 3 is the external memory, 4 is the input/output device, 8 is the machine control unit, 10 is each stock interface (IF) device, 11° 12.13 is each CPU 1, 7 and 9 are shown.

通常のマルチプロセッサシステムと異なる部分は主メモ
リ２が各ＣＰＵ　１　、７　、９によって同時にアクセ
ス可能なことである。The difference from a normal multiprocessor system is that the main memory 2 can be accessed simultaneously by each CPU 1 , 7 , 9 .

ローカルメモリ１１．１２．１３は夫々に対応するＣＰ
Ｕ１．７．９に付属する入出力装置４、外部メモリ３、
機械制御ユニット８、各種Ｉ／Ｆ’装置１０などのＶＯ
及び制御ユニットを専間に操作するプログラムが格納さ
れる。また主メモリ部２には、Ｉｌｏ等に関係のないプ
ログラムたとえば、データの演算作成等のプログラムが
格納される。Local memory 11, 12, 13 corresponds to each CP
Input/output device 4, external memory 3, attached to U1.7.9
VO of machine control unit 8, various I/F' devices 10, etc.
and a program for exclusively operating the control unit. The main memory unit 2 also stores programs unrelated to Ilo and the like, such as programs for data calculation and creation.

上記のように構成された数値制御装置においては主メモ
リ２上及びローカルメモリ７．８．９上に格納されるプ
ログラムには優先順位がつけられている。また複数のＣ
ＰＵ　１　、７　、９のうちの１つがマスタープロセッ
サとなり、各ＣＰＵＩ、７．９を管理するスケジューラ
のプログラムが実行できる様になっている。このスケジ
ューラは各ＣＰＵＩ、７．９における最大優先順位のプ
ログラムを走らせる様に各プログラムの管理を行う。各
プログラムの優先順位は時間及びＩｌｏの環境等により
ダイナミックに変化するので各ＣＰＵ１．７．９で走る
プログラムは常に変化することになる。例えば、ＣＰＵ
　１がローカルメモリ１３上のプログラムで入出力装置
４をアクセスしたとする。Ｉ／ｌ）のリクエスト中はプ
ログラム最低順位となるので、このＣＰＵ　１はローカ
ルメモリ１３のプログラムの実行を中止し、主メモリ２
上にある次の優先順位プログラムの実行にうつる。Ｉ／
ｌ）が完了すればローカルメモリ１３の実行を再開し、
主メモリ２で実行していたプログラムを停止する。その
後、ＣＰＵ７のローカルメモリ１１のプログラムが終了
した場合、ＣＰＵ７は次の優先順位のプログラム（ＣＰ
Ｕ　１で実行されていたものかあるいは、もつと優先順
位の高いもの）を主メモリ２上で実行する。この様な処
理が各ＣＰＵ　１　、７　、９によって連続的に実行さ
れ、ＣＰＵＩ。In the numerical control device configured as described above, programs stored in the main memory 2 and the local memory 7.8.9 are prioritized. Also, multiple C
One of the PUs 1, 7, and 9 serves as a master processor, and is capable of executing a scheduler program that manages each CPUI 7.9. This scheduler manages each program so that the program with the highest priority in each CPUI, 7.9, is run. Since the priority of each program changes dynamically depending on time, Ilo environment, etc., the programs running on each CPU 1.7.9 will always change. For example, CPU
1 accesses the input/output device 4 with a program on the local memory 13. Since the program has the lowest priority while requesting I/l), this CPU 1 stops executing the program in the local memory 13 and transfers the program to the main memory 2.
Proceeds to execution of the next priority program above. I/
When l) is completed, execution of the local memory 13 is resumed,
Stop the program running in main memory 2. After that, when the program in the local memory 11 of the CPU 7 ends, the CPU 7
The program executed in U1 (or the program with higher priority) is executed in main memory 2. Such processing is continuously executed by each CPU 1, 7, and 9, and the CPU 1.

７．９の空時間というものがなくなり、かつ必要な時に
必要なプログラムが実行される。7.9 There will be no idle time, and the necessary programs will be executed when they are needed.

なお、上記実施例ではプログラムを主メモリ２、ローカ
ルメ七り１１，１２．１３に分散して格納したが、ロー
カルメモリ上のプログラムを全て主メモリ２上に搭載し
てもよく、上記実施例と同様の実行が可能であり、この
場合複数のＣＰＵＩ、７．９が常に同−メモリをアクセ
スすることになり、価格的にメリットがある。In the above embodiment, the programs are distributed and stored in the main memory 2 and the local memory 11, 12.13, but all the programs in the local memory may be loaded in the main memory 2, Similar execution is possible, and in this case, multiple CPUIs (7.9) will always access the same memory, which is advantageous in terms of cost.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば主記憶装置に複数のＣ
ＰＵを接続し、主記憶装置上のプログラムをいずれのＣ
ＰＵでも実行可能に構成したので、ＣＰＵ間の待ち、及
び空き時間を有効に活用することができる様になり、通
常構成のものよシ高性能なものとなるばかシでなく、Ｃ
ＰＵ０数をへらしても同様の性能をもつような数値制御
装置が得られる効果がある。As described above, according to the present invention, a plurality of C
Connect the PU and save the program on the main memory to any C
Since it is configured so that it can be executed even on a CPU, it is possible to effectively utilize waiting time between CPUs and idle time, and it is not a stupid thing that has higher performance than the normal configuration.
Even if the number of PU0 is reduced, a numerical control device having similar performance can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明の一実施例による数値制御装置を示す
構成図であり、第２図は従来の数値制御装置を示す構成
図である。 図において、１・７，９は中央演算装置（ＣＰＵ　）、
２は主記憶装置（主メモリ）である。 なお、各図中同一符号は同−又は相当部分を示す。 第　ＩＷＪ り 第２Ｗｉ 手続補正書（自発） 昭和　　年　　月　　日FIG. 1 is a block diagram showing a numerical control device according to an embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional numerical control device. In the figure, 1, 7, and 9 are central processing units (CPUs);
2 is a main storage device (main memory). Note that the same reference numerals in each figure indicate the same or corresponding parts. No. IWJ No. 2 Wi Procedural Amendment (Voluntary) Month, Day, Showa

Claims (1)

【特許請求の範囲】[Claims] 複数の中央演算装置を備えた数値制御装置において、前
記複数の中央演算装置の全てが共有、かつ同時にアクセ
ス可能に接続される主記憶装置を備え、前記主記憶装置
上のプログラムを前記いずれの中央演算装置においても
実行できるように構成したことを特徴とする数値制御装
置。A numerical control device equipped with a plurality of central processing units includes a main storage device that is shared by and connected to all of the plurality of central processing units so that they can be accessed simultaneously, and a program on the main storage device is stored in any of the central processing units. A numerical control device characterized in that it is configured so that it can be executed even in an arithmetic device.