JPH0831054B2

JPH0831054B2 - 履歴情報格納方式

Info

Publication number: JPH0831054B2
Application number: JP63256844A
Authority: JP
Inventors: 明久牧田; 義博中島
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-10-12
Filing date: 1988-10-12
Publication date: 1996-03-27
Anticipated expiration: 2011-03-27
Also published as: JPH02103642A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は履歴情報の格納方式に係り、特に制御記憶に
格納されたマイクロプログラムで制御されるデータ処理
システムで、実行したマイクロ命令のアドレスおよび制
御情報を履歴情報として格納するトレーサにおける履歴
情報格納方式に関するものである。

〔従来の技術〕

マイクロプログラムで制御されるデータ処理システム
においては、RAS（Reliability Availability Servicea
eility）の一環としてマイクロ命令アドレスなどの時系
列データをトレーサメモリ中に格納しておき、障害発生
時やデバグ作業においてトレーサメモリに格納された履
歴情報を読み出し、その内容を解析し、問題の発生原因
の究明や処理対策を行うようにしている。

そして、従来のマイクロ命令シーケンストレースは第
５図に示すように、実行したマイクロ命令アドレスをす
べて一率にトレースする構成となつていた。

従来のマイクロ命令シーケンストレースの一例を示す
第５図において、１はマイクロプログラムを格納してい
る制御記憶（メモリ）、２はこの制御記憶（メモリ）１
をアクセスするためのマイクロ命令アドレスを保持する
レジスタである。３はアクセスされたマイクロ命令を受
けるレジスタであり、いくつかのフイールドに分かれて
いる。そして、各フイールドの出力が直接個々の回路
（図示せず）を制御し、マイクロ命令を実行することに
なる。フイールド31はマイクロ命令の順序制御を行うコ
マンドのフイールドであり、信号線103を介して分岐判
定回路４に入力される。ここで、上記コマンドは大きく
分けると、無条件分岐コマンドと条件分岐コマンドの２
つに分かれるが、無条件分岐コマンドであると分岐判定
回路４の出力はレジスタ２に保持されているアドレスそ
のものとなり、条件分岐コマンドであると分岐判定回路
４の出力はレジスタ２に保持されているアドレスを分岐
判定条件104で修飾したアドレスとなる。そして、レジ
スタ５は分岐判定回路４の出力を受けるレジスタであ
り、常に実際に実行するマイクロ命令のアドレスを保持
する。

レジスタ２には命令開始時または割込み処理開始時で
はその開始アドレスが信号線101を介してセツトされ、
その後は開始アドレスでアクセスしたマイクロ命令語の
中のネクストアドレスが信号線102を介してセットさ
れ、順次マイクロプログラムを実行していく。

レジスタ６はトレーサへの書込みデータを保持するレ
ジスタであり、レジスタ５の保持しているデータ（マイ
クロ命令アドレス）がセツトされる。レジスタ７はトレ
ーサメモリ８のアドレスを保持するアドレスレジスタ
で、トレーサへデータが格納される毎に＋１加算され
る。

以上説明した構成により実行したマイクロ命令のアド
レスがすべて一率にトレーサメモリ８にサイクリツクに
履歴情報として格納される。

〔発明が解決しようとする課題〕

上述した従来のマイクロ命令シーケンストレースで
は、本来、履歴情報としてはマイクロ命令のシーケンス
が分岐するときの分岐方向だけ残せばその履歴情報から
実際のシーケンスを追うことが可能であるにもかかわら
ず、実行したマイクロ命令アドレスを全て一率に履歴情
報としてトレーサメモリに格納していた。このため、ト
レーサメモリは大容量のメモリを必要とするのみなら
ず、特にループを構成するマイクロプログラムにおいて
は、その履歴内容に冗長の部分が多くなり、メモリ資源
が有利に利用されないという課題があつた。

〔課題を解決するための手段〕

本発明の履歴情報格納方式は、制御記憶に格納された
マイクロプログラムで制御されるデータ処理システム
で、実行したマイクロ命令のアドレスおよび制御情報を
履歴情報として格納するトレーサにおいて、マイクロ命
令が条件分岐したときその分岐方向が前回条件分岐した
ときの分岐方向と一致しているかをチェックし、一致し
ていればマイクロプログラムのループ処理の出現とみな
してその連続一致回数を計数し、この計数結果を履歴情
報と格納する格納手段を備え、この計数結果が２以上と
なるときは、計数結果のみを履歴情報として格納するよ
うにしたものである。

〔作用〕

本発明においては、不必要な履歴情報が格納されな
く、また、ループのような繰り返しシーケンスのトレー
スにおいてはその繰り返しの回数を履歴情報とする。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明す
る。

第１図は本発明による履歴情報格納方式の一実施例を
示すブロック図である。

この第１図において第５図と同一符号のものは相当部
分を示し、９はレジスタ３のフイールド31を次のタイミ
ングでセットするレジスタであり、マイクロ命令順序制
御コマンドを保持する。10はレジスタ９の保持している
データが条件分岐コマンドであることを検出するデコー
ダであり、その結果がレジスタ11にセツトされる。そし
て、デコーダ10の出力105はレジスタ（トレーサ書込み
データレジスタ）６とレジスタ（トレーサアドレスレジ
スタ）７およびカウンタ12ならびにレジスタ13のセツト
信号でもある。レジスタ11はトレーサ書込み許可を示す
イネーブル信号を出力する。

そして、レジスタ（トレーサ書込みデータレジスタ）
６には、レジスタ９が条件分岐コマンドを保持したとき
だけ、レジスタ５の保持しているマイクロ命令アドレス
がセツトされる。つまり、マイクロ命令シーケンスが条
件分岐したときのその分岐方向アドレスを保持する。比
較回路14はレジスタ５とレジスタ６の値を比較し、その
比較結果はデコーダ10の出力105（セツト信号）により
レジスタ13にセツトされる。このレジスタ（分岐方向一
致フラグレジスタ）13はマイクロ命令シーケンスが条件
分岐したときの分岐方向が、前回の条件分岐時の分岐方
向と同じであるかどうかを示す。そして、レジスタ（分
岐方向一致フラグレジスタ）13の出力はセレクタ15の選
択信号108となり、このセレクタ15は分岐方向一致フラ
グが不一致であればレジスタ（トレーサ書込みデータレ
ジスタ）６の出力を選択し、一致であればカウンタ12の
出力を選択する。このカウンタ12はデコーダ10の出力10
5（セツト信号）により＋１ずつ加算するカウンタであ
る。そして、デコーダ10の出力105（セツト信号）がON
でも比較回路14の比較結果が不一致であると常に初期値
「001」にリセットされる。

このカウンタ12のカウント値はマイクロ命令シーケン
スが同一方向に連続して条件分岐した回数を表わす。

デコーダ16はカウンタ12のカウント値が初期値「00
1」であることを検出し、その出力はレジスタ７のセツ
ト条件の１つとなる。そのレジスタ７はトレーサのアド
レスを保持するアドレスレジスタであり、デコーダ16の
出力107と比較回路14の出力106の反転値110がオアゲー
ト17でORされた出力109とデコーダ10の出力105（セット
信号）とがアンドゲート18でANDされた結果により＋１
加算される。すなわち、マイクロ命令シーケンスが条件
分岐であり、かつカウンタ12のカウント値が初期値「00
1」であるか、または比較回路14の比較結果が不一致で
あるとき＋１加算される。また、その加算結果のオーバ
ーフローは無視されサイクリツクなアドレスとなる。19
は比較回路14の出力106を入力とするナンドゲートであ
る。

そして、レジスタ5,6,7とトレーサメモリ８およびレ
ジスタ９ならびにデコーダ10,レジスタ11,セレクタ15は
マイクロ命令が条件分岐したときその分岐方向を履歴情
報として格納する手段を構成し、また、レジスタ5,6,7
とトレーサメモリ８およびカウンタ12ならびにレジスタ
13,比較回路14,セレクタ15はマイクロ命令が条件分岐し
たときその分岐方向が前回条件分岐したときの分岐方向
と一致しているかをチエツクし一致していればその連続
一致回数を計数し履歴情報として格納する手段を構成し
ている。

つぎに、動作フローについて第２図に示すマイクロプ
ログラムを例に説明する。

この第２図において、アルファベットA,B,C・・・は
マイクロ命令アドレスを示し、マイクロ命令Ａと呼ぶと
きは、アドレスＡのマイクロ命令のことである。この例
では、ＢからＥへ条件分岐し、ＥからＧへ条件分岐し、
Ｋから３回Ｊへ条件分岐し、最後にＫからＬへ条件分岐
する。すなわち、トレーサメモリの格納結果を示す第３
図の（ａ）で示される順序でマイクロプログラムが実行
されるものとする。なお、この第３図において、（ａ）
は従来のトレーサメモリの格納結果を示したものであ
り、（ｂ）は本発明のトレーサメモリの格納結果を示し
たものである。

第４図は本発明における動作のタイムチヤートで、第
２図のマイクロプログラムを実行したときの各レジスタ
のタイムチヤートを示す。

この第４図において、（ａ）はレジスタ９（：マイク
ロ命令順序制御コマンド）を示したものであり、（ｂ）
はレジスタ５（：マイクロ命令実行アドレス）、（ｃ）
はレジスタ６（：トレーサ書込みデータ）、（ｄ）はレ
ジスタ11（：トレーサライトイネーブル）、（ｅ）はレ
ジスタ13（：分岐方向一致フラグ）、（ｆ）はカウンタ
12、（ｇ）はレジスタ７（：トレーサアドレス）、
（ｈ）はトレーサメモリ８を示したものである。

そして、第４図の（ａ）に示すレジスタ９において
「BR」はマイクロ命令順序制御コマンドが条件分岐コマ
ンドであることを示し、それ以外は無条件分岐コマンド
であることを示す。そして、トレーサ書込み許可を示す
レジスタ11はデコーダ10によりレジスタ９が条件分岐コ
マンドを保持した次のタイミングでONとなるから第４図
に示すT₄，T₅，T₉，T₁₁，T₁₃，T₁₅のタイミングでONと
なり、また、デコーダ10の出力105（セツト信号）も同
じタイミングでONとなる。このデコーダ10の出力105
（セツト信号）によりレジスタ（トレーサ書込みデータ
レジスタ）６には第４図（ｃ）に示すように、T₄のタイ
ミングでアドレスＥが、T₅のタイミングでＧが、T₉のタ
イミングでＪが、T₁₁のタイミイグでＪが、T₁₃のタイミ
ングでＪが、T₁₅のタイミングでＬがそれぞれセツトさ
れ、他のタイミングでは値がホールドされる。

また、第４図の（ｅ）に示すレジスタ（分岐方向一致
フラグレジスタ）13は、第４図の（ｂ）に示すレジスタ
５と第４図の（ｃ）に示すレジスタ６がT₁₀とT₁₂のタイ
ミングで一致するからデコーダ10の出力105（セツト信
号）によりタイミングT₄，T₅，T₉，T₁₅で値「０」がセ
ツトされ、タイミングT₁₁，T₁₃で値「１」がセツトされ
る。そして、他のタイミングでは値がホールドされるか
らレジスタ13の値が「１」となるのはT₁₁〜T₁₄のタイミ
ングとなる。

また、カウンタ12は、デコーダ10の出力105（セット
信号）と比較回路14の出力とにより第４図（ｆ）に示す
ように、タイミングT₁₁で001→002にカウントアツプさ
れ、タイミングT₁₃で002→003にカウントアツプされ
る。そして、タイミングT₄とタイミングT₅とタイミング
T₉とタイミングT₁₅では初期値001にリセットされ、他の
タイミングでは値がホールドされる。

また、レジスタ（トレーサアドレスレジスタ）７は、
セツト条件が満足される第４図に示すタイミングT₄，
T₅，T₉，T₁₁，T₁₃で＋１加算される。そして、タイミン
グT₁₃ではデコーダ10の出力105（セツト信号）はONであ
るが、このタイミングT₁₃で比較回路14の結果が不一致
でなくかつタイミングT₁₂でのカウンタ12のカウント値
が初期値「001」でないのでレジスタ（トレーサアドレ
スレジスタ）７のセツト条件は満たされず値がホールド
（Hold）される。また、他のタイミングでも値はホール
ドされる。

そして、トレーサメモリ８への書込み動作は、レジス
タ11の出力であるイネーブル信号によるので、レジスタ
11の値により第４図に示すタイミングT₅，T₆，T₁₀，
T₁₂，T₁₄，T₁₆で書込みが行なわれる。T₅のタイミング
では、T₄のタイミングでのレジスタ（分岐方向一致フラ
グレジスタ）13の値が「０」であるからセレクタ15がレ
ジスタ（トレーサ書込みレジスタ）６を選択するので、
トレーサメモリ８にはT₄のタイミングでのレジスタ６の
値であるマイクロ命令アドレスＥが格納される。同様に
タイミングT₆ではマイクロ命令アドレスＧがトレーサメ
モリ８の次の番地に格納され、タイミング₁₀ではマイク
ロ命令アドレスＪが更に次の番地に格納される。そし
て、タイミングT₁₂ではタイミングT₁₁でレジスタ（分岐
方向一致フラグレジスタ）13の値が「１」となるので、
セレクタ15はカウンタ12を選択し、タイミングT₁₁での
カウンタ12の値「002」が次の番地に格納される。

タイミングT₁₄では同様にしてカウン値「003」が格納
されるが、タイミングT₁₃においてレジスタ（トレーサ
アドレスレジスタ）７はホールドされるので、カウンタ
値「003」はタイミングT₁₂で格納した番地に上書きされ
る。

タイミングT₁₆では、タイミングT₁₅でレジスタ（分岐
方向一致フラグレジスタ）13の値が「０」となるので、
セレクタ15はレジスタ（トレーサ書込みデータレジス
タ）６を選択し、タイミングT₁₅での値のマイクロ命令
アドレスＬが次の番地に格納される。

以上の結果、トレーサメモリ８の格納データは第３図
の（ｂ）で示されるとおりとなり、第３図（ａ）の従来
方式での結果を比べてかなり少なくなる。

〔発明の効果〕

以上説明したように本発明によれば、不必要な履歴情
報が格納されないのでトレーサメモリの容量を低減でき
る効果がある。また、ループのような繰り返しシーケン
スのトレースにおいては、その繰り返しの回数を履歴情
報とすることにより、冗長の部分を削除でき、トレーサ
メモリを有効に活用できる効果がある。

【図面の簡単な説明】

第１図は本発明による履歴情報格納方式の一実施例を
示すブロツク図、第２図および第３図は第１図の動作説
明に供する本発明の説明に用いたマイクロプログラムお
よびトレーサメモリの格納結果を示す動作説明図、第４
図は本発明における動作のタイムチヤート、第５図は従
来のマイクロ命令シーケンストレースの一例を示すブロ
ツク図である。１……制御記憶、2,3……レジスタ、４……分岐判定回
路、5,6,7……レジスタ、８……トレーサメモリ、９…
…レジスタ、10……デコーダ、11……レジスタ、12……
カウンタ、13……レジスタ、14……比較回路、15……セ
レクタ、16……デコーダ、17……オアゲート、18,19…
…アンドゲート。

Claims

【特許請求の範囲】

【請求項１】制御記憶に格納されたマイクロプログラム
で制御されるデータ処理システムで、実行したマイクロ
命令のアドレスおよび制御情報を履歴情報として格納す
るトレーサにおいて、前記マイクロ命令が条件分岐したときその分岐方向が前
回条件分岐したときの分岐方向と一致しているかをチェ
ックし、一致していればマイクロプログラムのループ処
理の出現とみなしてその連続一致回数を計数し、この計
数結果を履歴情報として格納する格納手段を備え、前記計数結果が２以上となるときは、前記計数結果のみ
を履歴情報として格納するようにしたことを特徴とする
履歴情報格納方式。