JPS6248866B2 - - Google Patents
Info
- Publication number
- JPS6248866B2 JPS6248866B2 JP56113361A JP11336181A JPS6248866B2 JP S6248866 B2 JPS6248866 B2 JP S6248866B2 JP 56113361 A JP56113361 A JP 56113361A JP 11336181 A JP11336181 A JP 11336181A JP S6248866 B2 JPS6248866 B2 JP S6248866B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- instruction
- counter
- test
- execution time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005259 measurement Methods 0.000 claims description 26
- 238000012360 testing method Methods 0.000 claims description 26
- 238000004891 communication Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、コンピユータインストラクシヨン実
行時間測定装置、特にコンピユータのインストラ
クシヨンにより制御され、かつ正確な動作を行う
ことが必要な自動制御システムやセンサー等と組
合せて使用し、これらを忠実に動作させることが
必要なコンピユータのインストラクシヨン実行時
間の測定を自動的に行うことができるインストラ
クシヨン実行時間測定装置に関する。
行時間測定装置、特にコンピユータのインストラ
クシヨンにより制御され、かつ正確な動作を行う
ことが必要な自動制御システムやセンサー等と組
合せて使用し、これらを忠実に動作させることが
必要なコンピユータのインストラクシヨン実行時
間の測定を自動的に行うことができるインストラ
クシヨン実行時間測定装置に関する。
従来、コンピユータのインストラクシヨン実行
時間を測定する方法としては次の２つが知られて
いる。
時間を測定する方法としては次の２つが知られて
いる。
第１の方法は、被測定インストラクシヨンを繰
り返して実行するプログラムと、このプログラム
から被測定インストラクシヨンのみを除いたプロ
グラムとを用意し、この２つのプログラムを供試
体コンピユータに別々に実行させ、両プログラム
の実行時間をストツプウオツチ等の時間計測器を
用いて計測し、両プログラムの実行時間の差を求
め、これを繰返し実行回数で割ることにより被測
定インストラクシヨンの実行時間を算出するもの
である。この方法によると、ストツプウオツチに
よる手動測定が可能であるが、測定誤差を小さく
するためにプログラムの繰返し実行回数をふやす
必要があり、また回数をふやして精度を上げよう
としてもコンピユータのインストラクシヨンの種
類は一般に数十から百数十程度あるため、これら
の全インストラクシヨンについて測定するには所
要時間がそれだけふえてしまうという欠点があ
る。
り返して実行するプログラムと、このプログラム
から被測定インストラクシヨンのみを除いたプロ
グラムとを用意し、この２つのプログラムを供試
体コンピユータに別々に実行させ、両プログラム
の実行時間をストツプウオツチ等の時間計測器を
用いて計測し、両プログラムの実行時間の差を求
め、これを繰返し実行回数で割ることにより被測
定インストラクシヨンの実行時間を算出するもの
である。この方法によると、ストツプウオツチに
よる手動測定が可能であるが、測定誤差を小さく
するためにプログラムの繰返し実行回数をふやす
必要があり、また回数をふやして精度を上げよう
としてもコンピユータのインストラクシヨンの種
類は一般に数十から百数十程度あるため、これら
の全インストラクシヨンについて測定するには所
要時間がそれだけふえてしまうという欠点があ
る。
第２の方法は第１の方法で述べた２つのプログ
ラムをそれぞれ供試体コンピユータで実行させ、
供試体コンピユータ内部のインターバルタイマ
（内部時計）により実行時間を求める方法であ
る。この第２の方法によれば、インストラクシヨ
ン実行時間の自動測定が可能となるが、通常、コ
ンピユータのインターバルタイマの基準となるク
ロツクはインストラクシヨンを実行させるための
クロツクと共通のクロツクを使用しているために
クロツクに誤差が発生すると、その誤差がそのま
まインストラクシヨンの実行時間および測定の基
準となるインターバルタイマの両方に影響を与
え、測定精度が下がるという欠点がある。
ラムをそれぞれ供試体コンピユータで実行させ、
供試体コンピユータ内部のインターバルタイマ
（内部時計）により実行時間を求める方法であ
る。この第２の方法によれば、インストラクシヨ
ン実行時間の自動測定が可能となるが、通常、コ
ンピユータのインターバルタイマの基準となるク
ロツクはインストラクシヨンを実行させるための
クロツクと共通のクロツクを使用しているために
クロツクに誤差が発生すると、その誤差がそのま
まインストラクシヨンの実行時間および測定の基
準となるインターバルタイマの両方に影響を与
え、測定精度が下がるという欠点がある。
本発明の目的は上記欠点を除去し、被測定イン
ストラクシヨン実行時間の高精度かつ高速度な自
動測定ができるコンピユータインストラクシヨン
実行時間測定装置を提供することにある。
ストラクシヨン実行時間の高精度かつ高速度な自
動測定ができるコンピユータインストラクシヨン
実行時間測定装置を提供することにある。
本発明のコンピユータインストラクシヨン実行
時間測定装置は、被測定インストラクシヨンを含
まないプログラムと被測定インストラクシヨンを
含むプログラムとから構成される供試体コンピユ
ータのプログラムを測定用コンピユータから供試
体用コンピユータにロードし、前記測定用コンピ
ユータ内の測定用プログラムと前記供試体コンピ
ユータのプログラムとを同期をとりながら実行
し、前記被測定インストラクシヨンを含まないプ
ログラムと被測定インストラクシヨンを含むプロ
グラムの両プログラムの実行時間を測定し、得ら
れた両プログラムの実行時間の差と実行回数から
被測定インストラクシヨンの実行時間を算出し、
前記供試体コンピユータのインストラクシヨンの
実行時間の自動測定を行ない、任意実行回数あた
りの実行時間をもとめることができるようにした
ことを特徴とする。
時間測定装置は、被測定インストラクシヨンを含
まないプログラムと被測定インストラクシヨンを
含むプログラムとから構成される供試体コンピユ
ータのプログラムを測定用コンピユータから供試
体用コンピユータにロードし、前記測定用コンピ
ユータ内の測定用プログラムと前記供試体コンピ
ユータのプログラムとを同期をとりながら実行
し、前記被測定インストラクシヨンを含まないプ
ログラムと被測定インストラクシヨンを含むプロ
グラムの両プログラムの実行時間を測定し、得ら
れた両プログラムの実行時間の差と実行回数から
被測定インストラクシヨンの実行時間を算出し、
前記供試体コンピユータのインストラクシヨンの
実行時間の自動測定を行ない、任意実行回数あた
りの実行時間をもとめることができるようにした
ことを特徴とする。
次に本発明の一実施例について図面を参照して
説明する。第１図は本発明の一実施例を示すブロ
ツク図、第２図は第１図の実施例で使用する、供
試体コンピユータおよび測定用コンピユータのプ
ログラムを示すフローチヤートである。測定用コ
ンピユータ１は通信用インタフエース３、および
通信回線４を介して供試体コンピユータ２へ、供
試体用コンピユータのプログラム２２をロードす
る。このロード命令は測定用コンピユータのプロ
グラム２１のロード命令２１１により行う。次
に、測定用コンピユータ１から計測器インタフエ
ース１０および汎用の計測器バス１２を介してユ
ニバーサルカウンタ９へ動作モード設定およびイ
ニシアライズ２１２を行う。次に、測定用コンピ
ユータ１は通信用インタフエース３および通信回
線４を介して供試体コンピユータ２へユニバーサ
ルカウンタ９の動作モード設定およびイニシアラ
イズ完了を知らせる同期コードの出力２１３を行
い、この同期コードの入力2201を行つた供試体コ
ンピユータ２は第１の試験用プログラム２２１の
実行を開始する。
説明する。第１図は本発明の一実施例を示すブロ
ツク図、第２図は第１図の実施例で使用する、供
試体コンピユータおよび測定用コンピユータのプ
ログラムを示すフローチヤートである。測定用コ
ンピユータ１は通信用インタフエース３、および
通信回線４を介して供試体コンピユータ２へ、供
試体用コンピユータのプログラム２２をロードす
る。このロード命令は測定用コンピユータのプロ
グラム２１のロード命令２１１により行う。次
に、測定用コンピユータ１から計測器インタフエ
ース１０および汎用の計測器バス１２を介してユ
ニバーサルカウンタ９へ動作モード設定およびイ
ニシアライズ２１２を行う。次に、測定用コンピ
ユータ１は通信用インタフエース３および通信回
線４を介して供試体コンピユータ２へユニバーサ
ルカウンタ９の動作モード設定およびイニシアラ
イズ完了を知らせる同期コードの出力２１３を行
い、この同期コードの入力2201を行つた供試体コ
ンピユータ２は第１の試験用プログラム２２１の
実行を開始する。
被測定インストラクシヨンのセツト２２１１を
行つたのち、供試体コンピユータ２のカウンタに
初期値10000のセツト2212を行う。次にユニバー
サルカウンタ９のスタート命令2213を行う。すな
わち、入出力バス５を介して被測定インストラク
シヨンの実行開始もしくは完了を指示する命令ア
ドレスコード、および命令アドレスコードが実行
開始か、もしくは完了であるかを判定する命令デ
ータコードがこの順序でタイミングをずらして命
令デコーダ８に入力され、また前記命令アドレス
コードを同じタイミングで取込むためのアドレス
ストローブ信号６および命令データコードを同じ
タイミングで取込むためのデータストローブ信号
７も命令デコーダ８に入力される。さらに入出力
バス５を介して供試体コンピユータ２よりのクロ
ツクパルスが命令デコーダ８のアンド回路８２に
与えられる。命令アドレスコードは、同じタイミ
ングで入力するアドレスストローブ信号６により
アドレスデコーダ８１にラツチされ、デコードし
たうえアンド回路８２に２値信号のレベル“１”
として出力する。命令データコードは、レベル
“１”として否定回路８３、およびJK型フリツプ
フロツプ回路８４のＪ入力端子に入力し、また、
否定回路８３によつてレベル“０”となつてフリ
ツプフロツプ回路８４のＫ入力端子に加えられ
る。
行つたのち、供試体コンピユータ２のカウンタに
初期値10000のセツト2212を行う。次にユニバー
サルカウンタ９のスタート命令2213を行う。すな
わち、入出力バス５を介して被測定インストラク
シヨンの実行開始もしくは完了を指示する命令ア
ドレスコード、および命令アドレスコードが実行
開始か、もしくは完了であるかを判定する命令デ
ータコードがこの順序でタイミングをずらして命
令デコーダ８に入力され、また前記命令アドレス
コードを同じタイミングで取込むためのアドレス
ストローブ信号６および命令データコードを同じ
タイミングで取込むためのデータストローブ信号
７も命令デコーダ８に入力される。さらに入出力
バス５を介して供試体コンピユータ２よりのクロ
ツクパルスが命令デコーダ８のアンド回路８２に
与えられる。命令アドレスコードは、同じタイミ
ングで入力するアドレスストローブ信号６により
アドレスデコーダ８１にラツチされ、デコードし
たうえアンド回路８２に２値信号のレベル“１”
として出力する。命令データコードは、レベル
“１”として否定回路８３、およびJK型フリツプ
フロツプ回路８４のＪ入力端子に入力し、また、
否定回路８３によつてレベル“０”となつてフリ
ツプフロツプ回路８４のＫ入力端子に加えられ
る。
前記のクロツクパルスは、ユニバーサルカウン
タを動作させているときは常にレベル“１”をと
るように制御されて出力しており、アンド回路８
２の入力であるアドレスデコーダ８１の出力、お
よび命令データストローブ信号は、レベル“１”
で同時にアンド回路に入力し、クロツクパルスと
アンド条件が成立したときに出力としてレベル
“１”のクロツクパルスをフリツプフロツプ回路
８４の同期クロツク入力端子Ｃに入力する。
タを動作させているときは常にレベル“１”をと
るように制御されて出力しており、アンド回路８
２の入力であるアドレスデコーダ８１の出力、お
よび命令データストローブ信号は、レベル“１”
で同時にアンド回路に入力し、クロツクパルスと
アンド条件が成立したときに出力としてレベル
“１”のクロツクパルスをフリツプフロツプ回路
８４の同期クロツク入力端子Ｃに入力する。
従つてフリツプフロツプ回路８４のＱ出力端子
にユニバーサルカウンタ９をスタートさせるレベ
ル“１”のゲート信号１１を発生してユニバーサ
ルカウンタ９をスタートさせたのち、被測定イン
ストラクシヨン実行2214を行い、さらに供試体コ
ンピユータのカウンタをインクリメントしながら
繰返し10000回の実行2215を行い、繰返し実行回
数10000回に達すると、ユニバーサルカウンタの
ストツプ命令2216を行う。すなわち、否定回路８
３およびフリツプフロツプ回路８４のＪ入力端子
に入力される信号がレベル“０”となり、フリツ
プフロツプ回路８４のＱ出力端子のゲート信号１
１はレベル“０”となり、その実行時間の計測を
完了する。次に測定完了同期コードの出力2202を
通信用インターフエース３および通信回線４を介
して測定用コンピユータ１に行う。測定用コンピ
ユータ１はこの測定完了同期コードの入力２１４
を行うと、ユニバーサルカウンタ９にインストラ
クシヨン実行時間データの転送の要求命令２１５
を行い、転送されてくる実行時間の読込み２１６
を行い、第１の試験用プログラムの実行時間ＴA
を得る。このようにして、被測定インストラクシ
ヨンを含む第１の試験用プログラムの実行が完了
すると、引続き第２の試験用プログラム２２２の
実行を開始する。このプログラム２２２は第１の
試験用プログラム２２１から、インストラクシヨ
ンのセツト2211、および被測定インストラクシヨ
ン実行2214を除いたものであり、第１の試験用プ
ログラムと同様に実行することができて、プログ
ラムの実行時間ＴBが得られる。
にユニバーサルカウンタ９をスタートさせるレベ
ル“１”のゲート信号１１を発生してユニバーサ
ルカウンタ９をスタートさせたのち、被測定イン
ストラクシヨン実行2214を行い、さらに供試体コ
ンピユータのカウンタをインクリメントしながら
繰返し10000回の実行2215を行い、繰返し実行回
数10000回に達すると、ユニバーサルカウンタの
ストツプ命令2216を行う。すなわち、否定回路８
３およびフリツプフロツプ回路８４のＪ入力端子
に入力される信号がレベル“０”となり、フリツ
プフロツプ回路８４のＱ出力端子のゲート信号１
１はレベル“０”となり、その実行時間の計測を
完了する。次に測定完了同期コードの出力2202を
通信用インターフエース３および通信回線４を介
して測定用コンピユータ１に行う。測定用コンピ
ユータ１はこの測定完了同期コードの入力２１４
を行うと、ユニバーサルカウンタ９にインストラ
クシヨン実行時間データの転送の要求命令２１５
を行い、転送されてくる実行時間の読込み２１６
を行い、第１の試験用プログラムの実行時間ＴA
を得る。このようにして、被測定インストラクシ
ヨンを含む第１の試験用プログラムの実行が完了
すると、引続き第２の試験用プログラム２２２の
実行を開始する。このプログラム２２２は第１の
試験用プログラム２２１から、インストラクシヨ
ンのセツト2211、および被測定インストラクシヨ
ン実行2214を除いたものであり、第１の試験用プ
ログラムと同様に実行することができて、プログ
ラムの実行時間ＴBが得られる。
第１および第２の試験用プログラムの実行時間
ＴAおよびＴBが得られると、測定用コンピユータ
１は被測定インストラクシヨン実行時間の演算２
１７を行い、次の(1)式の演算により一つの被測定
インストラクシヨンの実行時間ＴXを出力する。
ＴAおよびＴBが得られると、測定用コンピユータ
１は被測定インストラクシヨン実行時間の演算２
１７を行い、次の(1)式の演算により一つの被測定
インストラクシヨンの実行時間ＴXを出力する。
ＴX＝（ＴA−ＴB）／10000 ………(1)
次にこの演算結果のラインプリンタ１３への出
力２１８を行う。
力２１８を行う。
本発明は以上説明したように、被測定インスト
ラクシヨンを含む第１の試験用プログラムと、第
１の試験用プログラムから被測定インストラクシ
ヨンのセツトおよび実行を除いた第２の試験用プ
ログラムとを測定用コンピユータにより供試体コ
ンピユータに実行させ、その実行時間の差と繰返
し実行回数とにより、被測定インストラクシヨン
実行時間の高精度かつ高速度な自動測定ができる
という効果がある。
ラクシヨンを含む第１の試験用プログラムと、第
１の試験用プログラムから被測定インストラクシ
ヨンのセツトおよび実行を除いた第２の試験用プ
ログラムとを測定用コンピユータにより供試体コ
ンピユータに実行させ、その実行時間の差と繰返
し実行回数とにより、被測定インストラクシヨン
実行時間の高精度かつ高速度な自動測定ができる
という効果がある。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の実施例で使用する測定用コンピ
ユータおよび供試体コンピユータ用プログラムを
示すフローチヤートである。 １……測定用コンピユータ、２……供試体コン
ピユータ、３……通信用インターフエース、４…
…通信回線、５……入出力バス、６……アドレス
ストローブ信号、７……データストローブ信号、
８……命令デコーダ、９……ユニバーサルカウン
タ、１０……計測器インタフエース、１１……ユ
ニバーサルカウンタゲート信号、１２……計測器
バス、１３……ラインプリンタ、８１……アドレ
スデコーダ、８２……アンド回路、８３……否定
回路、８４……フリツプフロツプ回路、２１……
測定用コンピユータのプログラム、２２……供試
体コンピユータのプログラム、２２１……第１の
試験用プログラム、２２２……第２の試験用プロ
グラム。
第２図は第１図の実施例で使用する測定用コンピ
ユータおよび供試体コンピユータ用プログラムを
示すフローチヤートである。 １……測定用コンピユータ、２……供試体コン
ピユータ、３……通信用インターフエース、４…
…通信回線、５……入出力バス、６……アドレス
ストローブ信号、７……データストローブ信号、
８……命令デコーダ、９……ユニバーサルカウン
タ、１０……計測器インタフエース、１１……ユ
ニバーサルカウンタゲート信号、１２……計測器
バス、１３……ラインプリンタ、８１……アドレ
スデコーダ、８２……アンド回路、８３……否定
回路、８４……フリツプフロツプ回路、２１……
測定用コンピユータのプログラム、２２……供試
体コンピユータのプログラム、２２１……第１の
試験用プログラム、２２２……第２の試験用プロ
グラム。
Claims (1)
- １ 被測定インストラクシヨンの実行時間を測定
される供試体に試験用プログラムをロードして実
行させる測定用プログラムをロードした測定用コ
ンピユータと、前記試験用プログラムの実行時間
を計測するユニバーサルカウンタと、前記試験用
プログラムを実行して前記供試体コンピユータか
ら出力される命令アドレスコードを、これとほぼ
同じタイミングで出力するアドレスストローブ信
号を受けてデコードおよびラツチして２値の一方
のレベルを出力するアドレスデコーダ、および前
記アドレスデコーダの出力を入力とし、前記供試
体コンピユータから前記アドレスコードのタイミ
ングよりも遅れて出力される命令データコードお
よびこれとほぼ同じタイミングで出力されるデー
タストローブ信号、ならびにクロツク信号を入力
とし、前記命令データコードが２値の一方のレベ
ルとなる時に前記ユニバーサルカウンタをスター
トさせ、前記命令データコードが２値の他方のレ
ベルとなる時に前記ユニバーサルカウンタをスト
ツプさせる２値のゲート信号を出力する論理回路
を有する命令デコーダと、前記ユニバーサルカウ
ンタの計測した実行時間から前記測定用コンピユ
ータが演算する前記被測定インストラクシヨンの
実行時間を出力する周辺装置と、前記測定用コン
ピユータと前記供試体コンピユータ間をインタフ
エースする通信用インタフエースと、前記測定用
コンピユータと前記ユニバーサルカウンタ間をイ
ンタフエースする計測器用インタフエースとを備
え、前記試験用プログラムが、前記供試体コンピ
ユータに被測定インストラクシヨンをセツトし、
前記供試体コンピユータのカウンタに初期値をセ
ツトし、前記ユニバーサルカウタにスタートを命
令し、前記被測定インストラクシヨンを繰返し実
行させ、前記供試体コンピユータのカウンタを実
行回数に応じてインクリメントし、所定の繰返し
回数に達すると前記ユニバーサルカウンタにスト
ツプを命令するように構成される第１の試験用プ
ログラムと、前記供試体コンピユータのカウンタ
に初期値をセツトし、前記ユニバーサルカウンタ
にスタートを命令し、前記供試体コンピユータの
カウンタを前記繰返し回数だけインクリメント
し、前記ユニバーサルカウンタにストツプを命令
するように構成される第２の試験用プログラムと
を有し、前記第１および第２の試験用プログラム
の実行時間の差を前記繰返し回数に正比例する量
で割る計算を前記測定用コンピユータにより演算
し、任意実行回数あたりのインストラクシヨン実
行時間を測定できることを特徴とするコンピユー
タインストラクシヨン実行時間測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113361A JPS5816356A (ja) | 1981-07-20 | 1981-07-20 | コンピユ−タインストラクシヨン実行時間測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113361A JPS5816356A (ja) | 1981-07-20 | 1981-07-20 | コンピユ−タインストラクシヨン実行時間測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5816356A JPS5816356A (ja) | 1983-01-31 |
| JPS6248866B2 true JPS6248866B2 (ja) | 1987-10-15 |
Family
ID=14610327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56113361A Granted JPS5816356A (ja) | 1981-07-20 | 1981-07-20 | コンピユ−タインストラクシヨン実行時間測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816356A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856163A (ja) * | 1981-09-30 | 1983-04-02 | Fujitsu Ltd | 命令実行時間の測定方法 |
| US5121501A (en) * | 1989-12-27 | 1992-06-09 | International Business Machines Corporation | First processor inserting hooks into software and sending unique identifications to output bus and second processor associating data frames and time with these unique identifications |
-
1981
- 1981-07-20 JP JP56113361A patent/JPS5816356A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5816356A (ja) | 1983-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2034993A (en) | Method for high resolution and high accuracy time measurement | |
| JPS6248866B2 (ja) | ||
| JPH035801A (ja) | プログラマブルコントローラ | |
| JP2545234Y2 (ja) | タイミング補正回路 | |
| WO2019056192A1 (zh) | 上电复位时间的测量方法及*** | |
| JP2827446B2 (ja) | 電動機の速度検出方法 | |
| JP2761306B2 (ja) | インタ−バルタイマのテスト方法 | |
| JPS60254340A (ja) | 情報処理装置の命令実行時間測定装置 | |
| JP2607113B2 (ja) | Ａ／ｄ変換方法 | |
| JPH0296848A (ja) | 命令の実行時間測定方法 | |
| JPS5933079Y2 (ja) | デ−タの事象測定装置 | |
| SU392535A1 (ru) | Способ измерения ошибки преобразования угла | |
| JPH0450616B2 (ja) | ||
| JPS59221710A (ja) | シ−ケンスプログラムの演算処理時間測定方式 | |
| JPS6359021A (ja) | アナログ・デイジタル変換装置 | |
| JP2697695B2 (ja) | アダプタ装置 | |
| JPH055514Y2 (ja) | ||
| JPH02674B2 (ja) | ||
| JPS61165171A (ja) | マイクロコンピユ−タ | |
| JPS61189472A (ja) | 集積回路の試験法 | |
| JPH05333956A (ja) | タイマ回路 | |
| JPS59216069A (ja) | 論理回路診断装置 | |
| JPH01143100A (ja) | 高速ランダムアクセスメモリテスト装置 | |
| JPS61117466A (ja) | 伝搬遅延時間の測定方法 | |
| JPS62236047A (ja) | プログラムの処理時間測定装置 |