JPS6247151A - 相互接続部を基板に形成する方法 - Google Patents
相互接続部を基板に形成する方法Info
- Publication number
- JPS6247151A JPS6247151A JP61166858A JP16685886A JPS6247151A JP S6247151 A JPS6247151 A JP S6247151A JP 61166858 A JP61166858 A JP 61166858A JP 16685886 A JP16685886 A JP 16685886A JP S6247151 A JPS6247151 A JP S6247151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- forming
- doped region
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 79
- 230000015572 biosynthetic process Effects 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 47
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 10
- 238000001953 recrystallisation Methods 0.000 claims description 9
- 230000000644 propagated effect Effects 0.000 claims 3
- 230000005669 field effect Effects 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001902 propagating effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、絶縁層上のシリコンを用いたＭＯ８集積回路
の分野に関し、更に詳細には、ディバイスの相互接続部
を基板に形成する方法に関する。
の分野に関し、更に詳細には、ディバイスの相互接続部
を基板に形成する方法に関する。
本出願は、エピタキシャル状の層を絶縁層上に形成する
方法の改良に関するものであり、基板への相互接続部の
形成に関するものである。
方法の改良に関するものであり、基板への相互接続部の
形成に関するものである。
絶縁層上にエピタキシャル状の層を形成する方法につい
ては、本出願人に鎮護された、１９８５年２月１１日出
願の米国特許願第７（１０），６０７号１発明の名称［
シリコン基板上に絶縁されたシリコン領域と電界効果形
ディバイスを形成する方法」に述べられている。この出
願の方法では、絶縁層はシリコン基板上に形成され、か
つ開［］がこの絶縁層に形成される。その後、絶縁層上
にポリシリコン層が被着され、このポリシリコン層は開
口を通して基板と接触している。ここでは、基板の結晶
構造を開口を介してポリシリコン層に伝播することによ
りポリシリコン層を再結晶化する様々な処理工程が示さ
れている。シードウィンドウ（Ｓ・・ｄｗｉｎｄｏｗｓ
）上には比較的高品質な結晶シリコンが形成され、この
ウィンドウを通して再結晶化が行なわれる。これら領域
は、ＭＯ８電界効果形ディバイスのチャネル領域として
使用される。これらディバイスのソースおよびドレイン
領域は、絶縁層上で、シード・ウィンドウに隣接する再
結晶化ポリシリコン層に形成される。したがって、ソー
スおよびドレイン領域は、基板からは絶縁されている。
ては、本出願人に鎮護された、１９８５年２月１１日出
願の米国特許願第７（１０），６０７号１発明の名称［
シリコン基板上に絶縁されたシリコン領域と電界効果形
ディバイスを形成する方法」に述べられている。この出
願の方法では、絶縁層はシリコン基板上に形成され、か
つ開［］がこの絶縁層に形成される。その後、絶縁層上
にポリシリコン層が被着され、このポリシリコン層は開
口を通して基板と接触している。ここでは、基板の結晶
構造を開口を介してポリシリコン層に伝播することによ
りポリシリコン層を再結晶化する様々な処理工程が示さ
れている。シードウィンドウ（Ｓ・・ｄｗｉｎｄｏｗｓ
）上には比較的高品質な結晶シリコンが形成され、この
ウィンドウを通して再結晶化が行なわれる。これら領域
は、ＭＯ８電界効果形ディバイスのチャネル領域として
使用される。これらディバイスのソースおよびドレイン
領域は、絶縁層上で、シード・ウィンドウに隣接する再
結晶化ポリシリコン層に形成される。したがって、ソー
スおよびドレイン領域は、基板からは絶縁されている。
本発明において形成される致互接続部の好ましい実施例
は、上記出願で示された方法と組合わされるものである
ので、それら方法の一部については、本発明に関連して
説明する。
は、上記出願で示された方法と組合わされるものである
ので、それら方法の一部については、本発明に関連して
説明する。
ＭＯＢディバイスを製造する際、基板に相互接続部を形
成することは周知である。これら相互接続部は、クロス
アンダ−と呼称されることがあり、またポリシリコン層
からのドーパントを基板に打ち込んで、このクロスアン
ダ−を形成する場合も多い。基板に形成された相互接続
部すなわちクロスアンダ−は、米国特許第４，０１３，
４８９号および第第３．９６４．０９２号に述べられて
いる。これら方法では、基板自体が能動回路ディバイス
の一部を成している。絶縁回路上のシリコンに関する技
術では、基板から能動回路を分離する試みがある。本発
明は、能動ディバイス自体は絶縁層上の再結晶化層に形
成されるものにおいて、相互接続部を基板に形成する方
法に関するものでおる。
成することは周知である。これら相互接続部は、クロス
アンダ−と呼称されることがあり、またポリシリコン層
からのドーパントを基板に打ち込んで、このクロスアン
ダ−を形成する場合も多い。基板に形成された相互接続
部すなわちクロスアンダ−は、米国特許第４，０１３，
４８９号および第第３．９６４．０９２号に述べられて
いる。これら方法では、基板自体が能動回路ディバイス
の一部を成している。絶縁回路上のシリコンに関する技
術では、基板から能動回路を分離する試みがある。本発
明は、能動ディバイス自体は絶縁層上の再結晶化層に形
成されるものにおいて、相互接続部を基板に形成する方
法に関するものでおる。
〔発明の概要〕
本発明は、シリコン基板上に形成された絶縁層上に半導
体層を形成する方法の改良に関し、でいる。
体層を形成する方法の改良に関し、でいる。
更に詳細には、多結晶シリコン（ポリシリコン）のよう
な半導体層は、絶縁層における開［−１を通［２てシリ
コン基板の結晶構造を伝播することにより再結晶化され
る。ＭＯ８電界効果形ディバイスのよう彦ディバイスは
、半導体層に形成され、かつ絶縁層により基板から絶縁
されている。本発明は、上にある半導体層のディバイス
間に相互接続部を与えるため、基板自体に相互接続部を
形成することに関している。絶縁層上に半導体層を被着
する前に、ドープ領域は基板に形成される。このドープ
領域の少くとも一部上の絶縁層に開口を形成して、ドー
プ領域が半導体層に接触するようにしている。半導体層
はこの開口を通して再結晶化され、それにより、たとえ
は再結晶化層のソースおよびドレイン領域とクロスアン
ダ−とを接続している。
な半導体層は、絶縁層における開［−１を通［２てシリ
コン基板の結晶構造を伝播することにより再結晶化され
る。ＭＯ８電界効果形ディバイスのよう彦ディバイスは
、半導体層に形成され、かつ絶縁層により基板から絶縁
されている。本発明は、上にある半導体層のディバイス
間に相互接続部を与えるため、基板自体に相互接続部を
形成することに関している。絶縁層上に半導体層を被着
する前に、ドープ領域は基板に形成される。このドープ
領域の少くとも一部上の絶縁層に開口を形成して、ドー
プ領域が半導体層に接触するようにしている。半導体層
はこの開口を通して再結晶化され、それにより、たとえ
は再結晶化層のソースおよびドレイン領域とクロスアン
ダ−とを接続している。
本発明は、絶縁層上に形成された再結晶化半導＝１１一
体層に集積回路を形成した集積回路構造に、相互接続部
を形成する方法である。以下の説明における詳細な記載
、たとえば特定な導電形勢は、本発明の理解を助けるた
めのものであって、本発明はこれら記載に限定されない
ことは、当業者には明白であろう。また、周知の工程な
どについては、本発明を不明瞭なものとしないよう、詳
細な説明は省略する。
を形成する方法である。以下の説明における詳細な記載
、たとえば特定な導電形勢は、本発明の理解を助けるた
めのものであって、本発明はこれら記載に限定されない
ことは、当業者には明白であろう。また、周知の工程な
どについては、本発明を不明瞭なものとしないよう、詳
細な説明は省略する。
前述したように、本発明は、本出願人に譲渡された、１
９８５年２月１１日出願の米国特許願第７（１０）．６
０７号、発明の名称「シリコン基板上に、絶縁されたシ
リコン領域と電界効果形ディバイスを形成する方法」の
改良に関する。この出願には、本発明におけるある工程
が詳細に示されている。
９８５年２月１１日出願の米国特許願第７（１０）．６
０７号、発明の名称「シリコン基板上に、絶縁されたシ
リコン領域と電界効果形ディバイスを形成する方法」の
改良に関する。この出願には、本発明におけるある工程
が詳細に示されている。
以下において、当該出願については１先行出願〃と言う
ことにする。後述するように、本発明は先行出願におけ
る再結晶化なしでも実施し得る。
ことにする。後述するように、本発明は先行出願におけ
る再結晶化なしでも実施し得る。
本発明の方法は、相補形金属酸化膜半導体（０ＭＯ８）
集積回路の製造に適している。したがって、以下の説明
では、特定の導電形の電界効果形ディバイスを製造する
のに使用される領域（たとえば、ウェル）に関連して述
べられている。なお、本発明では他の技術を用いること
も可能であることは、当業者には明白であろう。
集積回路の製造に適している。したがって、以下の説明
では、特定の導電形の電界効果形ディバイスを製造する
のに使用される領域（たとえば、ウェル）に関連して述
べられている。なお、本発明では他の技術を用いること
も可能であることは、当業者には明白であろう。
以下、添付の図面に基づいて、本発明の実施例について
説明する。
説明する。
第１図は、ｎ−ウェル１３を含むＰ形単結晶シリコン基
板１０を示している。ｎ−ウェルは、集積回路のＰ−チ
ャネル・ディバイスの製造に部分的に使用される。基板
１０は、基板の表面全体をおおう二酸化シリコン層１６
を含んでいる。この表面上にフォト・レジスト層１４が
形成され、かつこの層１４に開口１５が形成される。開
口１５は、本発明により相互接続部を設けたい領域に形
成される。ドープ領域は、領域１２で示すように、開口
１５に整合して基板に形成される。この領域が、集積回
路の相互接続部すなわちクロスアンダ−となる。したが
って、この領域は細長い領域であるか、または幾可図形
的に複雑な形状の領域である。領域１２を形成するには
、二酸化シリコン層１６を介してイオンを注入する、通
常のイオン注入工程が用いられる。または、二酸化シリ
コン層１６を開口１５に整合してエツチングして、通常
の拡散］工程を用いてドープ領域１２を形成してもよい
。その後、フォト・レジスト層１４を除去する。
板１０を示している。ｎ−ウェルは、集積回路のＰ−チ
ャネル・ディバイスの製造に部分的に使用される。基板
１０は、基板の表面全体をおおう二酸化シリコン層１６
を含んでいる。この表面上にフォト・レジスト層１４が
形成され、かつこの層１４に開口１５が形成される。開
口１５は、本発明により相互接続部を設けたい領域に形
成される。ドープ領域は、領域１２で示すように、開口
１５に整合して基板に形成される。この領域が、集積回
路の相互接続部すなわちクロスアンダ−となる。したが
って、この領域は細長い領域であるか、または幾可図形
的に複雑な形状の領域である。領域１２を形成するには
、二酸化シリコン層１６を介してイオンを注入する、通
常のイオン注入工程が用いられる。または、二酸化シリ
コン層１６を開口１５に整合してエツチングして、通常
の拡散］工程を用いてドープ領域１２を形成してもよい
。その後、フォト・レジスト層１４を除去する。
次に、基板上に窒化シリコン層を形成し、かつ通常のマ
スキング工程を用いてこれをパターン化して、第２図に
示すようなマスキング部材１８を形成する。これらマス
キング部材の１つは、ドープ領域１２上に形成される。
スキング工程を用いてこれをパターン化して、第２図に
示すようなマスキング部材１８を形成する。これらマス
キング部材の１つは、ドープ領域１２上に形成される。
領域１２の上の窒化シリコン部材１８は、ドープ領域１
２の全体の上に、または領域１２の一部の上に形成され
る（その後で成長させるフィールド酸化膜領域に対し領
域１２をクロスアンダ−とする可能性がある）。
２の全体の上に、または領域１２の一部の上に形成され
る（その後で成長させるフィールド酸化膜領域に対し領
域１２をクロスアンダ−とする可能性がある）。
一般に、その後に形成される上層の集積回路と接続する
だめの相互接続部として予定されている位置において、
領域１２上にマスキング部材１８を形成する。第２図に
示されている他のマスキング部材１８は、従来技術に基
づいて電界効果形トランジスタの予定されたチャネルの
位置におる。
だめの相互接続部として予定されている位置において、
領域１２上にマスキング部材１８を形成する。第２図に
示されている他のマスキング部材１８は、従来技術に基
づいて電界効果形トランジスタの予定されたチャネルの
位置におる。
次に、比較的厚いフィールド酸化膜領域（二酸化シリコ
ン膜）が、窒化シリコン・マスキング部材に関し適当な
位置に成長される。第３図に示すように、フィールド酸
化膜領域２０は、窒化シリコン部材により保護されてい
彦い基板の表面上に成長される。なお、領域１２は、領
域１２の両側に配置されたフィールド酸化膜領域を有（
〜ている。
ン膜）が、窒化シリコン・マスキング部材に関し適当な
位置に成長される。第３図に示すように、フィールド酸
化膜領域２０は、窒化シリコン部材により保護されてい
彦い基板の表面上に成長される。なお、領域１２は、領
域１２の両側に配置されたフィールド酸化膜領域を有（
〜ている。
本実施例において、窒化シリコン部材の除去の後、プレ
ーナ化工程を用いて、第４図に示すように基板の表面を
平坦にする。このプレーナ化は先行出願において詳細に
述べられている。基板を露出する開口２４を形成するの
に、このプレーナ化工程および分離エツチング工程また
はその一方を使用する。一般に、これら開口は、前に除
去された窒化シリコン部材１８の場所に形成される。し
たがって、第４図のこれら開口２４は、第２図の窒化シ
リコン部材１８に整合されている。このプレーナ化工程
は、本発明には必ずしも必要ではない。重要なことは、
ドープ領域１２上に開口があるということである。
ーナ化工程を用いて、第４図に示すように基板の表面を
平坦にする。このプレーナ化は先行出願において詳細に
述べられている。基板を露出する開口２４を形成するの
に、このプレーナ化工程および分離エツチング工程また
はその一方を使用する。一般に、これら開口は、前に除
去された窒化シリコン部材１８の場所に形成される。し
たがって、第４図のこれら開口２４は、第２図の窒化シ
リコン部材１８に整合されている。このプレーナ化工程
は、本発明には必ずしも必要ではない。重要なことは、
ドープ領域１２上に開口があるということである。
次に、基板上にポリシリコン層２６が被着される。この
層は、第５図に示すように、開口２４においてドープ領
域１２と接触する。保護二酸化シリコン膜２７は、ポリ
シリコン層２６の露出面上に形成される。
層は、第５図に示すように、開口２４においてドープ領
域１２と接触する。保護二酸化シリコン膜２７は、ポリ
シリコン層２６の露出面上に形成される。
さらに、ポリシリコン層２６を再結晶化し、この層を基
板と同一の結晶構造にする。これは、基板に、走査レー
ザ（たとえば、ＣＷアルゴン・レーザ）、走査電子ビー
ノ・またはグラファイト・ストリップ・ヒータのような
ソースからの熱を与えることにより、行なうことができ
る。開口２４は、基板の結晶構造を層２０に伝播すなわ
ち成長させるシード・ウィンドウ（易・・ｄ ｗｉｎｄ
ｏｗｓ）として働く。したがって、ポリシリコン層２６
は第６図の層２６ａに示すような、エピタキシャル状の
層となる。この再結晶化については、先行出願において
も述べられている。
板と同一の結晶構造にする。これは、基板に、走査レー
ザ（たとえば、ＣＷアルゴン・レーザ）、走査電子ビー
ノ・またはグラファイト・ストリップ・ヒータのような
ソースからの熱を与えることにより、行なうことができ
る。開口２４は、基板の結晶構造を層２０に伝播すなわ
ち成長させるシード・ウィンドウ（易・・ｄ ｗｉｎｄ
ｏｗｓ）として働く。したがって、ポリシリコン層２６
は第６図の層２６ａに示すような、エピタキシャル状の
層となる。この再結晶化については、先行出願において
も述べられている。
本実施例では、ポリシリコン層の再結晶化を使用してい
るが、本発明の相互接続部は、再結晶化が起きなくても
、たとえば、トランジスタがポリシリコン層に形成され
ても形成することができる。
るが、本発明の相互接続部は、再結晶化が起きなくても
、たとえば、トランジスタがポリシリコン層に形成され
ても形成することができる。
第７図には、再結晶化層２６ｍに電界効果形ディバイス
を形成した後の基板の拡大図が示されている。多結晶シ
リコンゲート４３とソースおよびドレイン領域３４．３
５を有するｎ形トランジスタ３１は、シード・ウィンド
ウの一つの上に形成されている。このトランジスタのチ
ャネル３９は、シード・ウィンドウ上に直接的に形成さ
れ、先行出願に述べられているように、これらシード・
ウィンドウに高品質の岸結晶シリコンができる。このト
ランジスタの領域３４は、領域１２に直接的に接続して
いる。したがって、このトランジスタの一つの端子は、
再結晶化層２６ａに形成された他のディバイスと相互接
続されている。なお、絶縁領域２０により、トランジス
タ３１のチャ木１９とウェル１３との間に比較的長い伝
導路が形成され、したがってラッチ・アップの可能性を
減少する。他のトランジスタ３２は、ｎ−ウェル１３上
に形成されている。このＰ形トランジスタはゲ−ト４４
を含んでいる。
を形成した後の基板の拡大図が示されている。多結晶シ
リコンゲート４３とソースおよびドレイン領域３４．３
５を有するｎ形トランジスタ３１は、シード・ウィンド
ウの一つの上に形成されている。このトランジスタのチ
ャネル３９は、シード・ウィンドウ上に直接的に形成さ
れ、先行出願に述べられているように、これらシード・
ウィンドウに高品質の岸結晶シリコンができる。このト
ランジスタの領域３４は、領域１２に直接的に接続して
いる。したがって、このトランジスタの一つの端子は、
再結晶化層２６ａに形成された他のディバイスと相互接
続されている。なお、絶縁領域２０により、トランジス
タ３１のチャ木１９とウェル１３との間に比較的長い伝
導路が形成され、したがってラッチ・アップの可能性を
減少する。他のトランジスタ３２は、ｎ−ウェル１３上
に形成されている。このＰ形トランジスタはゲ−ト４４
を含んでいる。
トランジスタ３１．３２は、酸化膜領域４８により再結
晶化層において互いに分離されている。
晶化層において互いに分離されている。
この領域の配置は先行出願において述べられている。
第８図では、トランジスタは上述したように再結晶化層
に形成されている。ソースおよびドレイン領域３７．３
８は、絶縁層４２に形成され、かつシード争ウィンドウ
５１が開けられている。この領域は、前述したようにト
ランジスタのチャネルである。ゲー）４０は、このチャ
ネル上に位置している。層４２における他の開１１５０
は、本発明の相互接続部を含んでいる。この図に示すよ
うに、ドープ領域１２０は２つの方向に延びている。
に形成されている。ソースおよびドレイン領域３７．３
８は、絶縁層４２に形成され、かつシード争ウィンドウ
５１が開けられている。この領域は、前述したようにト
ランジスタのチャネルである。ゲー）４０は、このチャ
ネル上に位置している。層４２における他の開１１５０
は、本発明の相互接続部を含んでいる。この図に示すよ
うに、ドープ領域１２０は２つの方向に延びている。
すなわち、領域１２０＆は、領域３７．３８に対して、
および領域３７の下の領域１２０の一部に対して直角に
延びている。ドープ領域１２０は、再結晶化層における
いくつかのディバイス間の共通接続部を提供する。
および領域３７の下の領域１２０の一部に対して直角に
延びている。ドープ領域１２０は、再結晶化層における
いくつかのディバイス間の共通接続部を提供する。
以上のように、本発明は、絶縁体に形成された再結晶化
ポリシリコン層に集積回路を形成する、改良された方法
を提供する。すなわち、基板に形成された相互接続部は
、再結晶化層のディバイス間の接続部を形成する。
ポリシリコン層に集積回路を形成する、改良された方法
を提供する。すなわち、基板に形成された相互接続部は
、再結晶化層のディバイス間の接続部を形成する。
第１図は基板に形成されたｎ−ウェルとドープ領域を示
した、基板の一部断面図、第２図は基板上に窒化シリコ
ン部材を形成した後の第１図の基板断面図、第３図はフ
ィールド酸化膜領域の成長後の第２図の基板断面図、第
４図はフレーナ化工程の後の第３図の基板断面図、第５
図は基板上にポリシリコン層を形成した後の第４図の基
板断面図、第６図はポリシリコン層の再結晶化後の第５
図の基板断面図、第７図は再結晶化ポリシリコン層にデ
ィバイスを形成した後の第６図の基板の一部拡大断面図
、第８図は再結晶化層に形成されたディバイスを備えた
、本発明に基づいて形成されたクロスアンダ−の概要図
である。 １Ｑ＊＊＊ｅ基板、１２．・・、ドープ領域、１３・・
・・ｎ−ウェル、１４１１・・響フォト−レジスト層、
１５・・・・開口、１６・・・ｅ−酸化シリコン層、１
８・・・・マスキング部側、２０・・・・フィールド酸
化膜領域、２４・・・・開１’：］、２６・・−・ポリ
シリコン層、２７＠−・・シリコン酸化膜、３１．３２
−・・・トランジスタ、３４・・・・ンース領斌、３５
・・・・ドレイン領域、３９−・・・チャネル、４３．
４４・ ・ ・ ・ゲート。
した、基板の一部断面図、第２図は基板上に窒化シリコ
ン部材を形成した後の第１図の基板断面図、第３図はフ
ィールド酸化膜領域の成長後の第２図の基板断面図、第
４図はフレーナ化工程の後の第３図の基板断面図、第５
図は基板上にポリシリコン層を形成した後の第４図の基
板断面図、第６図はポリシリコン層の再結晶化後の第５
図の基板断面図、第７図は再結晶化ポリシリコン層にデ
ィバイスを形成した後の第６図の基板の一部拡大断面図
、第８図は再結晶化層に形成されたディバイスを備えた
、本発明に基づいて形成されたクロスアンダ−の概要図
である。 １Ｑ＊＊＊ｅ基板、１２．・・、ドープ領域、１３・・
・・ｎ−ウェル、１４１１・・響フォト−レジスト層、
１５・・・・開口、１６・・・ｅ−酸化シリコン層、１
８・・・・マスキング部側、２０・・・・フィールド酸
化膜領域、２４・・・・開１’：］、２６・・−・ポリ
シリコン層、２７＠−・・シリコン酸化膜、３１．３２
−・・・トランジスタ、３４・・・・ンース領斌、３５
・・・・ドレイン領域、３９−・・・チャネル、４３．
４４・ ・ ・ ・ゲート。
Claims (12)
- （１）絶縁層は基板上に形成され、半導体層は上記絶縁
層上に形成され、かつディバイスは上記半導体層に形成
される、上記半導体層を上記絶縁層上に形成する方法に
おいて： 上記絶縁層上に上記半導体層を被着する前に、上記基板
にドープ領域を形成する過程と； 上記ドープ領域上で上記絶縁層に開口を形成する過程と
； 上記ドープ領域上で上記開口に上記半導体層を形成する
過程とから成り； 上記ドープ領域が上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （２）絶縁層は基板上に形成され、半導体層を上記絶縁
層の複数の開口を介して再結晶化して、上記基板の結晶
構造を上記半導体層に伝播させ、かつディバイスは上記
半導体層に形成される、上記半導体層を上記絶縁層上に
形成する方法において；上記絶縁層上に上記半導体層を
被着する前に、上記基板に細長いドープ領域を形成する
過程と；上記ドープ領域上で上記絶縁層に開口を形成す
る過程と； 上記ドープ領域上で上記開口において上記半導体層を再
結晶化する過程とから成り； 上記ドープ領域は上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （３）絶縁層は基板上に形成され、半導体層を上記絶縁
層の複数の開口を介して再結晶化して上記基板の結晶構
造を上記半導体層に伝播させ、かつディバイスは上記半
導体層に形成される、上記半導体層を上記絶縁層上に形
成する方法において：上記絶縁層上に上記半導体層を被
着する前に、上記基板にドープ領域を形成する過程と； 上記半導体層が上記絶縁層における開口を介して上記ド
ープ領域に接触するよう、上記半導体層を被着する過程
と； 上記ドープ領域上の上記開口における上記半導体層を再
結晶化する過程とから成り； 上記ドープ領域が上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （４）絶縁層は基板上に形成され、半導体層を上記絶縁
層の複数の開口を介して再結晶化して上記基板の結晶構
造を上記半導体層に伝播させ、かつディバイスは上記半
導体層に形成される、上記半導体層を上記絶縁層上に形
成する方法において：上記絶縁層上に上記半導体層を被
着する前に、上記基板にドープ領域を形成する過程と； 上記ドープ領域の少くとも一部上に窒化シリコン部材を
形成する方法と； 上記窒化シリコン部材に関して適当な位置にフィールド
酸化膜領域を成長させる過程と； 上記窒化シリコン部材を除去する過程と； 上記半導体層が上記除去された窒化シリコン部材の位置
に配置された上記絶縁層の開口を通して上記ドープ領域
に接触するよう、上記絶縁層上に上記半導体層を被着す
る過程と； 上記開口から上記半導体層を再結晶化する過程とから成
り； 上記ドープ領域は上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （５）特許請求の範囲第４項記載の方法において、フィ
ールド酸化膜領域を成長させる過程の後に、基板の表面
を平坦にするプレーナ化過程を含んでいることを特徴と
する方法。 - （６）ポリシリコン層はシリコン酸化膜上に形成され、
上記シリコン酸化膜はシリコン基板上に形成され、かつ
上記シリコン酸化膜の複数の開口を介した上記ポリシリ
コン層の再結晶化により、上記シリコン基板の結晶構造
を上記ポリシリコン層に伝播させて、エピタキシヤル状
層を形成し、かつディバイスは上記エピタキシヤル状層
に形成される、上記ポリシリコン層からエピタキシヤル
状シリコン層を形成する方法において： 上記シリコン酸化膜上に上記ポリシリコン層を被着する
前に、上記基板にドープ領域を形成する過程と； 上記ドープ領域上で、上記シリコン酸化膜に開口を形成
する過程と； 上記ポリシリコン層を被着する過程と； 上記開口を通して上記ポリシリコン層を再結晶化する過
程とから成り； 上記ドープ領域は上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （７）ポリシリコン層はシリコン酸化膜上に形成され、
上記シリコン酸化膜はシリコン基板上に形成され、かつ
上記シリコン酸化膜の複数の開口を介した上記ポリシリ
コン層の再結晶化により、上記シリコン基板の結晶構造
を上記ポリシリコン層に伝播させて、エピタキシヤル状
層を形成し、かつディバイスは上記エピタキシヤル状層
に形成される、上記ポリシリコン層から上記エピタキシ
ヤル状シリコン層を形成する方法において； シリコン酸化膜上に上記ポリシリコン層を被着する前に
、上記基板にドープ領域を形成する過程と； 上記ポリシリコン層が上記絶縁層における開口を介して
上記ドープ領域に接触するよう、上記ポリシリコン層を
被着する過程と； 上記開口を介して上記ポリシリコン層を再結晶化する過
程とから成り； 上記ドープ領域は上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （８）特許請求の範囲第７項記載の方法において、ドー
プ領域はディバイスの１つのソースおよびドレイン領域
の一方に接触していることを特徴とする方法。 - （９）ポリシリコン層はシリコン酸化膜上に形成され、
上記シリコン酸化膜はシリコン基板に形成され、上記シ
リコン酸化膜における複数の開口を介する上記ポリシリ
コン層の再結晶化により、上記シリコン基板の結晶構造
を上記ポリシリコン層に伝播してエピタキシャル状層を
形成する、上記ポリシリコン層から上記エピタキシャル
層を形成する方法において： 上記シリコン酸化膜上に上記ポリシリコン層を被着する
前に、上記基板に細長いドープ領域を形成する過程と； 上記ドープ領域上で、上記シリコン酸化膜に開口を形成
する過程と； 上記ポリシリコン層を被着する過程と； 上記開口を介して上記ポリシリコン層を再結晶化する過
程とから成り； 上記ドープ領域は上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （１０）特許請求の範囲第９項記載の方法において、ド
ープ領域はディバイスの１つのソースおよびドレイン領
域の一方に接触していることを特徴とする方法。 - （１１）ポリシリコン層はシリコン酸化膜上に形成され
、上記シリコン酸化膜はシリコン基板上に形成され、上
記シリコン酸化膜における複数の開口を介した上記ポリ
シリコン層の再結晶化により、上記シリコン基板の結晶
構造を上記ポリシリコン層に伝播させ、エピタキシヤル
状層を形成し、かつディバイスは上記エピタキシヤル状
層に形成される、上記ポリシリコン層から上記エピタキ
シャル状シリコン層を形成する方法において： 上記シリコン酸化膜上に上記ポリシリコン層を被着する
前に、上記基板にドープ領域を形成する過程と； 上記ドープ領域の少くとも一部上に窒化シリコン部材を
形成する過程と； 上記窒化シリコン部材に関して適当な位置にフィールド
酸化膜領域を成長させる過程と； 上記窒化シリコン部材を除去する過程と； 上記ポリシリコン層が上記除去された窒化シリコン部材
の位置において上記ドープ領域と接触するよう、上記絶
縁層上に上記ポリシリコン層を被着する過程と； 上記ドープ領域上で上記ポリシリコン層を再結晶化する
過程と； 上記ドープ領域が上記ディバイスの少くともいくつかと
電気的接触するように、上記基板上に上記ディバイスを
形成する過程とから成り； 上記ドープ領域が上記ディバイスに関する相互接続部を
形成することを特徴とする、相互接続部を基板に形成す
る方法。 - （１２）特許請求の範囲第１１項記載の方法において、
フィールド酸化膜領域の成長過程の後に、基板の表面を
プレーナ化する過程を含んでいることを特徴とする方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76901985A | 1985-08-26 | 1985-08-26 | |
| US769019 | 2010-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6247151A true JPS6247151A (ja) | 1987-02-28 |
Family
ID=25084176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61166858A Pending JPS6247151A (ja) | 1985-08-26 | 1986-07-17 | 相互接続部を基板に形成する方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS6247151A (ja) |
| KR (1) | KR870002666A (ja) |
| CN (1) | CN1008578B (ja) |
| FR (1) | FR2586509A1 (ja) |
| GB (1) | GB2179787B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783819A (en) * | 1995-04-07 | 1998-07-21 | Yokogawa Imt Corporation Matsushita Electric Industrial Co., Ltd. | Solar radiation sensor for an air-conditioning system of an automotive vehicle |
| JP2006527914A (ja) * | 2003-06-16 | 2006-12-07 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 絶縁体上シリコン型構造およびその製造方法並びに集積回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152518A (ja) * | 1990-10-16 | 1992-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| US6696746B1 (en) * | 1998-04-29 | 2004-02-24 | Micron Technology, Inc. | Buried conductors |
| US6025261A (en) | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4013489A (en) * | 1976-02-10 | 1977-03-22 | Intel Corporation | Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit |
| NL185376C (nl) * | 1976-10-25 | 1990-03-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US4353085A (en) * | 1978-02-27 | 1982-10-05 | Fujitsu Limited | Integrated semiconductor device having insulated gate field effect transistors with a buried insulating film |
| DE2967388D1 (en) * | 1978-09-20 | 1985-03-28 | Fujitsu Ltd | Semiconductor memory device and process for fabricating the device |
| US4323417A (en) * | 1980-05-06 | 1982-04-06 | Texas Instruments Incorporated | Method of producing monocrystal on insulator |
| JPS5734365A (en) * | 1980-08-08 | 1982-02-24 | Ibm | Symmetrical bipolar transistor |
| CA1237828A (en) * | 1984-08-01 | 1988-06-07 | Simon M. Sze | Semiconductor-on-insulator (soi) device having electrical short to avoid charge accumulation |
-
1986
- 1986-03-04 GB GB8605289A patent/GB2179787B/en not_active Expired
- 1986-03-26 FR FR8604377A patent/FR2586509A1/fr active Pending
- 1986-04-01 CN CN86102300A patent/CN1008578B/zh not_active Expired
- 1986-04-11 KR KR1019860002768A patent/KR870002666A/ko not_active Application Discontinuation
- 1986-07-17 JP JP61166858A patent/JPS6247151A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783819A (en) * | 1995-04-07 | 1998-07-21 | Yokogawa Imt Corporation Matsushita Electric Industrial Co., Ltd. | Solar radiation sensor for an air-conditioning system of an automotive vehicle |
| JP2006527914A (ja) * | 2003-06-16 | 2006-12-07 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 絶縁体上シリコン型構造およびその製造方法並びに集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN86102300A (zh) | 1987-02-25 |
| GB2179787B (en) | 1989-09-20 |
| FR2586509A1 (fr) | 1987-02-27 |
| GB2179787A (en) | 1987-03-11 |
| CN1008578B (zh) | 1990-06-27 |
| GB8605289D0 (en) | 1986-04-09 |
| KR870002666A (ko) | 1987-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4272880A (en) | MOS/SOS Process | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US4654958A (en) | Process for forming isolated silicon regions and field-effect devices on a silicon substrate | |
| US4778775A (en) | Buried interconnect for silicon on insulator structure | |
| JP2003037254A (ja) | エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法 | |
| JP2000196103A (ja) | Ｓｏｉ素子及びその製造方法 | |
| JPH06252359A (ja) | 半導体装置の製造方法 | |
| JP2875379B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07153969A (ja) | 分離型多結晶シリコン内構成体の製造方法 | |
| JPH077773B2 (ja) | 半導体装置の製造方法 | |
| JP2617177B2 (ja) | 集積回路のアイソレーシヨン構造およびその形成方法 | |
| JPS6247151A (ja) | 相互接続部を基板に形成する方法 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| JPH07120705B2 (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| JPS63192266A (ja) | Ｃｍｏｓ集積回路及びその製造方法 | |
| JP3608293B2 (ja) | 半導体装置の製造方法 | |
| JPS5828734B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JP3521921B2 (ja) | 半導体装置の製造方法 | |
| JPH01220467A (ja) | 半導体集積回路装置 | |
| JPH06196553A (ja) | 半導体装置 | |
| JPS59124737A (ja) | 半導体集積回路の素子間分離方法 | |
| JPH0113230B2 (ja) | ||
| JPS5935464A (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPH05102033A (ja) | 半導体装置の製造方法 |