JPS6243393B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は微小な感光部が２次元に配置されたイ
メージセンサを用いて、画像信号を記録し、再生
する画像記録方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image recording method for recording and reproducing image signals using an image sensor in which minute photosensitive parts are arranged two-dimensionally.

近時、画像信号記録技術の進歩によりいわゆる
VTRは急速に小型化されつつある。又撮像装置
も管球から半導体となり、２次元イメージセンサ
も実用化されようとしている。この両者を組合わ
せれば、従来の銀塩フイルムを用いた映画に依る
画像記録装置となることは時間の問題である。し
かし現在の銀塩フイルムを用いた撮影機の大きさ
と重量になることは現状技術の延長では容易でな
いことは明白である。特に静止画像を得るための
いわゆるスチルカメラに関しては、市販カメラの
機能は充分高く、その小型化、軽量化は極限に近
いと考えられる。従つて、前記VTRとイメージ
センサの組合わせをもつてしては、到底現在のス
チルカメラに代る装置を得ることは出来ないであ
ろう。 Recently, due to advances in image signal recording technology, so-called
VCRs are rapidly becoming smaller. Furthermore, imaging devices have changed from tubes to semiconductors, and two-dimensional image sensors are about to be put into practical use. If these two are combined, it is only a matter of time before an image recording device based on movies using conventional silver halide film is created. However, it is clear that it will not be easy to achieve the size and weight of the current camera using silver halide film by extending the current technology. In particular, with regard to so-called still cameras for obtaining still images, the functions of commercially available cameras are sufficiently high, and their miniaturization and weight reduction are considered to be close to the limit. Therefore, by combining the VTR and an image sensor, it will be impossible to obtain a device that can replace the current still camera.

VTRは動く画像信号を得るために非常に多く
の画面を記録する必要があるが、スチルカメラの
場合は各画面は時間的、空間的に全く独立に記録
されてもよい。 A VTR needs to record a large number of screens in order to obtain a moving image signal, but in the case of a still camera, each screen may be recorded completely independently in time and space.

本発明はこの点に着目し、記録素子に不揮発性
半導体記録素子を用い、２次元イメージセンサと
組合わせて、少なくとも一画面の画像信号を前記
記憶素子に記録し、これを別途随時再生しテレビ
受信機等の表示装置で観察し、又コピーを得るこ
とも可能な装置を提供するものである。更に前記
記憶装置は消去可能であるから、銀塩フイルムの
如く消耗品も必要なく省資源ともなる。 The present invention focuses on this point, uses a non-volatile semiconductor recording element as a recording element, and combines it with a two-dimensional image sensor to record an image signal of at least one screen on the storage element, and separately reproduces it at any time to display it on a TV. The object of the present invention is to provide a device that allows viewing on a display device such as a receiver and also making it possible to obtain a copy. Furthermore, since the storage device is erasable, there is no need for consumables such as silver halide film, resulting in resource savings.

第１図は本発明の一実施例を示す。 FIG. 1 shows an embodiment of the invention.

その動作を図に従つて説明する。 Its operation will be explained according to the diagram.

撮影機記録しようとする画像はレンズ１０１に
よつて２次元イメージセンサ１０２上に結像され
る。イメージセンサ１０２は微小な感光素子の集
合で形成され、図示の如く第１行目には１―１か
ら１―ｎ、第２行目は２―１から２―ｎ、の如く
配列されない素子数はｍ列迄に全部でmn個であ
る。又各感光素子は適宜積分用コンデンサ（不図
示）を持ち制御された時間長画像信号電流を積分
し、取扱いやすい画像信号電圧を得ている。各画
像信号電圧は制御された時刻毎にかつ行毎にｎ桁
の図示されていないアナログシフトレジスタに並
列に転送され、更に遂次直列にシフトされ図中１
０２の右端から順次出力される。これ等の時間関
係の制御を行なう回路を１０３及び１０４で示
す。詳細な時間関係は順次説明によつて明らかに
する。 An image to be recorded by the camera is formed on a two-dimensional image sensor 102 by a lens 101. The image sensor 102 is formed by a collection of minute photosensitive elements, and as shown in the figure, the number of elements that are not arranged is 1-1 to 1-n in the first row and 2-1 to 2-n in the second row. There are a total of mn pieces up to column m. Furthermore, each photosensitive element has an appropriate integrating capacitor (not shown) and integrates the image signal current over a controlled time period to obtain an image signal voltage that is easy to handle. Each image signal voltage is transferred in parallel to an n-digit analog shift register (not shown) at each controlled time and row by row, and is then successively shifted in series.
02 is sequentially output from the right end. Circuits 103 and 104 perform these time-related controls. Detailed time relationships will be clarified through sequential explanations.

１０５は前記出力電圧を縦続される回路に送る
ためのバツフア増巾回路である。尚１０３，１０
４，１０５はもちろん１０２と共に集積回路化す
ることも可能である。第１行からの出力１ａはウ
インドコンパレータ１０６―１の一方の入力端子
に接続され、他の入力端子にはデジタル・アナロ
グ変換器（以下Ｄ／Ａ変換器）１０７が接続され
ている。１０７へはカウンタ１０８より桁数Ｎの
デジタル出力信号が与えられ、カウンタ１０８は
周波数Ｆの発振器１１０より１／Ｎ分周器１０９を経 てクロツク周波数が与えられている。 105 is a buffer amplification circuit for sending the output voltage to a cascaded circuit. Nao 103,10
4, 105 can of course be integrated into an integrated circuit together with 102. The output 1a from the first row is connected to one input terminal of a window comparator 106-1, and the other input terminal is connected to a digital-to-analog converter (hereinafter referred to as a D/A converter) 107. 107 is supplied with a digital output signal of N digits from a counter 108, and the counter 108 is supplied with a clock frequency from an oscillator 110 of frequency F via a 1/N frequency divider 109.

周波数Ｆのクロツクは、同時に並列入力―直列
出力のシフトレジスタ１１１に加えられている。
一方ウインドコンパレータ１０６―１の出力は単
極で２つの接点を有するいわゆるSPDTのスイツ
チ回路１１２―１に接続され、１０６―１の出力
が“１”の時共通接点が図中下側に接し、“０”
の時は上側に接するように構成されている。スイ
ツチ回路１１２―１の共通接点はＮビツトシフト
レジスタ１１３―１の書込み入力端子に接続さ
れ、上側はシフトレジスタ１１３―１の出力側
に、下側は前記シフトレジスタ１１１の直列出力
側に接続されている。又このレジスタ１１１のシ
フトクロツクは前記発振器１１０の周波数Ｆを与
えられる。シフトレジスタ１１３―１の出力はシ
フトレジスタ１１４―１に加えられる。このシフ
トレジスタのビツト数は前記イメージセンサ１０
２の一行の画素数と同じｎ×Ｎケである。このシ
フトレジスタ１１４―１のシフトクロツクは前記
カウンタ１０８が最高値を計数した時に閉じるゲ
ート回路１１５を通つて、前記発振器１１０より
の周波数Ｆのクロツク周波数が与えられる。ここ
で図示の如く、１０６，１１２，１１３及び１１
４はそれぞれ添字で示すように１よりｍまでの
組、即ちイメージセンサの各行に対応して１行に
対して１ケづつ設置される。次に１１４―１〜１
１４―ｍの出力は、並列入力直列出力のシフトレ
ジスタ１１６の並列入力側に接続され、再生時に
は制御回路１１７よりのクロツクで１１６と共働
して時系列画像信号として、例えば標準テレビ信
号としての出力１１８を得る。これはテレビ受像
機１１９（モニタ）で観察することが出来る。あ
るいは複写機、フアクシミリ等のハードコピー作
成器１２０によりハードコピーとして出力するこ
とも可能である。 A clock of frequency F is simultaneously applied to a parallel input-serial output shift register 111.
On the other hand, the output of the window comparator 106-1 is connected to a so-called SPDT switch circuit 112-1 having a single pole and two contacts, and when the output of the window comparator 106-1 is "1", the common contact contacts the lower side in the figure. “0”
When , the structure is such that it touches the upper side. The common contact of the switch circuit 112-1 is connected to the write input terminal of the N-bit shift register 113-1, the upper side is connected to the output side of the shift register 113-1, and the lower side is connected to the serial output side of the shift register 111. ing. The shift clock of this register 111 is given the frequency F of the oscillator 110. The output of shift register 113-1 is applied to shift register 114-1. The number of bits of this shift register is the same as that of the image sensor 10.
The number of pixels is n×N, which is the same as the number of pixels in one row of 2. The shift clock of this shift register 114-1 is given a clock frequency of frequency F from the oscillator 110 through a gate circuit 115 which is closed when the counter 108 counts the maximum value. Here, as shown, 106, 112, 113 and 11
Numbers 4 are provided in groups 1 through m, as indicated by subscripts, one for each row, corresponding to each row of the image sensor. Next 114-1~1
The output of 14-m is connected to the parallel input side of a parallel input/serial output shift register 116, and during playback, it works together with 116 using the clock from the control circuit 117 to produce a time-series image signal, for example, as a standard television signal. Output 118 is obtained. This can be observed on a television receiver 119 (monitor). Alternatively, it is also possible to output it as a hard copy using a hard copy generator 120 such as a copying machine or a facsimile machine.

以下詳細な動作を説明する。 The detailed operation will be explained below.

図示はしていないが、イメージセンサ１０２
へはシヤツタである時間静止画像が投影され、
各微小感光素子はそれぞれ入射光シヤツタ秒時
（露光時間）の積に比例した電圧を発生する。 Although not shown, the image sensor 102
A static time image is projected onto the
Each microscopic photosensitive element generates a voltage proportional to the product of the incident light shutter time (exposure time).

シヤツタが閉じたことを示す信号SSが、制
御回路１０３とクロツク発振器１１０に与えら
れる。１０３及び１０４はこれによつて１０２
中の各感光素子の電圧を前記アナログシフトレ
ジスタ（図示せず）に並列転送し、ついで１―
１〜ｍ―１迄の第１列の信号電圧を出力バツフ
ア増巾器１０５を介して１ａ〜maへ出力す
る。 A signal SS indicating that the shutter is closed is applied to control circuit 103 and clock oscillator 110. 103 and 104 are now 102
The voltage of each photosensitive element inside is transferred in parallel to the analog shift register (not shown), and then 1-
The signal voltages of the first column from 1 to m-1 are outputted to 1a to ma via the output buffer amplifier 105.

クロツク発振器１１０よりのクロツクでカウ
ンタ１０８が０から計数を開始し、これのＮ桁
のデジタル出力はＤ／Ａ変換器１０７に伝送さ
れ１０７の出力のアナログ電圧はコンパレータ
１０６―１〜１０６―ｍに並列に供給される。 The counter 108 starts counting from 0 with the clock from the clock oscillator 110, and its N-digit digital output is transmitted to the D/A converter 107, and the analog voltage output from 107 is sent to the comparators 106-1 to 106-m. Supplied in parallel.

カウンタ１０８の各桁の出力は並列入力・直
列出力シフトレジスタ１１１に加えられる。１
１１のシフトクロツクは発振器１１０の周波数
Ｆであり、カウンタ１０８のクロツクは分周器
１０９でＦ／Ｎになつているから、１１１よりの出 力は１０８の各桁の出力が直列に変換される。こ
の出力はスイツチ回路１１２―１〜１１２―ｍに
並列に供給される。 The output of each digit of the counter 108 is applied to a parallel input/serial output shift register 111. 1
Since the shift clock 11 has the frequency F of the oscillator 110, and the clock of the counter 108 is set to F/N by the frequency divider 109, the output from the counter 111 is converted into serial outputs of each digit of the counter 108. This output is supplied in parallel to switch circuits 112-1 to 112-m.

コンパレータ１０６―１〜１０６―ｍは２つ
の入力即ち、イメージセンサの画素信号とＤ／
Ａ変換器１０７の出力を比較し同一の値を検出
したときは“１”を出力し、シフトレジスタ１
１３―１〜１１３―ｍの入力を前記シフトレジ
スタ１１１の出力に接続するようにスイツチ回
路１１２―１〜１１２―ｍを切替える。もちろ
んこの動作は複数のコンパレータで同時に行な
われることもある。ここでシフトレジスタ１１
３―１〜１１３―ｍはカウンタ１０８と同じ桁
数Ｎをもち、そのクロツクは周波数Ｆであるか
ら、コンパレータが一致信号を出した系ではこ
のシフトレジスタ内には１０８の内容即ち画像
信号値がデジタル変換された値が記録される。 The comparators 106-1 to 106-m have two inputs, namely, the pixel signal of the image sensor and the D/
When the outputs of the A converter 107 are compared and the same value is detected, it outputs "1" and the shift register 1
The switch circuits 112-1 to 112-m are switched so that the inputs of the switches 13-1 to 113-m are connected to the output of the shift register 111. Of course, this operation may be performed simultaneously by multiple comparators. Here shift register 11
3-1 to 113-m have the same number of digits N as the counter 108, and their clock has a frequency F, so in a system where the comparator outputs a match signal, the contents of 108, that is, the image signal value, are in this shift register. The digitally converted value is recorded.

カウンタ１０８が更に１クロツク進めば前記
の段階で出力を出していたコンパレータは必
ず０となり、スイツチ回路は上側に切替り、レ
ジスタ１１２―１〜１１２―ｍの内容はリサイ
クルされて前回書込まれた値を保持しつづけ
る。 If the counter 108 advances one more clock, the comparator that was outputting at the above stage will definitely become 0, the switch circuit will switch to the upper side, and the contents of the registers 112-1 to 112-m will be recycled and the contents written last time will be changed. Continue to hold the value.

又今回一致を検出したコンパレータは前回の
と全く同様な動作を行なう。 Also, the comparator that has detected a match this time performs exactly the same operation as the previous time.

及びの過程を２^N繰返した時即ちカウン
タ１０８がフルカウントした時にはシフトレジ
スタ１１３―１〜１１３―ｍにはイメージセン
サの一列の画像信号がＮ桁にデジタル変換され
た値が収容される。ここで１０８フルカウント
信号によつてゲート回路１１５を閉じクロツク
周波数Ｆを１１３に縦続するシフトレジスタ１
１４に与えると、１１３の内容は１１４に転送
される。 When the steps of and are repeated 2 ^N times, that is, when the counter 108 reaches a full count, the shift registers 113-1 to 113-m store values obtained by digitally converting the image signals of one row of the image sensor into N digits. Here, the gate circuit 115 is closed by the 108 full count signal, and the clock frequency F is changed to the shift register 1 cascaded to 113.
14, the contents of 113 are transferred to 114.

以上の〜の動作のタイミングをより詳細に
説明すると、バツフア１０５は周期Ｔ＝Ｎ・２^Ｎ／Ｆ毎 に順次異なる列の信号を１ａ〜maに出力してい
る。一方カウンタ１０８はこの周期Ｔの間に１か
ら２^Nまで周波数Ｆ／Ｎで順次カウントアツプしてい く。カウンタ１０８の出力はＤ／Ａ変換され、コ
ンパレータ１０６に供給されるので各コンパレー
タ１０６の閾値は期間Ｔの間に徐々に上昇してい
く。ここでカウンタ１０８の１〜２^Nの値のＤ／
Ａ変換値のダイナミツクレンジをバツフア１０５
の出力のダイナミツクレンジと一致させればバツ
フア１０５の出力を２^N段階のレベルで分解する
ことができる。即ち、カウンタ１０８がフルにカ
ウントアツプするまでの間のどこかでバツフア１
０５の各出力は必ずＤ／Ａ変換器１０７の出力と
一致する。 To explain the timing of the above-mentioned operations in more detail, the buffer 105 sequentially outputs signals of different columns to 1a to ma every cycle T=N·2 ^N /F. On the other hand, the counter 108 sequentially counts up from 1 to 2 ^N during this period T at a frequency F/N. Since the output of the counter 108 is D/A converted and supplied to the comparators 106, the threshold value of each comparator 106 gradually increases during the period T. Here, D/of the value of 1 to 2 ^N of the counter 108
The dynamic range of A conversion value is buffered by 105
By matching the dynamic range of the output of the buffer 105, the output of the buffer 105 can be decomposed into ^2N levels. That is, at some point until the counter 108 fully counts up, the buffer 1
Each output of D/A converter 107 always matches the output of D/A converter 107.

尚、カウンタ１０８がＦ／Ｎの周波数のクロツクで カウントアツプしていくのに対し、Ｎビツトのレ
ジスタ１１１はＮ倍の周波数Ｆでシフト動作を行
なうのでカウンタ１０８の１カウントアツプ毎に
レジスタ１１１はＮビツト分シフトされ、カウン
タ１０８のＮビツトのカウント値をシリアルに１
回だけスイツチ１１２―１〜１１２―ｍに供給す
る。 Note that while the counter 108 counts up using a clock with a frequency of F/N, the N-bit register 111 performs a shift operation at a frequency F that is N times higher. It is shifted by N bits and the N bit count value of the counter 108 is serially set to 1.
1 times to the switches 112-1 to 112-m.

そして、このときコンパレータ１０６―１〜１
０６―ｍのうちのいずれかの出力が１になつてい
ると、そのコンパレータに対応したスイツチ１１
２がレジスタ１１１側につながつているので、レ
ジスタ１１３にはこのときのカウンタ１０８のカ
ウント値（Ｎビツトのデジタルデータ）が書き込
まれる。 At this time, comparators 106-1 to 1
06-m is 1, the switch 11 corresponding to that comparator
2 is connected to the register 111 side, the count value (N-bit digital data) of the counter 108 at this time is written into the register 113.

そしてバツフア１０５から所定の列の信号を１
ａ〜maに読み出し始めてから期間Ｔが経過する
までの間に各コンパレータは夫々１回だけレジス
タ１１１の値を取り込むと共に、その後はスイツ
チ１１２によりレジスタ１１３の内容を巡環し保
持させている。 Then, the signal of a predetermined column from the buffer 105 is
Each comparator takes in the value of the register 111 only once from the start of reading data a to ma until the period T has elapsed, and thereafter the contents of the register 113 are cycled and held by the switch 112.

次に、このＴ期間が経過すると、カウンタ１０
８のキヤリーアウトにより制御回路１０３が動作
して次の列信号をバツフア１０５を介して１ａ〜
maに出力させる。その後のＴ期間で再び以上の
動作が繰り返されていく。 Next, when this period T has elapsed, the counter 10
The control circuit 103 is activated by the carry-out of 8, and the next column signal is passed through the buffer 105 to 1a to 1a.
Make ma output. The above operation is repeated again in the subsequent T period.

カウンタ１０８が０に復帰すると同時にイメ
ージセンサの制御回路は前記アナログシフトレ
ジスタを一つ進め、出力１ａ〜maに１―２〜
ｍ―２までの第２列の信号電圧を出力し、以下
に戻り、これをｎ回繰返せば、シフトレジス
タ１１４中には絵画素信号がデジタル信号の形
で貯蔵される。 At the same time as the counter 108 returns to 0, the control circuit of the image sensor advances the analog shift register by one, and outputs 1-2 to 1 to outputs 1a to ma.
By outputting the signal voltages of the second column up to m-2, returning to the following, and repeating this n times, the pixel signal is stored in the shift register 114 in the form of a digital signal.

ここでシフトレジスタ１１４はスタチツク形
成、ダイナミツク形成いずれでもよく、例えば
バブルメモリも最適な素子である。 Here, the shift register 114 may be formed either statically or dynamically; for example, a bubble memory is also an optimal element.

次にこれを再生する場合は、公知の並列直列
変換シフトレジスタ１１６とＤ／Ａ変換同期信
号の付与等の機能をもつ画像信号処理回路１１
７と共働して、例えば標準テレビ信号として出
力１１８を得ることが容易である。 Next, when reproducing this, an image signal processing circuit 11 having functions such as a known parallel-to-serial conversion shift register 116 and providing a D/A conversion synchronization signal, etc.
7 to obtain an output 118, for example as a standard television signal.

又単に画像信号処理回路１１７の同期周波数
を変えることにより、フアクシミリ等で記録す
ることも当業者であれば容易に実施できる。 Furthermore, by simply changing the synchronization frequency of the image signal processing circuit 117, a person skilled in the art can easily perform recording by facsimile or the like.

又記憶装置シフトレジスタ１１４に非破壊メモ
リかバツクアツプ電源をもつものを用いて、分離
できる構成とすればカメラのフイルムと全く同様
に取扱うことも可能である。第２図に示す如く、
磁気バブルメモリ等の記憶装置としてのシフトレ
ジスタ１１４をカートリツジ１２５内に内蔵し、
カートリツジ１２５に電極１２６を設け、カメラ
本体１２７側にカートリツジの嵌合部１３０を設
け前記嵌合部１３０内に電極（不図示）を設ける
ことによりカメラと記憶装置を分離することが可
能となり従来のカメラのフイルムと全く同様に取
扱うことも可能である。 Furthermore, if the storage device shift register 114 is constructed to be separable by using a non-destructive memory or one with a backup power supply, it is possible to handle it in exactly the same way as camera film. As shown in Figure 2,
A shift register 114 as a storage device such as a magnetic bubble memory is built into the cartridge 125,
By providing an electrode 126 on the cartridge 125, providing a cartridge fitting part 130 on the side of the camera body 127, and providing an electrode (not shown) in the fitting part 130, it becomes possible to separate the camera and the storage device. It is also possible to handle it in exactly the same way as camera film.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の回路図、第２図は
本発明の応用例の斜視図である。 図において、１０１…撮像レンズ、１０２…２
次元イメージセンサ、１０３，１０４…１０２の
制御回路、１０６…ウインド・コンパレータ、１
０７…Ｄ／Ａ変換器、１１４…シフトレジスタ、
１１７…画像信号処理回路、１１９…テレビ受像
機、１２５…カートリツジ、１２７…カメラ、で
ある。 FIG. 1 is a circuit diagram of an embodiment of the present invention, and FIG. 2 is a perspective view of an applied example of the present invention. In the figure, 101...imaging lens, 102...2
Dimensional image sensor, 103, 104...102 control circuit, 106...window comparator, 1
07...D/A converter, 114...shift register,
117... Image signal processing circuit, 119... Television receiver, 125... Cartridge, 127... Camera.

Claims (1)

【特許請求の範囲】 １ 光学像を撮像する為の２次元イメージセンサ
と、 該イメージセンサの複数行の信号を同時に読み
出す駆動回路と、 読み出された複数行の信号を夫々デジタル信号
に変換するアナログデジタル変換手段と、該アナ
ログデジタル変換手段によりデジタル化された複
数行の信号を夫々記憶する為の複数行に対応した
記憶素子と、該記憶素子をバツクアツプする為の
バツクアツプ電源とを有し、前記記憶素子及び前
記バツクアツプ電源とはカメラに着脱可能なカー
トリツジに収納されており、カメラ本体は前記カ
ートリツジの嵌合する嵌合部を有すると共に、前
記カートリツジと前記嵌合部とに夫々電極を設け
たことを特徴とするカメラ。[Scope of Claims] 1. A two-dimensional image sensor for capturing an optical image, a drive circuit that simultaneously reads out signals from a plurality of lines of the image sensor, and converts each of the read signals from the plurality of lines into digital signals. It has an analog-to-digital conversion means, a storage element corresponding to a plurality of rows for respectively storing the plurality of rows of signals digitized by the analog-to-digital conversion means, and a backup power supply for backing up the storage element, The storage element and the backup power source are housed in a cartridge that is removably attached to the camera, and the camera body has a fitting portion into which the cartridge fits, and electrodes are provided on the cartridge and the fitting portion, respectively. A camera characterized by: