JPS6242235A - 仮想スタツク方式 - Google Patents
仮想スタツク方式Info
- Publication number
- JPS6242235A JPS6242235A JP60182236A JP18223685A JPS6242235A JP S6242235 A JPS6242235 A JP S6242235A JP 60182236 A JP60182236 A JP 60182236A JP 18223685 A JP18223685 A JP 18223685A JP S6242235 A JPS6242235 A JP S6242235A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- block
- saving
- data
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
物理スタック内を複数のブロックに分けられたその各ブ
ロックにブロック内ポインタを発生させ、これにより従
来ブロック単位で論理スタックへの退避を行なっていた
のをブロック内のブロック内ポインタで指定される格納
域までのデータの退避とし、無用な退避を行なわないよ
うにした。
ロックにブロック内ポインタを発生させ、これにより従
来ブロック単位で論理スタックへの退避を行なっていた
のをブロック内のブロック内ポインタで指定される格納
域までのデータの退避とし、無用な退避を行なわないよ
うにした。
本発明は仮想スタック方式に関し、更に詳しく言えば従
来のブロック単位の論理スタックへの退避をブロック内
の必要な退避だけを行なうようにした仮想スタ・ツク方
式に関する。
来のブロック単位の論理スタックへの退避をブロック内
の必要な退避だけを行なうようにした仮想スタ・ツク方
式に関する。
電子計算機等のデータ処理システムには、演算及び又は
制御手順の制御のために仮想スタック方式が用いられる
ものがある。この方式はユーザによって共有される物理
スタックとこの物理スタックのデータを必要に応じて退
避し又使用に供する論理スタックを備えている。
制御手順の制御のために仮想スタック方式が用いられる
ものがある。この方式はユーザによって共有される物理
スタックとこの物理スタックのデータを必要に応じて退
避し又使用に供する論理スタックを備えている。
このように仮想スタック方式においては、物理スタック
と論理スタックとの間でデータの移動を生ぜしめられる
。そのデータには、必ずしも移動を必要としないものも
含まれて来ることがあるから、そのようなデータの移動
を生ぜしめないようにして移動の効率化を図る必要性が
生ずる。
と論理スタックとの間でデータの移動を生ぜしめられる
。そのデータには、必ずしも移動を必要としないものも
含まれて来ることがあるから、そのようなデータの移動
を生ぜしめないようにして移動の効率化を図る必要性が
生ずる。
従来の仮想スタック方式は、第５図に示すように、物理
スタック３０内が複数のプロ・ツク３０１゜３０２ ・
・・に分割されており、これらプロ・ツクのための退避
制御情報即ち有効フラグ■、ブロックを使用しているプ
ロセス番号ＰＮＯ及び論理スタックブロック番号ＢＬＫ
ＮＯがタグテーブル３１に格納されるようになっており
、スタックポインタ（ＳＰ）３２及び物理スタック３０
内のブロック識別情報（ＩＤ）３３によって指定されて
物理スタック３０から読み出されるブロックデータはブ
ロック識別情報（ＩＤ）３３及びタグテーブル選択用レ
ジスタ（ＢＬＫＩＤＲ）３４のうちのいずれかの退避制
御情報選択情報によってタグテーブル３１から出力され
た対応するブロック退避制御情報を用いて、論理ブロッ
ク識別情報を格納するタグテーブル上の論理スタックブ
ロック番号（ＢＬＫＮＯ）で指定される論理スタック内
の論理ブロックに退避されるように構成されている。
スタック３０内が複数のプロ・ツク３０１゜３０２ ・
・・に分割されており、これらプロ・ツクのための退避
制御情報即ち有効フラグ■、ブロックを使用しているプ
ロセス番号ＰＮＯ及び論理スタックブロック番号ＢＬＫ
ＮＯがタグテーブル３１に格納されるようになっており
、スタックポインタ（ＳＰ）３２及び物理スタック３０
内のブロック識別情報（ＩＤ）３３によって指定されて
物理スタック３０から読み出されるブロックデータはブ
ロック識別情報（ＩＤ）３３及びタグテーブル選択用レ
ジスタ（ＢＬＫＩＤＲ）３４のうちのいずれかの退避制
御情報選択情報によってタグテーブル３１から出力され
た対応するブロック退避制御情報を用いて、論理ブロッ
ク識別情報を格納するタグテーブル上の論理スタックブ
ロック番号（ＢＬＫＮＯ）で指定される論理スタック内
の論理ブロックに退避されるように構成されている。
なお、５ＴＫＮＲは現在のプロセス番号を格納するレジ
スタである。
スタである。
従って、上述のような物理スタックをブロック単位で複
数のユーザによって共有する場合には、成る時点におい
て成るプロ・１．りを使用していた第１のユーザと異な
る第２のユーザが構成るブロックの使用に入る際にその
ブロックのどこまで第１のユーザのためのデータが入っ
ているかの識別を為し得ないため、前記第１のユーザが
使用している論理スタックにブロック内のデータを退避
する際にそのブロック全体の退避を余儀なくされ、これ
がためその退避は非効率的であった。
数のユーザによって共有する場合には、成る時点におい
て成るプロ・１．りを使用していた第１のユーザと異な
る第２のユーザが構成るブロックの使用に入る際にその
ブロックのどこまで第１のユーザのためのデータが入っ
ているかの識別を為し得ないため、前記第１のユーザが
使用している論理スタックにブロック内のデータを退避
する際にそのブロック全体の退避を余儀なくされ、これ
がためその退避は非効率的であった。
本発明は斯かる問題点に鑑みて創作されたもので、物理
スタックから論理スタックへの効率的な退避を遂行し得
る仮想スタック方式を提供することを目的とする。
スタックから論理スタックへの効率的な退避を遂行し得
る仮想スタック方式を提供することを目的とする。
第１１１！ｌは本発明の原理ブロック図を示す。本発明
は共有して使用に供される複数のブロックから成る物理
スタックｌと該物理スタックのデータを一時退避させて
おく論理スタック２とを有するシステムにおいて、前記
ブロック毎に設けられ、ブロック内スタックポインタを
含む退避制御情報を発生する退避制御情報発生手段３と
、ブロック内スタックポインタを含む退避制御情報に応
答してそのブロック内スタックポインタによって指定さ
れるデータまでのブロック内データを論理スタック２に
退避せしめるブロック内データ退避手段４とを備えて構
成したものである。
は共有して使用に供される複数のブロックから成る物理
スタックｌと該物理スタックのデータを一時退避させて
おく論理スタック２とを有するシステムにおいて、前記
ブロック毎に設けられ、ブロック内スタックポインタを
含む退避制御情報を発生する退避制御情報発生手段３と
、ブロック内スタックポインタを含む退避制御情報に応
答してそのブロック内スタックポインタによって指定さ
れるデータまでのブロック内データを論理スタック２に
退避せしめるブロック内データ退避手段４とを備えて構
成したものである。
物理スタック１内の任意のブロック内のデータの論理ス
タック２への退避が開始されると、そのブロックに対応
するブロック内スタックポインタに応答するブロック内
データ退避手段４は前記データ退避を指定されたブロッ
ク内のブロック内スタックポインタによって指定される
格納域までのデータが論理スタック２へ退避される。
タック２への退避が開始されると、そのブロックに対応
するブロック内スタックポインタに応答するブロック内
データ退避手段４は前記データ退避を指定されたブロッ
ク内のブロック内スタックポインタによって指定される
格納域までのデータが論理スタック２へ退避される。
この退避は従来のようにそのブロック全体ではなく、真
に退避を必要としているデータのみである。従って、効
率的な退避を遂行することができる。
に退避を必要としているデータのみである。従って、効
率的な退避を遂行することができる。
第２図は本発明の一実施例を示す。本発明はその構成上
からみれば第５図に示す従来構成例のタグテーブルを次
のように変更したことにその特徴がある。叩ち、タグテ
ーブルの退避制御情報として更にブロック内スタックポ
インタを包含せしめ、その退避制御情報を用いて物理ス
タック３０のデータの論理スタック（図示せず）への退
避を生ぜしめるようにその系を構成したものである。そ
して、タグテーブル３１°を構成するブロック内スタッ
クポインタ格納回路例が第３図に示される。
からみれば第５図に示す従来構成例のタグテーブルを次
のように変更したことにその特徴がある。叩ち、タグテ
ーブルの退避制御情報として更にブロック内スタックポ
インタを包含せしめ、その退避制御情報を用いて物理ス
タック３０のデータの論理スタック（図示せず）への退
避を生ぜしめるようにその系を構成したものである。そ
して、タグテーブル３１°を構成するブロック内スタッ
クポインタ格納回路例が第３図に示される。
このブロック内スタックポインタ格納回路はスタックポ
インタが使用している物理スタック３０内のブロック識
別情報（ＩＤ）を受けて選択（３号を発生する選択信号
発生器（デコーダ）２０と、それぞれ選択信号発生器２
０からの対応する選択信号、並びにクロックパルス（ｃ
ｌｏｃｋ ） 及ヒスタックポインタを受けてブロック
内スタックポインタをセットするブロック内スタックポ
インタレジスタ２１．乃至２１４と、入力にブロック内
スタックポインタレジスタ２１１乃至２１４の出力を受
けて一時にはそのうちの１つを選択出力するセレクタ２
２と、ブロック識別情１１（ｚ：＋）及びタグテーブル
選択用レジスタ３４からの出力のいずれかを選択出力し
てこれをセレクタ２２の選択機能を動作させるための信
号としてセレクタ２２に供給せしめるマルチプレクサ２
３とから成る。
インタが使用している物理スタック３０内のブロック識
別情報（ＩＤ）を受けて選択（３号を発生する選択信号
発生器（デコーダ）２０と、それぞれ選択信号発生器２
０からの対応する選択信号、並びにクロックパルス（ｃ
ｌｏｃｋ ） 及ヒスタックポインタを受けてブロック
内スタックポインタをセットするブロック内スタックポ
インタレジスタ２１．乃至２１４と、入力にブロック内
スタックポインタレジスタ２１１乃至２１４の出力を受
けて一時にはそのうちの１つを選択出力するセレクタ２
２と、ブロック識別情１１（ｚ：＋）及びタグテーブル
選択用レジスタ３４からの出力のいずれかを選択出力し
てこれをセレクタ２２の選択機能を動作させるための信
号としてセレクタ２２に供給せしめるマルチプレクサ２
３とから成る。
次に、本発明の詳細な説明する。
成るプロセスの処理が開始され、物理スタックが使用さ
れるようになると、スタックポインタ３２及びそのプロ
セスの処理に割り当てられたブロック識別情ｔ［３（Ｉ
Ｄ）３３が物理スタック３０のアドレッシング部３０Ａ
へ供給されると共に、有効フラグ■、プロセス番号ＰＮ
Ｏ及び論理スタックブロック番号ＢＬＫＮＯがタグテー
ブル３１に格納される。そして、スタックポインタ３２
及びブロック識別情報（ＩＤ）３３に応答する物理スタ
ック３０はそこへＹ−ＢＵＳを介して送り込まれるデー
タをブロック識別情報（ＩＤ）３３に対応するブロック
内のスタックポインタ３２が指していく格納域へ順次に
スタックされる。
れるようになると、スタックポインタ３２及びそのプロ
セスの処理に割り当てられたブロック識別情ｔ［３（Ｉ
Ｄ）３３が物理スタック３０のアドレッシング部３０Ａ
へ供給されると共に、有効フラグ■、プロセス番号ＰＮ
Ｏ及び論理スタックブロック番号ＢＬＫＮＯがタグテー
ブル３１に格納される。そして、スタックポインタ３２
及びブロック識別情報（ＩＤ）３３に応答する物理スタ
ック３０はそこへＹ−ＢＵＳを介して送り込まれるデー
タをブロック識別情報（ＩＤ）３３に対応するブロック
内のスタックポインタ３２が指していく格納域へ順次に
スタックされる。
これと同時に、タグテーブルのブロック内スタックポイ
ンタは物理スタックブロックへの順次のスクッキングに
応答して順次に更新されていく。
ンタは物理スタックブロックへの順次のスクッキングに
応答して順次に更新されていく。
これを第３図を参照して説明すると、上述のように順次
に更新されるスタックポインタはデコーダ２０からの選
択信号を受けているスタック内スタックポインタレジス
タにクロック毎に更新セットされていく。
に更新されるスタックポインタはデコーダ２０からの選
択信号を受けているスタック内スタックポインタレジス
タにクロック毎に更新セットされていく。
そして、そのプロセスの処理が終了した後に、そのブロ
ックの退避が必要となったときには、タグテーブル３１
’ の対応するブロックのための有効フラグＶ１プロセ
ス番号ＰＮＯ，論理スタックブロック番号ＢＬＫＮＯ１
及びブロック内スタックポインタがその退避に用いられ
る。
ックの退避が必要となったときには、タグテーブル３１
’ の対応するブロックのための有効フラグＶ１プロセ
ス番号ＰＮＯ，論理スタックブロック番号ＢＬＫＮＯ１
及びブロック内スタックポインタがその退避に用いられ
る。
このように、退避にブロック内スタックポインタをも用
いることにしたことにより、たとえブロックの一部しか
スクッキングに使用していない場合であっても第４図（
ａｌに示すようなブロック全体の退ｉ！（従来方式のも
の）ではなく、第４図（ｂ）に示すようにブロック内ス
タックポインタが指している格納域までの退避をすれば
よいことになる。
いることにしたことにより、たとえブロックの一部しか
スクッキングに使用していない場合であっても第４図（
ａｌに示すようなブロック全体の退ｉ！（従来方式のも
の）ではなく、第４図（ｂ）に示すようにブロック内ス
タックポインタが指している格納域までの退避をすれば
よいことになる。
かくして、退避を効率的に行なうことができる。
そのために用いられるブロック内スタックポインタは第
３図のマルチプレクサ２３からセレクタ２２へ供給され
る選択信号によって選択され、上述退避に供される。
３図のマルチプレクサ２３からセレクタ２２へ供給され
る選択信号によって選択され、上述退避に供される。
なお、上記実施例におけるブロック内スタック格納回路
においてクロック及びスタックポインタを一部アンドゲ
ートで受け、その出力を各レジスタに接続し、デコーダ
２０の出力をスタックポインタのレジスタへのセット信
号とするように構成してもよい。
においてクロック及びスタックポインタを一部アンドゲ
ートで受け、その出力を各レジスタに接続し、デコーダ
２０の出力をスタックポインタのレジスタへのセット信
号とするように構成してもよい。
以上説明したように本発明によれば、ブロック内スタッ
クポインタを退避制御情報の１つとして用いているから
、ブロック全体にデータを格納していない場合における
物理スタックデータの論理スタックへの退避においてそ
のブロック全体の退避を回避して効率的な退避を可能に
している。
クポインタを退避制御情報の１つとして用いているから
、ブロック全体にデータを格納していない場合における
物理スタックデータの論理スタックへの退避においてそ
のブロック全体の退避を回避して効率的な退避を可能に
している。
第１図は本発明の原理ブロック図、
第２図は本発明の一実施例を示す図、
第３図はブロック内スタックポインタ格納回路図、第４
図は本発明の効果を図解する図、 第５図は従来方式を示す図である。 第１図及び第２図において、 １．３０は物理スタック、 ２は論理スタック、 ３．３１’ は退避制御情報発生手段、４はブロック内
データ格納手段である。 ７′
図は本発明の効果を図解する図、 第５図は従来方式を示す図である。 第１図及び第２図において、 １．３０は物理スタック、 ２は論理スタック、 ３．３１’ は退避制御情報発生手段、４はブロック内
データ格納手段である。 ７′
Claims (1)
- 【特許請求の範囲】 共有して使用に供される複数のブロックから成る物理ス
タック（１）と物理スタック（１）のデータを一時退避
させておく論理スタック（２）とを有するシステムにお
いて、 前記ブロック毎に設けられ、ブロック内スタックポイン
タを含む退避制御情報を発生する退避制御情報発生手段
（３）と、 ブロック内スタックポインタを含む退避制御情報に応答
してそのブロック内スタックポインタによって指定され
る格納域までのブロック内データを論理スタック（２）
に退避せしめるブロック内データ退避手段（４）とを備
えて構成したことを特徴とする仮想スタック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182236A JPS6242235A (ja) | 1985-08-20 | 1985-08-20 | 仮想スタツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182236A JPS6242235A (ja) | 1985-08-20 | 1985-08-20 | 仮想スタツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242235A true JPS6242235A (ja) | 1987-02-24 |
Family
ID=16114723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182236A Pending JPS6242235A (ja) | 1985-08-20 | 1985-08-20 | 仮想スタツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105159745A (zh) * | 2015-08-21 | 2015-12-16 | 北京星网锐捷网络技术有限公司 | 虚拟交换架构vsf***升级的方法、装置及设备 |
-
1985
- 1985-08-20 JP JP60182236A patent/JPS6242235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105159745A (zh) * | 2015-08-21 | 2015-12-16 | 北京星网锐捷网络技术有限公司 | 虚拟交换架构vsf***升级的方法、装置及设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6436336A (en) | Calculator system | |
| KR910012962A (ko) | Dma제어기 | |
| JPS6242235A (ja) | 仮想スタツク方式 | |
| JPS5919290A (ja) | 共用メモリシステム | |
| JP2895892B2 (ja) | データ処理装置 | |
| JP2527814B2 (ja) | 命令処理システム | |
| JPS60134322A (ja) | 座標読取装置 | |
| JPS61198351A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPH0212350A (ja) | 情報処理装置 | |
| JPS6136854A (ja) | メモリ切換装置 | |
| JPH01112449A (ja) | 速度変換メモリ装置 | |
| JPH05324534A (ja) | Ｄｍａ転送方式 | |
| JPH07175648A (ja) | マイクロプログラム制御装置 | |
| JPS6238942A (ja) | マイクロプログラム制御装置 | |
| JPS61188588A (ja) | グラフィックディスプレイ装置 | |
| JPH0277934A (ja) | ラインバッファメモリ | |
| JPS6220043A (ja) | マルチプロセツサ用非同期同時アクセスの可能なランダムアクセスメモリ− | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPS63165949A (ja) | マイクロプロセツサ間におけるシエイクハンドシステム | |
| JPS60243771A (ja) | メモリ書込み回路 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPS61249140A (ja) | マイクロプログラム制御装置 | |
| JPH0261753A (ja) | Ｆｉｆｏ装置 | |
| JPS62217482A (ja) | メモリ制御方式 |