JPS6241271Y2 - - Google Patents
Info
- Publication number
- JPS6241271Y2 JPS6241271Y2 JP400981U JP400981U JPS6241271Y2 JP S6241271 Y2 JPS6241271 Y2 JP S6241271Y2 JP 400981 U JP400981 U JP 400981U JP 400981 U JP400981 U JP 400981U JP S6241271 Y2 JPS6241271 Y2 JP S6241271Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- alarm
- signal
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 7
- FPIPGXGPPPQFEQ-OVSJKPMPSA-N all-trans-retinol Chemical compound OC\C=C(/C)\C=C\C=C(/C)\C=C\C1=C(C)CCCC1(C)C FPIPGXGPPPQFEQ-OVSJKPMPSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000011717 all-trans-retinol Substances 0.000 description 3
- 235000019169 all-trans-retinol Nutrition 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Description
【考案の詳細な説明】
本考案はアラーム付電子時計回路に関し、特に
補助発振回路を有する電子時計回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic timepiece circuit with an alarm, and more particularly to an electronic timepiece circuit having an auxiliary oscillation circuit.
一般に商用周波数を基準周波数としてこれを計
時回路で計数して時刻を得、予め設定した時刻に
なつた時アラーム信号を出力するアラーム付電子
時計回路は外部端子にコンデンサ等を接続するこ
とに依つて発振が行なわれる補助発振回路が設け
られ、補助発振回路の発振出力あるいはその分周
出力がスピーカ等を駆動するアラーム信号として
用いられ、また停電時に基準周波数として計時回
路に印加されるものである。しかし、この様なア
ラーム付電子時計回路に於いてアラーム出力端子
からはスピーカ等を駆動するアラーム信号だけし
か出力することができず、例えばラジオ等の電源
を“オン”“オフ”する直流信号を取り出すこと
はできなかつた。またこの直流信号を取り出すた
めには切換用の端子を増設しなければならない欠
点を有していた。 In general, an electronic clock circuit with an alarm that uses the commercial frequency as a reference frequency and counts it in a clock circuit to obtain the time and outputs an alarm signal when a preset time has arrived depends on connecting a capacitor, etc. to the external terminal. An auxiliary oscillation circuit is provided for oscillation, and the oscillation output of the auxiliary oscillation circuit or its frequency-divided output is used as an alarm signal to drive a speaker, etc., and is also applied to the timekeeping circuit as a reference frequency during a power outage. However, in such an electronic clock circuit with an alarm, the alarm output terminal can only output an alarm signal that drives a speaker, etc., and, for example, a DC signal that turns on or off the power of a radio, etc. I couldn't take it out. Further, in order to extract this DC signal, a switching terminal must be added.
本考案は上述した点に鑑みて為されたものであ
り、端子を増設することなく、アラーム信号と直
流信号とを切換え出力するアラーム付電子時計回
路を提供するものである。以下図面を参照して本
考案を詳述する。 The present invention has been devised in view of the above-mentioned points, and provides an electronic timepiece circuit with an alarm that switches and outputs an alarm signal and a DC signal without adding any terminals. The present invention will be described in detail below with reference to the drawings.
第１図は本考案の実施例を示す回路図であり、
１は補助発振回路、２は分周回路、３は切換回
路、４は計時回路、５はアラーム出力回路であ
る。 FIG. 1 is a circuit diagram showing an embodiment of the present invention,
1 is an auxiliary oscillation circuit, 2 is a frequency dividing circuit, 3 is a switching circuit, 4 is a clock circuit, and 5 is an alarm output circuit.
補助発振回路１は負電源−Vssと接地間に直列
接続された抵抗ＲとＰチヤンネルMOSFET（以
下Ｐ−MOSと称す）６と、継続接続されたシユ
ミツトインバータ７と通常のインバータ８，９，
１０とから成り、抵抗ＲとＰ−MOS６の接続点
は外部端子Ａに接続されると共にシユミツトイン
バータ７の入力に接続されている。シユミツトイ
ンバータ７は第２図ａに示す入出力特性を有し、
ローシユミツトレベルが−1/2Vss、ハイシユミ
ツトレベルが−Vpとなるレベルを有している。
またインバータ１０の出力はＰ−MOS６のゲー
ト電極及び分周回路２の入力に印加される。分周
回路２は補助発振回路１の出力を商用周波数と同
じになるまで分周するものであり、その出力は切
換回路３に印加される。切換回路３は制御信号
SLに依つて通常は商用周波数50あるいは60Hzの
信号を計時回路４に印加するが、停電時には分周
回路２からの出力を印加する。アラーム出力回路
５はシユミツトインバータ１１、NANDゲート１
２及びANDゲート１３から成り、シユミツトイ
ンバータ１１の入力には補助発振回路１からの信
号が印加され、NANDゲート１２の一方の入力に
はアラームを間欠音とするための１Hzの信号が計
時回路４から印加され、またANDゲート１３の
一方の入力には予め設定した時刻になつた時、計
時回路４から出力されるアラーム一致信号ALIN
が印加される。シユミツトインバータ１１は第２
図ｂに示される入出力特性を有し、ローシユミツ
トレベルが−1/4Vss、ハイシユミツトレベルが
−Vpとなるレベルを有する。 The auxiliary oscillation circuit 1 includes a resistor R and a P-channel MOSFET (hereinafter referred to as P-MOS) 6 connected in series between a negative power supply -Vss and ground, a Schmitts inverter 7 continuously connected, and ordinary inverters 8, 9,
The connection point between the resistor R and the P-MOS 6 is connected to the external terminal A and to the input of the Schmitt inverter 7. The Schmitt inverter 7 has the input/output characteristics shown in FIG. 2a,
The low limit level has a level of -1/2Vss, and the high limit level has a level of -Vp.
Further, the output of the inverter 10 is applied to the gate electrode of the P-MOS 6 and the input of the frequency dividing circuit 2. The frequency dividing circuit 2 divides the frequency of the output of the auxiliary oscillation circuit 1 until it becomes the same as the commercial frequency, and its output is applied to the switching circuit 3. Switching circuit 3 is a control signal
Depending on the SL, a signal with a commercial frequency of 50 or 60 Hz is normally applied to the clock circuit 4, but in the event of a power outage, the output from the frequency divider circuit 2 is applied. Alarm output circuit 5 includes Schmitts inverter 11 and NAND gate 1
A signal from the auxiliary oscillation circuit 1 is applied to the input of the Schmitt inverter 11, and a 1Hz signal to make the alarm an intermittent sound is applied to one input of the NAND gate 12. 4, and one input of the AND gate 13 receives an alarm coincidence signal ALIN, which is output from the clock circuit 4 when a preset time has arrived.
is applied. Schmidt inverter 11 is the second
It has the input/output characteristics shown in FIG. b, with a low limit level of -1/4Vss and a high limit level of -Vp.
外部端子Ａにはコンデンサ１４と短絡手段とな
るスイツチ１５が並列に接地との間に接続されて
おり、コンデンサ１４は抵抗Ｒとの時定数に依つ
て補助発振回路１の発振周波数を決定するもので
あり、スイツチ１５は閉成されることに依り外部
端子Ａの電位を接地レベルとし、発振を停止させ
るものである。 A capacitor 14 and a switch 15 serving as short-circuiting means are connected to the ground in parallel to the external terminal A, and the capacitor 14 determines the oscillation frequency of the auxiliary oscillation circuit 1 depending on the time constant with the resistor R. When the switch 15 is closed, the potential of the external terminal A is set to the ground level, and the oscillation is stopped.
補助発振回路１の発振動作を第３図を参照して
説明する。先ず負電源−Vssを印加すると外部端
子Ａの電位は接地レベルから徐々に負電源−Vss
方向に下降してシユミツトインバータ１１のロー
シユミツトレベル−1/2Vssになると、シユミツ
トがオンとなりコンデンサ１４に充電された電荷
を放電する。これに依り外部端子Ａの電位は上昇
し、スレツシヨルドレベル−1/2Vssになるとイ
ンバータ７，８，９，１０が反転し時間Ｔだけ遅
れて出力Ｂが“１”となりＰ−MOS６をオフ状
態にする。以上の動作を繰り返すことに依り発振
が持続され、外部端子Ａ及び出力Ｂには第２図に
示される波形が得られる。一方外部端子Ａの信号
が印加されたアラーム出力回路５のインバータ１
１のスレツシヨルドレベルを−1/4Vssとすると
出力Ｃには第３図Ｃの波形が出力される。 The oscillation operation of the auxiliary oscillation circuit 1 will be explained with reference to FIG. First, when negative power supply -Vss is applied, the potential of external terminal A gradually decreases from the ground level to negative power supply -Vss.
When the Schmitt inverter 11 reaches the low Schmitt level -1/2Vss, the Schmitt is turned on and the charge stored in the capacitor 14 is discharged. As a result, the potential of external terminal A rises, and when it reaches the threshold level -1/2Vss, inverters 7, 8, 9, and 10 are inverted, and after a delay of time T, output B becomes "1" and turns off P-MOS6. state. By repeating the above operations, oscillation is maintained, and the waveforms shown in FIG. 2 are obtained at external terminal A and output B. On the other hand, the inverter 1 of the alarm output circuit 5 to which the signal of the external terminal A is applied
When the threshold level of 1 is set to -1/4Vss, the waveform shown in FIG. 3C is outputted to the output C.
またコンデンサ１４の容量を適当に選んで補助
発振回路１の発振周波数を1KHzとすればNAND
ゲート１２の出力には１Hzと1KHzの合成出力、
即ち１秒間に0.5秒1KHzの信号が出力される。今
第３図に示される１Hzと1KHzの合成出力、即ち
１秒間に0.5秒間1KHzの信号が出力される。今第
４図に示される様に計時回路４からアラーム一致
信号ALINが出力されると、アラーム出力端子
ALMには１Hzと1KHzの合成信号が出力され、ア
ラーム出力端子ALMに接続されるスピーカを駆
動し間欠音が発せられる。 Also, if the capacitance of the capacitor 14 is appropriately selected and the oscillation frequency of the auxiliary oscillation circuit 1 is set to 1KHz, the NAND
The output of gate 12 is a composite output of 1Hz and 1KHz,
That is, a 1KHz signal is output for 0.5 seconds per second. Now, a composite output of 1Hz and 1KHz shown in Fig. 3, that is, a 1KHz signal is output for 0.5 seconds per second. As shown in Fig. 4, when the alarm coincidence signal ALIN is output from the clock circuit 4, the alarm output terminal
A combined signal of 1Hz and 1KHz is output to ALM, which drives the speaker connected to the alarm output terminal ALM to emit an intermittent sound.
一方外部端子Ａに接続されたスイツチ１５が閉
成されると外部端子Ａの電位は接地レベル即ち
“１”に固定されるため補助発振回路１の発振が
停止され、アラーム出力回路５のシユミツトイン
バータ１１の出力は常に“０”に固定されるた
め、NANDゲート１２の出力は常に“１”が出力
される。そこでアラーム一致信号ALINが“１”
になると、アラーム出力端子ALMには第４図に
示される様な直流信号が出力される。この様な直
流信号はラジオ等の電源を“オン”、“オフ”する
信号に用いられる。 On the other hand, when the switch 15 connected to the external terminal A is closed, the potential of the external terminal A is fixed at the ground level, that is, "1", so the oscillation of the auxiliary oscillation circuit 1 is stopped, and the oscillation of the alarm output circuit 5 is Since the output of the inverter 11 is always fixed at "0", the output of the NAND gate 12 is always "1". Therefore, the alarm match signal ALIN becomes “1”
Then, a DC signal as shown in FIG. 4 is output to the alarm output terminal ALM. Such a DC signal is used as a signal to turn on or turn off the power of a radio or the like.
この様に外部端子Ａを短絡しない場合にはスピ
ーカ等を駆動するに適したアラーム信号が出力さ
れ、外部端子Ａを短絡した場合には電源を制御す
るのに適した直流信号が得られるのであり、スイ
ツチ１５に依りこれらの切換が行なえるものであ
る。またスイツチ１５を切換回路３の制御信号と
連動しておき、通電時にはアラーム信号と直流信
号とを任意に選択できる様にし、また停電時ある
いは電池等による駆動時にはアラーム信号の出力
のみとすることもできる。尚スイツチ１５にはト
ランジスタあるいはFET等の電子スイツチを用
いることができるのは言うまでもない。 In this way, when external terminal A is not shorted, an alarm signal suitable for driving speakers etc. is output, and when external terminal A is shorted, a DC signal suitable for controlling the power supply is obtained. , these changes can be made by the switch 15. In addition, the switch 15 can be linked with the control signal of the switching circuit 3 so that an alarm signal and a DC signal can be selected arbitrarily when the power is on, and only the alarm signal can be output when the power is turned on or when the drive is powered by a battery or the like. can. It goes without saying that the switch 15 can be an electronic switch such as a transistor or FET.
上述の如く本考案に依れば発振周波数を決定す
るコンデンサが接続される外部端子に短絡手段を
接続するだけでアラーム出力端子の出力信号を切
り換えることができるものであり、端子数を増加
することもなく機能を向上することができ、更に
本考案を実施した１つの集積回路で種々の電子時
計に利用することができるものであり、特にラジ
オ等に内蔵する場合にはその効果は大なるものが
ある。 As described above, according to the present invention, the output signal of the alarm output terminal can be switched by simply connecting a shorting means to the external terminal to which the capacitor that determines the oscillation frequency is connected, and the number of terminals can be increased. Furthermore, a single integrated circuit implementing the present invention can be used in various electronic clocks, and the effect is particularly great when built into a radio, etc. There is.
第１図は本考案の実施例を示す回路図、第２図
および第３図は動作を示す波形図、第４図はアラ
ーム出力の様子を示す波形図である。
１……補助発振回路、２……分周回路、３……
切換回路、４……計時回路、５……アラーム出力
回路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIGS. 2 and 3 are waveform diagrams showing the operation, and FIG. 4 is a waveform diagram showing the state of alarm output. 1... Auxiliary oscillation circuit, 2... Frequency dividing circuit, 3...
Switching circuit, 4... timing circuit, 5... alarm output circuit.
Claims (1)
外部端子にコンデンサ等を接続して発振を行なう
補助発振回路とを備え、予め設定された時刻にな
つた時前記計時回路から出力される一致信号に依
つて前記補助発振回路の発振出力あるいはその分
周出力をアラーム出力として出力するアラーム付
電子時計回路に於いて、前記補助発振回路が発振
を停止した時に所定のレベルの信号を出力するゲ
ート回路を設け前記外部端子を短絡手段で短絡
し、前記補助発振回路の発振を停止させた時アラ
ームの出力端子から直流信号が出力されることを
特徴とするアラーム付電子時計回路。 a clock circuit that obtains time by counting the reference frequency;
The auxiliary oscillation circuit is equipped with an auxiliary oscillation circuit that performs oscillation by connecting a capacitor or the like to an external terminal, and the oscillation output of the auxiliary oscillation circuit or its portion is adjusted depending on the coincidence signal output from the timer circuit when a preset time has arrived. In an electronic watch circuit with an alarm that outputs a frequency output as an alarm output, a gate circuit is provided that outputs a signal at a predetermined level when the auxiliary oscillation circuit stops oscillating, and the external terminal is short-circuited by a short-circuiting means, and the An electronic clock circuit with an alarm, characterized in that a DC signal is output from an alarm output terminal when oscillation of an auxiliary oscillation circuit is stopped.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP400981U JPS6241271Y2 (en) | 1981-01-13 | 1981-01-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP400981U JPS6241271Y2 (en) | 1981-01-13 | 1981-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57116886U JPS57116886U (en) | 1982-07-20 |
| JPS6241271Y2 true JPS6241271Y2 (en) | 1987-10-22 |
Family
ID=29802448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP400981U Expired JPS6241271Y2 (en) | 1981-01-13 | 1981-01-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6241271Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07104418B2 (en) * | 1988-06-20 | 1995-11-13 | セイコーエプソン株式会社 | Multifunction electronic watch |
-
1981
- 1981-01-13 JP JP400981U patent/JPS6241271Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57116886U (en) | 1982-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4653931A (en) | Self-charging electronic timepiece | |
| US4626799A (en) | Warble signaling device | |
| JPS6241271Y2 (en) | ||
| JPS6241270Y2 (en) | ||
| JPS59175218A (en) | Cmos inverter | |
| US4485432A (en) | Electronic voltage drop circuit | |
| US4553054A (en) | Power on reset circuit for microprocessor | |
| GB1481024A (en) | Battery powered electronic timepiece with voltage regulation | |
| JP2534484B2 (en) | Electronic watch with charging device | |
| JPS6150266B2 (en) | ||
| US3943697A (en) | Electronic watch | |
| JPH02122705A (en) | Low power consumption type cmos crystal oscillation circuit | |
| JP2906558B2 (en) | Semiconductor integrated circuit using piezoelectric vibrator | |
| JPS61170129A (en) | Through-current preventing circuit of output inverter | |
| EP0032020A1 (en) | Integrated circuit for a timepiece | |
| JP2995804B2 (en) | Switching regulator soft start circuit | |
| JPH0132475B2 (en) | ||
| JPH0438315Y2 (en) | ||
| JPH0353705A (en) | Semiconductor integrated circuit | |
| JPS6135993Y2 (en) | ||
| JPS63113716A (en) | Power-on resetting circuit | |
| JPS5870630A (en) | Oscillation stop detecting circuit | |
| JPS59203980A (en) | Analog electronic timepiece | |
| JPS63110816A (en) | Oscillation circuit | |
| JPS6334993B2 (en) |