JPS6240082A - モ−タ駆動装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、モータの駆動を制御するモータ駆動装置に係
り、特に、モータの制御不能期間を解消し得るようにし
たモータ駆動装置に関するものである。

〔従来の技術〕

第５図は従来技術によるＰＷＭ方式のモータ駆動装置を
示す。

図中、１は直流電源で、該直流電源１には、互いに直列
接続された第１スイッチング素子（以下、第１トランジ
スタという）２及び第２スイッチング素子（以下、第２
トランジスタという）３と、第３スイッチング素子（以
下、第３トランジスタという）４及び第４スイフチング
素子（以下、第４トランジスタという）５とが並列接続
されている。

又、６．７，８．９は上記各トランジスタ２゜３．４．
５のエミッタ、コレクタ間に接続された還流ダイオード
を示す。

而して、上記第１トランジスタ２と第２トランジスタ３
との接続点Ａと、上記第３トランジスタ４と第４トラン
ジスタ５との接続点Ｂとの間には、ＤＣモータＭが接続
されている。然るに、後述のように上記第１．第４トラ
ンジスタ２，５は同時にオン、オフし、又、上記第２．
第３トランジスタ３，４は同時にオン、オフするもので
あり、上記第１．第４トランジスタ２，５がオンすると
図中、イで示す向きに電流が流れ、又、上記第２゜第３
トランジスタ３．４がオンすると図中、口で示す如く電
流が流れるものである。

又、図中、１０はコンパレータで、該コンパレータ１０
の子端子には第６図Ａに示す３角波信号ＶＴが入力し、
一端子には速度指令信号ＶＳが入力するようになってい
る。該コンパレータ１０は上記３角波信号ＶＴが上記速
度指令信号ＶＳより大きいときに、第５図及び第６図に
示す駆動パルスとしての出力■１として、Ｈｉｇｈを出
力することになる。又、１１は上記出力■１を反転する
ＮＯＴ回路で、該ＮＯＴ回路１１は出力Ｖ２を出力する
ようになっている。

又、１２は上記出力Ｖ１を入力するオンディレィ回路、
１３は上記出力Ｖ２を入力するオンディレィ回路をそれ
ぞれ示す。ここで、一方のオンディレィ回路１２の出力
■３は上記第１．第４トランジスタ２，５に入力し、又
、他方のオンディレィ回路１３の出力Ｖ４は第２．第３
トランジスタ３．４に入力するようになっている。これ
らオンディレィ回路１２．１３は、上記第１トランジス
タ２と第２トランジスタ３とのオン動作及び上記第３ト
ランジスタ４と第４トランジスタ５とのオン動作をずら
せて、電源短絡を阻止するディレィ手段１４として機能
する。

なお、図中、ＶＡ、ＶＢはそれぞれ直流電圧源１のマイ
ナス端子から見たモータＭの端子電圧を示し、ＶＭは、
モータＭの端子電圧を示し、又、ｉＭはモータ電流を示
す。

又、第６図中、Ｖ５．Ｖ６は第１．第４トランジスタ２
，５と第２．第３トランジスタ３．４の実際のオン、オ
フ動作を示し、これら各トランジスタ２，３，４．５は
入力信号に対し、オン動作は速やかに追従するが、オフ
動作は遅延するものである。

次に作用について説明する。

先ず、３角波信号ＶＴと速度指令信号ＶＳをコンパレー
タ１０が比較し、その出力■１及び反転出力ｖ２より、
第１．第２トランジスタ２．３及び第３．第４トランジ
スタ４，５が短絡しないように上記出力Ｖｌ、Ｖ２をオ
ンディレィ回路１２゜１３を通して出力Ｖ３．Ｖ４を得
るとともに、当該出力Ｖ３．Ｖ４により、第１．第４ト
ランジスタ２，５及び第２．第３トランジスタ３．４を
交互にオンオフさせる。この場合、第１．第４トランジ
スタ２，５は同時にオンし、又、第２．第３トランジス
タ３，４は同時にオンする。

以上の信号タイミングは第６図に示す。

第６図Ａは静止時すなわち速度指令信号ＶＳ−〇の場合
を示している。第６図に於て、ＶＡ及びＶＢの斜線部は
第１．第４トランジスタ２．５及び第２．第３トランジ
スタ３，４がすべてオフの期間であり、このときのモー
タＭの端子電圧ＶＡ。

ＶＢは、モータ電流ｉＭの極性によって決まる。

〔発明が解決しようとする問題点〕

従来のＤＣモータ駆動回路は以上のように構成されてい
たので、以下の問題点があった。すなわち、第１．第４
トランジスタ２．５及び第２．第３トランジスタ３，４
がどちらもオフの期間におけるモータＭの端子電圧ＶＭ
はモータ電流ｉＭの極性で決まるので、仮に速度指令信
号ＶＳが、零かられずか正又は負になっても、モータ端
子電圧ＶＭには変化がない。つまり、第１．第４トラン
ジスタ２．５及び第２．第３トランジスタ３，４がどち
らもオフの期間は制御不能期間となる。

よって、速度指令信号ＶＳが微小信号の場合はＤＣモー
タＭは運転しないということになり、不感帯が生じてい
ることになる。

以上の説明は、このＰＷＭ方式に限らず、他のＰＷＭ方
式に於ても各トランジスタ２．３，４゜５が、総てオフ
になっている期間が存在する以上、該当する。

従って、本発明は上記実情に鑑みてなされたもので、そ
の目的は、モータの制御不能期間を解消することにある
。

〔問題点を解決するための手段〕

本発明は、モータの両端間の電圧を検出する検出素子と
、この検出素子の出力と駆動パルスとの差を検出する差
検出手段と、この差検出手段の出力を速度指令信号に加
算する加算手段とを備えたものである。

又、他の本発明はモータの両端間の電圧を検出する検出
素子と、この検出素子の出力と駆動パルスとの差を検出
する差検出手段と、この差検出手段の出力を速度指令信
号に加算する加算手段と、上記モータの速度が設定値よ
り遅いときに上記検出素子と差検出手段と加算手段とか
らなるフィードバック系を働かせる速度切換手段を備え
たものである。

〔作用〕

本発明の加算手段は、モータの両端間の電圧をフィード
バックして速度指令信号に加算する。従って、従来技術
の如きモータの制御不能期間は解消する。

又、他の本発明は速度切換手段を備えることにより、上
記本発明における作用をモータの低速度時にのみイ肋か
せることができる。

〔実施例〕

以下に、本発明の実施例を第１図ないし第４図に基づき
説明する。第１図は第１実施例を示す。

図中、２１はモータＭの両端間に接続されたホトカブラ
で、該ホトカブラ２１はモータＭの両端間の電圧を検出
して、信号■７を出力する検出素子として機能する。

２２は上記ホトカブラ２１の入力を保護するためのダイ
オード、２３はホトカブラ２１の入力電流制限用抵抗を
それぞれ示す。

又、２４は制御回路電源、２５はホトカブラ２１がオフ
のとき出力をＬＯＷにするためのプルダウン抵抗をそれ
ぞれ示す。

又、２６は差検出手段としての減算器で、該減算器２６
には、上記ホトカブラ２１からの信号ｖ７と、コンパレ
ータ１０の出力ｖ１とが入力するようになっており、該
減算器２６は、上記信号■７と上記出力■１との差を演
算して、信号Ｖ８を出力するようになっている。

２７は上記減算器２６の後段に設けられたフィルタ回路
を示す。

又、２８は加算手段としての加算器で、該加算器２日は
上記減算器２６からの信号Ｖ８を速度指令信号ｖＳに加
算するようになっている。

上記ホトカブラ２１．減算器２６．フィルタ回路２７．
加算器２８によりフィードバック系Ｘが構成される。

次に作用を説明する。

ホトカプラ２１は、ＰＷＭされたモータＭの端子電圧Ｖ
Ｍが正のときオンし、又、負のときオフするので、出力
Ｖｌとホトカプラ２１の信号■７の差を求めれば、第１
．第２．第３．第４トランジスタ２，３．４．５が総て
オフしている期間における速度指令信号ＶＳと実電圧の
差が信号■８として得られる。そして、上記信号Ｖ８を
フィルタ回路２７を通して、速度指令信号ＶＳに加算し
てやれば、結局電圧フィードバックがかかったことにな
り、第１．第２．第３．第４トランジスタ２．３．４．
５が総てオフしている期間を補償したことになる。

よって、速度指令信号ＶＳが零付近にあるときの不感帯
を少なくすることができる。

なお上記実施例ではＰＷＭパターンとしてモータＭの端
子電圧ＶＭが正又は負のみをとる例を示したが、正、負
及び零をとる他のＰＷＭパターンに関しては、第３図の
ようにホトカプラ２個を用いてそのレベルを検出すれば
よい。第３図中、２９は、マイナス電源である。

又、第４図は、本発明の第２実施例を示す。

図中、３０はコンパレータで、該コンパレータ３０のの
端子には、モータＭの速度の絶対値ＩＶＰ１が入力し、
又、○端子には直流電源３１から基準値ＶＱが入力する
ようになっている。該コンパレータ３０は、上記絶対値
１■Ｐ１が上記基準値ＶＱより大きいときにＨｉｇｈを
出力し、それ以外のときにＬＯＷを出力するようになっ
ている。

又、３１は、第１図に示す加算器２８とフィルタ回路２
７との間に設けられたスイッチで、該スイッチ３１は上
記コンパレータ３０がＬＯＷを出力したとき、すなわち
モータＭの速度の絶対値１■Ｐ１が基準値ＶＱ以下の低
速のときに閉成するようになっている。

従って、上記モータＭが高速度のときには第１実施例の
フィードバック系Ｘは作動せず、モータＭが低速度のと
きにのみ減算器２６からの信号Ｖ８が加算器２日に入力
して、速度指令信号ＶＳに加算されることになる。上記
コンパレータ３０とスイッチ３１により速度切換手１１
Ｙが構成される。

〔発明の効果〕

以上説明したように本発明によれば、加算手段はモータ
の両端間の電圧をフィードバックして速度指令信号に加
算するようにしたので、従来技術の如きモータの制御不
能期間を無くすことができる。

又、他の本発明によれば、上記構成の他に、速度切換手
段を設け、該速度切換手段は、モータの速度が設定値よ
り遅いときに該モータ両端間の電圧を速度指令信号に加
算するようにしたので、モータが低速度のときにのみ、
モータの制御不能期間を無くすことができる。

【図面の簡単な説明】

第１図は本発明に係るモータ駆動装置の第１実施例を示
す回路構成図、第２図は信号のタイミングチャート、第
３図は変形例、第４図は第２実施例を示す部分的回路構
成図、第５図は従来技術によるモータ駆動装置の回路構
成図、第６図は信号のタイミングチャートである。 １・・・・・・直流電源、２・・・・・・第１トランジ
スタ（第１スイッチング素子）、３・・・・・・第２ト
ランジスタ（第２スイッチング素子）、４・・・・・・
第３トランジスタ（第３スイッチング素子）、５・・・
・・・第４トランジスタ（第４スイッチング素子）、１
０・・・・・・コンパレータ（制御手段’）　、１４・
・・・・・ディレィ手段、２６・・・・・・減算器（差
検出手段）、２７・・・・・・フィルタ回路、２８・・
・・・・加算器（加算手段）、Ｘ・・・・・・フィード
バック系、Ｙ・・・・・・速度切換手段。 代理人　　大音　増雄（ばか２名） 第１図 第３図　　　第４図 第５図 第６図 手続補正書（自如 昭和　６１年６　月１１　日 特許庁長官殿　　　　　　　　　　　　　　　圃１・事
件の表示　　　特願昭６０−１７９７５７号２、発明の
名称 モータ駆動装置 ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補正の対象 図面の欄。 ６、補正の内容 （１）図面、第３図を別紙のとおり補正する。 以上

Claims (4)

【特許請求の範囲】
1. （１）直列接続された第１，第２スイッチング素子の接
   続点と、直列接続された第３，第４スイッチング素子の
   接続点との間に接続されたモータを含むモータ回路と、
   速度指令信号に基づきパルス幅が変化する駆動パルスを
   出力し、この駆動パルスで上記第１ないし第４スイッチ
   ング素子をオン・オフ制御してモータに正，負の電流を
   流す制御手段と、上記駆動パルスを制御して第１スイッ
   チング素子と第２スイッチング素子とのオン動作及び第
   ３スイッチング素子と第４スイッチング素子とのオン動
   作をずらせて電源短絡を阻止するディレイ手段とを備え
   たモータ駆動装置において、上記モータの両端間の電圧
   を検出する検出素子と、この検出素子の出力と上記駆動
   パルスとの差を検出する差検出手段と、この差検出手段
   の出力を上記速度指令信号に加算する加算手段とを備え
   たことを特徴とするモータ駆動装置。
2. （２）上記検出素子はホトカプラより成ることを特徴と
   する特許請求の範囲第１項記載のモータ駆動装置。
3. （３）上記差検出手段の出力はフィルタ回路を介して加
   算手段に供給されることを特徴とする特許請求の範囲第
   １項記載のモータ駆動装置。
4. （４）直列接続された第１．第２スイッチング素子の接
   続点と、直列接続された第３，第４スイッチング素子の
   接続点との間に接続されたモータを含むモータ回路と、
   速度指令信号に基づきパルス幅が変化する駆動パルスを
   出力し、この駆動パルスで上記第１ないし第４スイッチ
   ング素子をオン・オフ制御してモータに正負の電流を流
   す制御手段と、上記駆動パルスを制御して第１スイッチ
   ング素子と第２スイッチング素子とのオン動作及び第３
   スイッチング素子と第４スイッチング素子とのオン動作
   をずらせて電源短絡を阻止するディレイ手段とを備えた
   モータ駆動装置において、 上記モータの両端間の電圧を検出する検出素子と、この
   検出素子の出力と上記駆動パルスとの差を検出する差検
   出手段と、この差検出手段の出力を上記速度指令信号に
   加算する加算手段と、上記モータの速度が設定値より遅
   いときに上記検出素子と差検出手段と加算手段とからな
   るフィードバック系を働かせる速度切換手段を設けたこ
   とを特徴とするモータ駆動装置。