JPS6240082A - モ−タ駆動装置 - Google Patents
モ−タ駆動装置Info
- Publication number
- JPS6240082A JPS6240082A JP60179757A JP17975785A JPS6240082A JP S6240082 A JPS6240082 A JP S6240082A JP 60179757 A JP60179757 A JP 60179757A JP 17975785 A JP17975785 A JP 17975785A JP S6240082 A JPS6240082 A JP S6240082A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- switching element
- output
- signal
- speed command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、モータの駆動を制御するモータ駆動装置に係
り、特に、モータの制御不能期間を解消し得るようにし
たモータ駆動装置に関するものである。
り、特に、モータの制御不能期間を解消し得るようにし
たモータ駆動装置に関するものである。
第5図は従来技術によるPWM方式のモータ駆動装置を
示す。
示す。
図中、1は直流電源で、該直流電源1には、互いに直列
接続された第1スイッチング素子(以下、第1トランジ
スタという)2及び第2スイッチング素子(以下、第2
トランジスタという)3と、第3スイッチング素子(以
下、第3トランジスタという)4及び第4スイフチング
素子(以下、第4トランジスタという)5とが並列接続
されている。
接続された第1スイッチング素子(以下、第1トランジ
スタという)2及び第2スイッチング素子(以下、第2
トランジスタという)3と、第3スイッチング素子(以
下、第3トランジスタという)4及び第4スイフチング
素子(以下、第4トランジスタという)5とが並列接続
されている。
又、6.7,8.9は上記各トランジスタ2゜3.4.
5のエミッタ、コレクタ間に接続された還流ダイオード
を示す。
5のエミッタ、コレクタ間に接続された還流ダイオード
を示す。
而して、上記第1トランジスタ2と第2トランジスタ3
との接続点Aと、上記第3トランジスタ4と第4トラン
ジスタ5との接続点Bとの間には、DCモータMが接続
されている。然るに、後述のように上記第1.第4トラ
ンジスタ2,5は同時にオン、オフし、又、上記第2.
第3トランジスタ3,4は同時にオン、オフするもので
あり、上記第1.第4トランジスタ2,5がオンすると
図中、イで示す向きに電流が流れ、又、上記第2゜第3
トランジスタ3.4がオンすると図中、口で示す如く電
流が流れるものである。
との接続点Aと、上記第3トランジスタ4と第4トラン
ジスタ5との接続点Bとの間には、DCモータMが接続
されている。然るに、後述のように上記第1.第4トラ
ンジスタ2,5は同時にオン、オフし、又、上記第2.
第3トランジスタ3,4は同時にオン、オフするもので
あり、上記第1.第4トランジスタ2,5がオンすると
図中、イで示す向きに電流が流れ、又、上記第2゜第3
トランジスタ3.4がオンすると図中、口で示す如く電
流が流れるものである。
又、図中、10はコンパレータで、該コンパレータ10
の子端子には第6図Aに示す3角波信号VTが入力し、
一端子には速度指令信号VSが入力するようになってい
る。該コンパレータ10は上記3角波信号VTが上記速
度指令信号VSより大きいときに、第5図及び第6図に
示す駆動パルスとしての出力■1として、Highを出
力することになる。又、11は上記出力■1を反転する
NOT回路で、該NOT回路11は出力V2を出力する
ようになっている。
の子端子には第6図Aに示す3角波信号VTが入力し、
一端子には速度指令信号VSが入力するようになってい
る。該コンパレータ10は上記3角波信号VTが上記速
度指令信号VSより大きいときに、第5図及び第6図に
示す駆動パルスとしての出力■1として、Highを出
力することになる。又、11は上記出力■1を反転する
NOT回路で、該NOT回路11は出力V2を出力する
ようになっている。
又、12は上記出力V1を入力するオンディレィ回路、
13は上記出力V2を入力するオンディレィ回路をそれ
ぞれ示す。ここで、一方のオンディレィ回路12の出力
■3は上記第1.第4トランジスタ2,5に入力し、又
、他方のオンディレィ回路13の出力V4は第2.第3
トランジスタ3.4に入力するようになっている。これ
らオンディレィ回路12.13は、上記第1トランジス
タ2と第2トランジスタ3とのオン動作及び上記第3ト
ランジスタ4と第4トランジスタ5とのオン動作をずら
せて、電源短絡を阻止するディレィ手段14として機能
する。
13は上記出力V2を入力するオンディレィ回路をそれ
ぞれ示す。ここで、一方のオンディレィ回路12の出力
■3は上記第1.第4トランジスタ2,5に入力し、又
、他方のオンディレィ回路13の出力V4は第2.第3
トランジスタ3.4に入力するようになっている。これ
らオンディレィ回路12.13は、上記第1トランジス
タ2と第2トランジスタ3とのオン動作及び上記第3ト
ランジスタ4と第4トランジスタ5とのオン動作をずら
せて、電源短絡を阻止するディレィ手段14として機能
する。
なお、図中、VA、VBはそれぞれ直流電圧源1のマイ
ナス端子から見たモータMの端子電圧を示し、VMは、
モータMの端子電圧を示し、又、iMはモータ電流を示
す。
ナス端子から見たモータMの端子電圧を示し、VMは、
モータMの端子電圧を示し、又、iMはモータ電流を示
す。
又、第6図中、V5.V6は第1.第4トランジスタ2
,5と第2.第3トランジスタ3.4の実際のオン、オ
フ動作を示し、これら各トランジスタ2,3,4.5は
入力信号に対し、オン動作は速やかに追従するが、オフ
動作は遅延するものである。
,5と第2.第3トランジスタ3.4の実際のオン、オ
フ動作を示し、これら各トランジスタ2,3,4.5は
入力信号に対し、オン動作は速やかに追従するが、オフ
動作は遅延するものである。
次に作用について説明する。
先ず、3角波信号VTと速度指令信号VSをコンパレー
タ10が比較し、その出力■1及び反転出力v2より、
第1.第2トランジスタ2.3及び第3.第4トランジ
スタ4,5が短絡しないように上記出力Vl、V2をオ
ンディレィ回路12゜13を通して出力V3.V4を得
るとともに、当該出力V3.V4により、第1.第4ト
ランジスタ2,5及び第2.第3トランジスタ3.4を
交互にオンオフさせる。この場合、第1.第4トランジ
スタ2,5は同時にオンし、又、第2.第3トランジス
タ3,4は同時にオンする。
タ10が比較し、その出力■1及び反転出力v2より、
第1.第2トランジスタ2.3及び第3.第4トランジ
スタ4,5が短絡しないように上記出力Vl、V2をオ
ンディレィ回路12゜13を通して出力V3.V4を得
るとともに、当該出力V3.V4により、第1.第4ト
ランジスタ2,5及び第2.第3トランジスタ3.4を
交互にオンオフさせる。この場合、第1.第4トランジ
スタ2,5は同時にオンし、又、第2.第3トランジス
タ3,4は同時にオンする。
以上の信号タイミングは第6図に示す。
第6図Aは静止時すなわち速度指令信号VS−〇の場合
を示している。第6図に於て、VA及びVBの斜線部は
第1.第4トランジスタ2.5及び第2.第3トランジ
スタ3,4がすべてオフの期間であり、このときのモー
タMの端子電圧VA。
を示している。第6図に於て、VA及びVBの斜線部は
第1.第4トランジスタ2.5及び第2.第3トランジ
スタ3,4がすべてオフの期間であり、このときのモー
タMの端子電圧VA。
VBは、モータ電流iMの極性によって決まる。
従来のDCモータ駆動回路は以上のように構成されてい
たので、以下の問題点があった。すなわち、第1.第4
トランジスタ2.5及び第2.第3トランジスタ3,4
がどちらもオフの期間におけるモータMの端子電圧VM
はモータ電流iMの極性で決まるので、仮に速度指令信
号VSが、零かられずか正又は負になっても、モータ端
子電圧VMには変化がない。つまり、第1.第4トラン
ジスタ2.5及び第2.第3トランジスタ3,4がどち
らもオフの期間は制御不能期間となる。
たので、以下の問題点があった。すなわち、第1.第4
トランジスタ2.5及び第2.第3トランジスタ3,4
がどちらもオフの期間におけるモータMの端子電圧VM
はモータ電流iMの極性で決まるので、仮に速度指令信
号VSが、零かられずか正又は負になっても、モータ端
子電圧VMには変化がない。つまり、第1.第4トラン
ジスタ2.5及び第2.第3トランジスタ3,4がどち
らもオフの期間は制御不能期間となる。
よって、速度指令信号VSが微小信号の場合はDCモー
タMは運転しないということになり、不感帯が生じてい
ることになる。
タMは運転しないということになり、不感帯が生じてい
ることになる。
以上の説明は、このPWM方式に限らず、他のPWM方
式に於ても各トランジスタ2.3,4゜5が、総てオフ
になっている期間が存在する以上、該当する。
式に於ても各トランジスタ2.3,4゜5が、総てオフ
になっている期間が存在する以上、該当する。
従って、本発明は上記実情に鑑みてなされたもので、そ
の目的は、モータの制御不能期間を解消することにある
。
の目的は、モータの制御不能期間を解消することにある
。
本発明は、モータの両端間の電圧を検出する検出素子と
、この検出素子の出力と駆動パルスとの差を検出する差
検出手段と、この差検出手段の出力を速度指令信号に加
算する加算手段とを備えたものである。
、この検出素子の出力と駆動パルスとの差を検出する差
検出手段と、この差検出手段の出力を速度指令信号に加
算する加算手段とを備えたものである。
又、他の本発明はモータの両端間の電圧を検出する検出
素子と、この検出素子の出力と駆動パルスとの差を検出
する差検出手段と、この差検出手段の出力を速度指令信
号に加算する加算手段と、上記モータの速度が設定値よ
り遅いときに上記検出素子と差検出手段と加算手段とか
らなるフィードバック系を働かせる速度切換手段を備え
たものである。
素子と、この検出素子の出力と駆動パルスとの差を検出
する差検出手段と、この差検出手段の出力を速度指令信
号に加算する加算手段と、上記モータの速度が設定値よ
り遅いときに上記検出素子と差検出手段と加算手段とか
らなるフィードバック系を働かせる速度切換手段を備え
たものである。
本発明の加算手段は、モータの両端間の電圧をフィード
バックして速度指令信号に加算する。従って、従来技術
の如きモータの制御不能期間は解消する。
バックして速度指令信号に加算する。従って、従来技術
の如きモータの制御不能期間は解消する。
又、他の本発明は速度切換手段を備えることにより、上
記本発明における作用をモータの低速度時にのみイ肋か
せることができる。
記本発明における作用をモータの低速度時にのみイ肋か
せることができる。
以下に、本発明の実施例を第1図ないし第4図に基づき
説明する。第1図は第1実施例を示す。
説明する。第1図は第1実施例を示す。
図中、21はモータMの両端間に接続されたホトカブラ
で、該ホトカブラ21はモータMの両端間の電圧を検出
して、信号■7を出力する検出素子として機能する。
で、該ホトカブラ21はモータMの両端間の電圧を検出
して、信号■7を出力する検出素子として機能する。
22は上記ホトカブラ21の入力を保護するためのダイ
オード、23はホトカブラ21の入力電流制限用抵抗を
それぞれ示す。
オード、23はホトカブラ21の入力電流制限用抵抗を
それぞれ示す。
又、24は制御回路電源、25はホトカブラ21がオフ
のとき出力をLOWにするためのプルダウン抵抗をそれ
ぞれ示す。
のとき出力をLOWにするためのプルダウン抵抗をそれ
ぞれ示す。
又、26は差検出手段としての減算器で、該減算器26
には、上記ホトカブラ21からの信号v7と、コンパレ
ータ10の出力v1とが入力するようになっており、該
減算器26は、上記信号■7と上記出力■1との差を演
算して、信号V8を出力するようになっている。
には、上記ホトカブラ21からの信号v7と、コンパレ
ータ10の出力v1とが入力するようになっており、該
減算器26は、上記信号■7と上記出力■1との差を演
算して、信号V8を出力するようになっている。
27は上記減算器26の後段に設けられたフィルタ回路
を示す。
を示す。
又、28は加算手段としての加算器で、該加算器2日は
上記減算器26からの信号V8を速度指令信号vSに加
算するようになっている。
上記減算器26からの信号V8を速度指令信号vSに加
算するようになっている。
上記ホトカブラ21.減算器26.フィルタ回路27.
加算器28によりフィードバック系Xが構成される。
加算器28によりフィードバック系Xが構成される。
次に作用を説明する。
ホトカプラ21は、PWMされたモータMの端子電圧V
Mが正のときオンし、又、負のときオフするので、出力
Vlとホトカプラ21の信号■7の差を求めれば、第1
.第2.第3.第4トランジスタ2,3.4.5が総て
オフしている期間における速度指令信号VSと実電圧の
差が信号■8として得られる。そして、上記信号V8を
フィルタ回路27を通して、速度指令信号VSに加算し
てやれば、結局電圧フィードバックがかかったことにな
り、第1.第2.第3.第4トランジスタ2.3.4.
5が総てオフしている期間を補償したことになる。
Mが正のときオンし、又、負のときオフするので、出力
Vlとホトカプラ21の信号■7の差を求めれば、第1
.第2.第3.第4トランジスタ2,3.4.5が総て
オフしている期間における速度指令信号VSと実電圧の
差が信号■8として得られる。そして、上記信号V8を
フィルタ回路27を通して、速度指令信号VSに加算し
てやれば、結局電圧フィードバックがかかったことにな
り、第1.第2.第3.第4トランジスタ2.3.4.
5が総てオフしている期間を補償したことになる。
よって、速度指令信号VSが零付近にあるときの不感帯
を少なくすることができる。
を少なくすることができる。
なお上記実施例ではPWMパターンとしてモータMの端
子電圧VMが正又は負のみをとる例を示したが、正、負
及び零をとる他のPWMパターンに関しては、第3図の
ようにホトカプラ2個を用いてそのレベルを検出すれば
よい。第3図中、29は、マイナス電源である。
子電圧VMが正又は負のみをとる例を示したが、正、負
及び零をとる他のPWMパターンに関しては、第3図の
ようにホトカプラ2個を用いてそのレベルを検出すれば
よい。第3図中、29は、マイナス電源である。
又、第4図は、本発明の第2実施例を示す。
図中、30はコンパレータで、該コンパレータ30のの
端子には、モータMの速度の絶対値IVP1が入力し、
又、○端子には直流電源31から基準値VQが入力する
ようになっている。該コンパレータ30は、上記絶対値
1■P1が上記基準値VQより大きいときにHighを
出力し、それ以外のときにLOWを出力するようになっ
ている。
端子には、モータMの速度の絶対値IVP1が入力し、
又、○端子には直流電源31から基準値VQが入力する
ようになっている。該コンパレータ30は、上記絶対値
1■P1が上記基準値VQより大きいときにHighを
出力し、それ以外のときにLOWを出力するようになっ
ている。
又、31は、第1図に示す加算器28とフィルタ回路2
7との間に設けられたスイッチで、該スイッチ31は上
記コンパレータ30がLOWを出力したとき、すなわち
モータMの速度の絶対値1■P1が基準値VQ以下の低
速のときに閉成するようになっている。
7との間に設けられたスイッチで、該スイッチ31は上
記コンパレータ30がLOWを出力したとき、すなわち
モータMの速度の絶対値1■P1が基準値VQ以下の低
速のときに閉成するようになっている。
従って、上記モータMが高速度のときには第1実施例の
フィードバック系Xは作動せず、モータMが低速度のと
きにのみ減算器26からの信号V8が加算器2日に入力
して、速度指令信号VSに加算されることになる。上記
コンパレータ30とスイッチ31により速度切換手11
Yが構成される。
フィードバック系Xは作動せず、モータMが低速度のと
きにのみ減算器26からの信号V8が加算器2日に入力
して、速度指令信号VSに加算されることになる。上記
コンパレータ30とスイッチ31により速度切換手11
Yが構成される。
以上説明したように本発明によれば、加算手段はモータ
の両端間の電圧をフィードバックして速度指令信号に加
算するようにしたので、従来技術の如きモータの制御不
能期間を無くすことができる。
の両端間の電圧をフィードバックして速度指令信号に加
算するようにしたので、従来技術の如きモータの制御不
能期間を無くすことができる。
又、他の本発明によれば、上記構成の他に、速度切換手
段を設け、該速度切換手段は、モータの速度が設定値よ
り遅いときに該モータ両端間の電圧を速度指令信号に加
算するようにしたので、モータが低速度のときにのみ、
モータの制御不能期間を無くすことができる。
段を設け、該速度切換手段は、モータの速度が設定値よ
り遅いときに該モータ両端間の電圧を速度指令信号に加
算するようにしたので、モータが低速度のときにのみ、
モータの制御不能期間を無くすことができる。
第1図は本発明に係るモータ駆動装置の第1実施例を示
す回路構成図、第2図は信号のタイミングチャート、第
3図は変形例、第4図は第2実施例を示す部分的回路構
成図、第5図は従来技術によるモータ駆動装置の回路構
成図、第6図は信号のタイミングチャートである。 1・・・・・・直流電源、2・・・・・・第1トランジ
スタ(第1スイッチング素子)、3・・・・・・第2ト
ランジスタ(第2スイッチング素子)、4・・・・・・
第3トランジスタ(第3スイッチング素子)、5・・・
・・・第4トランジスタ(第4スイッチング素子)、1
0・・・・・・コンパレータ(制御手段’) 、14・
・・・・・ディレィ手段、26・・・・・・減算器(差
検出手段)、27・・・・・・フィルタ回路、28・・
・・・・加算器(加算手段)、X・・・・・・フィード
バック系、Y・・・・・・速度切換手段。 代理人 大音 増雄(ばか2名) 第1図 第3図 第4図 第5図 第6図 手続補正書(自如 昭和 61年6 月11 日 特許庁長官殿 圃1・事
件の表示 特願昭60−179757号2、発明の
名称 モータ駆動装置 3、補正をする者 代表者志岐守哉 4、代理人 5、補正の対象 図面の欄。 6、補正の内容 (1)図面、第3図を別紙のとおり補正する。 以上
す回路構成図、第2図は信号のタイミングチャート、第
3図は変形例、第4図は第2実施例を示す部分的回路構
成図、第5図は従来技術によるモータ駆動装置の回路構
成図、第6図は信号のタイミングチャートである。 1・・・・・・直流電源、2・・・・・・第1トランジ
スタ(第1スイッチング素子)、3・・・・・・第2ト
ランジスタ(第2スイッチング素子)、4・・・・・・
第3トランジスタ(第3スイッチング素子)、5・・・
・・・第4トランジスタ(第4スイッチング素子)、1
0・・・・・・コンパレータ(制御手段’) 、14・
・・・・・ディレィ手段、26・・・・・・減算器(差
検出手段)、27・・・・・・フィルタ回路、28・・
・・・・加算器(加算手段)、X・・・・・・フィード
バック系、Y・・・・・・速度切換手段。 代理人 大音 増雄(ばか2名) 第1図 第3図 第4図 第5図 第6図 手続補正書(自如 昭和 61年6 月11 日 特許庁長官殿 圃1・事
件の表示 特願昭60−179757号2、発明の
名称 モータ駆動装置 3、補正をする者 代表者志岐守哉 4、代理人 5、補正の対象 図面の欄。 6、補正の内容 (1)図面、第3図を別紙のとおり補正する。 以上
Claims (4)
- (1)直列接続された第1,第2スイッチング素子の接
続点と、直列接続された第3,第4スイッチング素子の
接続点との間に接続されたモータを含むモータ回路と、
速度指令信号に基づきパルス幅が変化する駆動パルスを
出力し、この駆動パルスで上記第1ないし第4スイッチ
ング素子をオン・オフ制御してモータに正,負の電流を
流す制御手段と、上記駆動パルスを制御して第1スイッ
チング素子と第2スイッチング素子とのオン動作及び第
3スイッチング素子と第4スイッチング素子とのオン動
作をずらせて電源短絡を阻止するディレイ手段とを備え
たモータ駆動装置において、上記モータの両端間の電圧
を検出する検出素子と、この検出素子の出力と上記駆動
パルスとの差を検出する差検出手段と、この差検出手段
の出力を上記速度指令信号に加算する加算手段とを備え
たことを特徴とするモータ駆動装置。 - (2)上記検出素子はホトカプラより成ることを特徴と
する特許請求の範囲第1項記載のモータ駆動装置。 - (3)上記差検出手段の出力はフィルタ回路を介して加
算手段に供給されることを特徴とする特許請求の範囲第
1項記載のモータ駆動装置。 - (4)直列接続された第1.第2スイッチング素子の接
続点と、直列接続された第3,第4スイッチング素子の
接続点との間に接続されたモータを含むモータ回路と、
速度指令信号に基づきパルス幅が変化する駆動パルスを
出力し、この駆動パルスで上記第1ないし第4スイッチ
ング素子をオン・オフ制御してモータに正負の電流を流
す制御手段と、上記駆動パルスを制御して第1スイッチ
ング素子と第2スイッチング素子とのオン動作及び第3
スイッチング素子と第4スイッチング素子とのオン動作
をずらせて電源短絡を阻止するディレイ手段とを備えた
モータ駆動装置において、 上記モータの両端間の電圧を検出する検出素子と、この
検出素子の出力と上記駆動パルスとの差を検出する差検
出手段と、この差検出手段の出力を上記速度指令信号に
加算する加算手段と、上記モータの速度が設定値より遅
いときに上記検出素子と差検出手段と加算手段とからな
るフィードバック系を働かせる速度切換手段を設けたこ
とを特徴とするモータ駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60179757A JPS6240082A (ja) | 1985-08-15 | 1985-08-15 | モ−タ駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60179757A JPS6240082A (ja) | 1985-08-15 | 1985-08-15 | モ−タ駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6240082A true JPS6240082A (ja) | 1987-02-21 |
Family
ID=16071346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60179757A Pending JPS6240082A (ja) | 1985-08-15 | 1985-08-15 | モ−タ駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6240082A (ja) |
-
1985
- 1985-08-15 JP JP60179757A patent/JPS6240082A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0695679B1 (en) | Power steering apparatus for performing feedback control of motor-driving current | |
US4901366A (en) | Circuit arrangement for the timed control of semiconductor switches | |
JP2585511B2 (ja) | インバ−タ駆動装置 | |
JP2717498B2 (ja) | 双方向チョッパ・トランスコンダクタンス増幅器 | |
JPS6240082A (ja) | モ−タ駆動装置 | |
JPH07213062A (ja) | Pwmサイクロコンバータのゲート信号生成方法 | |
KR890001901B1 (ko) | 디지탈 제어방식의 전동기 구동용 정류장치 | |
JP3376787B2 (ja) | 電力変換器の指令電圧補正装置 | |
JP2513509Y2 (ja) | インバ―タの出力電圧検出回路 | |
JP3278359B2 (ja) | パワーmosfetの電流検出方法 | |
JP2508582Y2 (ja) | インバ―タの出力電圧極性検出回路 | |
JP2506644Y2 (ja) | パルス幅変調制御インバ―タの電圧調節器 | |
SU1337146A1 (ru) | Ультразвуковой генератор | |
JPH0746074Y2 (ja) | ブリツジ回路のスイツチング素子保護回路 | |
JPS6111996Y2 (ja) | ||
JP3251805B2 (ja) | Npcインバータ装置及びその制御方法 | |
JPH03145021A (ja) | 電源開閉装置 | |
KR900009637Y1 (ko) | 이중전압에 의한 스텝모터 구동회로 | |
JPH07118933B2 (ja) | 可逆レオナード装置 | |
SU1589361A1 (ru) | Реверсивный электропривод посто нного тока | |
JPS6320912A (ja) | コンパレ−タ回路 | |
JPH11275866A (ja) | 三相整流器力率改善回路の制御方式 | |
JPH0612959B2 (ja) | パルス幅変調インバータによる誘導電動機の制御装置 | |
JPH0332301B2 (ja) | ||
JPH04105564A (ja) | パルス幅変調回路 |