JPS623635B2 - - Google Patents
Info
- Publication number
- JPS623635B2 JPS623635B2 JP51126657A JP12665776A JPS623635B2 JP S623635 B2 JPS623635 B2 JP S623635B2 JP 51126657 A JP51126657 A JP 51126657A JP 12665776 A JP12665776 A JP 12665776A JP S623635 B2 JPS623635 B2 JP S623635B2
- Authority
- JP
- Japan
- Prior art keywords
- time code
- signal
- code data
- circuit
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Description
【発明の詳細な説明】
本発明はビデオテープレコーダ自動編集装置に
使用して好適なタイムコード取り込み装置に関
し、特に簡単な構成でタイムコード信号の取り込
みを映像信号のフレームに精度良く同期すること
ができる様にしたものである。
使用して好適なタイムコード取り込み装置に関
し、特に簡単な構成でタイムコード信号の取り込
みを映像信号のフレームに精度良く同期すること
ができる様にしたものである。
以下図面を参照しながら本発明タイムコード取
り込み装置をビデオテープレコーダ自動編集装置
に使用した例につき説明しよう。
り込み装置をビデオテープレコーダ自動編集装置
に使用した例につき説明しよう。
第1図に於いて1a及び1bは夫々ビデオテー
プレコーダ(以下VTRと省略する)を示し、之
等VTR1a及び1bは夫々、各フレーム毎のタ
イミングでSMPTEタイムコード等の順次歩進す
る絶対番地信号の記録されたビデオテープに記録
又は之より再生する如くなされたもので、本例に
於いてはVTR1aに依り再生された所定の映像
信号をVTR1bに依りビデオテープの所定位置
にダビングする様にしたものである。
プレコーダ(以下VTRと省略する)を示し、之
等VTR1a及び1bは夫々、各フレーム毎のタ
イミングでSMPTEタイムコード等の順次歩進す
る絶対番地信号の記録されたビデオテープに記録
又は之より再生する如くなされたもので、本例に
於いてはVTR1aに依り再生された所定の映像
信号をVTR1bに依りビデオテープの所定位置
にダビングする様にしたものである。
又2は主制御装置を示し、この主制御装置2は
VTR1a及び1bを全てプログラム制御する様
に構成されている。この主制御装置2はVTR1
a及び1bの夫々の絶対番地信号(以下タイムコ
ード信号と省略する)を読み出してそのビデオテ
ープの記録又は再生位置を知る様になされた位置
検出回路2aと、ビデオテープの1フレーム毎に
記録されたフレーム信号(之は例えば絶対番地信
号の初めに記録する。)の位相を検出する位相検
出回路2b,2cと、之等位置検出回路2a及び
位相検出回路2b,2cの夫々の出力信号が供給
され、之等の内容により次の動作を決定する判断
機能回路2dと、この判断機能回路2dの出力信
号に基づいてVTR1a,1bの動作を指令する
動作指令回路2eとより構成されている。又この
主制御装置2をバスラインを介してVTRコント
ロールインターフエース3a及び3bに接続する
と共にこのVTRコントロールインターフエース
3a及び3bを夫々VTR1a及び1bに夫々接
続する。このVTRコントロールインターフエー
ス3a及び3bは夫々同様に構成されたもので、
このVTRコントロールインターフエース3a及
び3bは夫々主制御装置2側のバスラインに接続
される入出力バツフアー回路5と、この入出力バ
ツフアー回路5の出力信号に基づいてプレイ走行
指令を出すプレイ走行指令回路6と、この入出力
バツフアー回路5の出力信号に基づいて±0%速
度走行指令、+数%〜+10%速度走行指令及び−
数%〜−数10%速度走行指令を夫々出す±0%速
度走行指令回路7、+数%〜+数10%速度走行指
令回路8及び−数%〜−数10%速度走行指令回路
9と、之等プレイ走行指令回路6、±0%速度走
行指令回路7、+数%〜+数10%速度走行指令回
路8及び−数%〜−数10%速度走行指令回路9の
夫々の出力信号が供給され、その出力側がVTR
1a,1b側のバスラインに接続されるVTRコ
ントロールバツフアー回路10と、位相一致パル
ス検出回路11とより構成されている。又この主
制御装置2をバスラインを介してVTR1a及び
1bの夫々の再生タイムコード信号が供給される
リーダーインターフエイス4a及び4bに夫々接
続する。このリーダーインターフエイス4a及び
4bは夫々同様に構成されたもので、このリーダ
ーインターフエイス4a及び4bは夫々VTR1
a,1bよりの再生タイムコード信号が供給され
るタイムコード読み出し回路12を有し、このタ
イムコード読み出し回路12の一方の出力側に得
られるタイムコードデータをタイムコードバツフ
アーメモリ13に供給し、又このタイムコード読
み出し回路12の他方の出力側に得られるフレー
ム信号をアンド回路14の一方の入力端子に供給
すると共にこのフレーム信号を遅延回路15を介
してラツチ回路16を構成するフリツプフロツプ
回路のリセツト端子に供給し、このラツチ回路1
6の出力信号をアンド回路14の他方の入力端子
に供給する。この遅延回路15は、フレーム信号
がアンド回路14を充分に通過できるだけの遅延
時間を有し、フレーム信号がアンド回路14を通
過した後にラツチ回路16はリセツトされる。
VTR1a及び1bを全てプログラム制御する様
に構成されている。この主制御装置2はVTR1
a及び1bの夫々の絶対番地信号(以下タイムコ
ード信号と省略する)を読み出してそのビデオテ
ープの記録又は再生位置を知る様になされた位置
検出回路2aと、ビデオテープの1フレーム毎に
記録されたフレーム信号(之は例えば絶対番地信
号の初めに記録する。)の位相を検出する位相検
出回路2b,2cと、之等位置検出回路2a及び
位相検出回路2b,2cの夫々の出力信号が供給
され、之等の内容により次の動作を決定する判断
機能回路2dと、この判断機能回路2dの出力信
号に基づいてVTR1a,1bの動作を指令する
動作指令回路2eとより構成されている。又この
主制御装置2をバスラインを介してVTRコント
ロールインターフエース3a及び3bに接続する
と共にこのVTRコントロールインターフエース
3a及び3bを夫々VTR1a及び1bに夫々接
続する。このVTRコントロールインターフエー
ス3a及び3bは夫々同様に構成されたもので、
このVTRコントロールインターフエース3a及
び3bは夫々主制御装置2側のバスラインに接続
される入出力バツフアー回路5と、この入出力バ
ツフアー回路5の出力信号に基づいてプレイ走行
指令を出すプレイ走行指令回路6と、この入出力
バツフアー回路5の出力信号に基づいて±0%速
度走行指令、+数%〜+10%速度走行指令及び−
数%〜−数10%速度走行指令を夫々出す±0%速
度走行指令回路7、+数%〜+数10%速度走行指
令回路8及び−数%〜−数10%速度走行指令回路
9と、之等プレイ走行指令回路6、±0%速度走
行指令回路7、+数%〜+数10%速度走行指令回
路8及び−数%〜−数10%速度走行指令回路9の
夫々の出力信号が供給され、その出力側がVTR
1a,1b側のバスラインに接続されるVTRコ
ントロールバツフアー回路10と、位相一致パル
ス検出回路11とより構成されている。又この主
制御装置2をバスラインを介してVTR1a及び
1bの夫々の再生タイムコード信号が供給される
リーダーインターフエイス4a及び4bに夫々接
続する。このリーダーインターフエイス4a及び
4bは夫々同様に構成されたもので、このリーダ
ーインターフエイス4a及び4bは夫々VTR1
a,1bよりの再生タイムコード信号が供給され
るタイムコード読み出し回路12を有し、このタ
イムコード読み出し回路12の一方の出力側に得
られるタイムコードデータをタイムコードバツフ
アーメモリ13に供給し、又このタイムコード読
み出し回路12の他方の出力側に得られるフレー
ム信号をアンド回路14の一方の入力端子に供給
すると共にこのフレーム信号を遅延回路15を介
してラツチ回路16を構成するフリツプフロツプ
回路のリセツト端子に供給し、このラツチ回路1
6の出力信号をアンド回路14の他方の入力端子
に供給する。この遅延回路15は、フレーム信号
がアンド回路14を充分に通過できるだけの遅延
時間を有し、フレーム信号がアンド回路14を通
過した後にラツチ回路16はリセツトされる。
本発明は以下の如く構成する。即ちこのアンド
回路14の出力信号をダンフラツグ信号形成回路
17を構成するフリツプフロツプ回路のセツト端
子に供給し、このダンフラツグ信号形成回路17
の出力信号を主制御装置2とバスラインで接続さ
れた入出力バツフアー回路18に供給する。この
場合、主制御装置2より取り込み(以下読み出し
という。)指令信号がこの入出力バツフアー回路
18に供給された時、ダンフラツグ回路17の出
力信号があるときに限り、タイムコードバツフア
ーメモリ13に記憶されているタイムコードデー
タの読み出しを開始し、主制御装置2に送出す
る。又タイムコードバツフアーメモリ13に記憶
されたタイムコードデータの読み出しを開始した
ときにこのタイムコードバツフアーメモリ13よ
り読み出し開始パルスを得、この読み出し開始パ
ルスをフリツプフロツプ回路17のリセツト端子
に供給する。又このタイムコードバツフアーメモ
リ13よりこのタイムコードデータの読み出しを
終了したときに読み出し終了パルスを得、この読
み出し終了パルスをラツチ回路16のセツト端子
に供給し、このラツチ回路16はタイムコードデ
ータの読み出し終了後セツトされる。
回路14の出力信号をダンフラツグ信号形成回路
17を構成するフリツプフロツプ回路のセツト端
子に供給し、このダンフラツグ信号形成回路17
の出力信号を主制御装置2とバスラインで接続さ
れた入出力バツフアー回路18に供給する。この
場合、主制御装置2より取り込み(以下読み出し
という。)指令信号がこの入出力バツフアー回路
18に供給された時、ダンフラツグ回路17の出
力信号があるときに限り、タイムコードバツフア
ーメモリ13に記憶されているタイムコードデー
タの読み出しを開始し、主制御装置2に送出す
る。又タイムコードバツフアーメモリ13に記憶
されたタイムコードデータの読み出しを開始した
ときにこのタイムコードバツフアーメモリ13よ
り読み出し開始パルスを得、この読み出し開始パ
ルスをフリツプフロツプ回路17のリセツト端子
に供給する。又このタイムコードバツフアーメモ
リ13よりこのタイムコードデータの読み出しを
終了したときに読み出し終了パルスを得、この読
み出し終了パルスをラツチ回路16のセツト端子
に供給し、このラツチ回路16はタイムコードデ
ータの読み出し終了後セツトされる。
本発明は上述の如く構成されているのでタイム
コード信号を読み出す場合次の様になす。即ち
VTR1a,1bに装填された磁気テープに記録
されているタイムコード信号をリーダーインター
フエイス4a,4bのタイムコード読み出し回路
12で1フレーム毎に読み取つたタイムコード信
号をデコードしてタイムコードデータとし、この
1フレーム分のタイムコードデータをタイムコー
ドバツフアーメモリ13に送つて記録保持させ
る。タイムコード信号は1フレーム毎に新しいも
のが読み取られるので、タイムコードバツフアー
メモリ13に記憶されているタイムコードデータ
も1フレーム毎にタイムコード読み出し回路12
から送出される新しいタイムコードデータに更新
される。又ダンフラツグ信号形成回路17の出力
信号は通常“1”に保持される。主制御装置2は
タイムコードデータを参照する必要が生じるとこ
の主制御装置2よりリーダーインターフエイス4
a,4bの入出力バツフアー回路18にダンフラ
ツグが“1”であるか“0”であるかを検出する
ようにテスト命令を出し、このリーダーインター
フエイス4a,4bよりのダンフラツグ信号が
“1”であるのを確認した後、タイムコードデー
タ送出命令をリーダーインターフエイス4a,4
bに送り、このタイムコードデータ送出命令に依
りタイムコードバツフアーメモリ13に記憶して
いるタイムコードデータを入出力バツフアー回路
18を介して主制御装置2に送出する。この場合
タイムコードバツフアーメモリ13より一度タイ
ムコードデータが読み出されはじめると、このタ
イムコードデータの全桁の情報が読み終るまで、
このタイムコードバツフアーメモリ13の記憶内
容は更新されない如くする。これによりタイムコ
ード信号の読み出し中にタイムコードの内容が変
化し、誤読み出しをする様なことはない。又この
場合リーダーインターフエイス4a,4bよりの
ダンフラツグ信号が“0”のときには、このダン
フラツグ信号が“1”となるまで、このダンフラ
ツグ信号のテストを繰り返す。又このダンフラツ
グ信号形成回路17はタイムコードバツフアーメ
モリ13よりのタイムコードデータの読み出しが
開始したとき、このタイムコードバツフアーメモ
リ13より読み出し開始パルスを受けてリセツト
され、この出力のダンフラツグ信号は“0”とな
るが一旦タイムコードデータの読み出しが開始さ
れると、ダンフラツグ信号の状態にかかわらず1
フレーム分のタイムコードデータの読み出しが終
了するまで読み出し動作は続けられる。又このタ
イムコードデータの読み出しが終了したとき、こ
の読み出し終了パルスをラツチ回路16のセツト
端子に供給して、このラツチ回路16の出力信号
を“1”とするので、この次にタイムコード読み
出し回路12よりフレーム信号が供給されたとき
アンド回路14を介してこのフレーム信号がダン
フラツグ信号形成回路17のセツト端子に供給さ
れ、このダンフラツグ信号形成回路17の出力信
号を“1”とする。又このラツチ回路16はフレ
ーム信号が遅延回路15により所定時間遅らされ
てリセツト端子に供給され、その後このラツチ回
路16をリセツトし、その出力信号を“0”とす
るのでタイムコードバツフアーメモリ13からの
タイムコードデータの読み出しが1フレーム分完
全に終了する前に次のフレーム信号が入力されて
ダンフラツグ信号が“1”となり、次の読み出し
が開始されるという誤動作を防止するように機能
する。
コード信号を読み出す場合次の様になす。即ち
VTR1a,1bに装填された磁気テープに記録
されているタイムコード信号をリーダーインター
フエイス4a,4bのタイムコード読み出し回路
12で1フレーム毎に読み取つたタイムコード信
号をデコードしてタイムコードデータとし、この
1フレーム分のタイムコードデータをタイムコー
ドバツフアーメモリ13に送つて記録保持させ
る。タイムコード信号は1フレーム毎に新しいも
のが読み取られるので、タイムコードバツフアー
メモリ13に記憶されているタイムコードデータ
も1フレーム毎にタイムコード読み出し回路12
から送出される新しいタイムコードデータに更新
される。又ダンフラツグ信号形成回路17の出力
信号は通常“1”に保持される。主制御装置2は
タイムコードデータを参照する必要が生じるとこ
の主制御装置2よりリーダーインターフエイス4
a,4bの入出力バツフアー回路18にダンフラ
ツグが“1”であるか“0”であるかを検出する
ようにテスト命令を出し、このリーダーインター
フエイス4a,4bよりのダンフラツグ信号が
“1”であるのを確認した後、タイムコードデー
タ送出命令をリーダーインターフエイス4a,4
bに送り、このタイムコードデータ送出命令に依
りタイムコードバツフアーメモリ13に記憶して
いるタイムコードデータを入出力バツフアー回路
18を介して主制御装置2に送出する。この場合
タイムコードバツフアーメモリ13より一度タイ
ムコードデータが読み出されはじめると、このタ
イムコードデータの全桁の情報が読み終るまで、
このタイムコードバツフアーメモリ13の記憶内
容は更新されない如くする。これによりタイムコ
ード信号の読み出し中にタイムコードの内容が変
化し、誤読み出しをする様なことはない。又この
場合リーダーインターフエイス4a,4bよりの
ダンフラツグ信号が“0”のときには、このダン
フラツグ信号が“1”となるまで、このダンフラ
ツグ信号のテストを繰り返す。又このダンフラツ
グ信号形成回路17はタイムコードバツフアーメ
モリ13よりのタイムコードデータの読み出しが
開始したとき、このタイムコードバツフアーメモ
リ13より読み出し開始パルスを受けてリセツト
され、この出力のダンフラツグ信号は“0”とな
るが一旦タイムコードデータの読み出しが開始さ
れると、ダンフラツグ信号の状態にかかわらず1
フレーム分のタイムコードデータの読み出しが終
了するまで読み出し動作は続けられる。又このタ
イムコードデータの読み出しが終了したとき、こ
の読み出し終了パルスをラツチ回路16のセツト
端子に供給して、このラツチ回路16の出力信号
を“1”とするので、この次にタイムコード読み
出し回路12よりフレーム信号が供給されたとき
アンド回路14を介してこのフレーム信号がダン
フラツグ信号形成回路17のセツト端子に供給さ
れ、このダンフラツグ信号形成回路17の出力信
号を“1”とする。又このラツチ回路16はフレ
ーム信号が遅延回路15により所定時間遅らされ
てリセツト端子に供給され、その後このラツチ回
路16をリセツトし、その出力信号を“0”とす
るのでタイムコードバツフアーメモリ13からの
タイムコードデータの読み出しが1フレーム分完
全に終了する前に次のフレーム信号が入力されて
ダンフラツグ信号が“1”となり、次の読み出し
が開始されるという誤動作を防止するように機能
する。
本発明に於いてはこのタイムコードデータの読
み出し動作を2回続けて行なう様にする。斯くす
れば第2番目に読み出されるタイムコードの読み
出しタイミングは自動的にフレーム信号と一致す
る。この様子を第2図のタイムチヤートを用いて
説明する。第2図Aはフレーム信号、第2図Bは
ラツチ回路16に送られるリセツトパルスで、遅
延回路15によりフレーム信号Aを所定時間だけ
遅らせたものである。第2図Cはタイムコードバ
ツフアーメモリ13に記憶されているタイムコー
ドデータの内容であり、第2図Dはタイムコード
データを連続して2回読み出すまで主制御装置2
よりの読み出し指令信号が持続する様子を示して
いる。また第2図Eはダンフラツグ信号であり、
第2図Fはタイムコードバツフアーメモリ13か
らのタイムコードデータの読み出し開始及び終了
のタイミング、第2図Gはラツチ回路16の状態
を示している。
み出し動作を2回続けて行なう様にする。斯くす
れば第2番目に読み出されるタイムコードの読み
出しタイミングは自動的にフレーム信号と一致す
る。この様子を第2図のタイムチヤートを用いて
説明する。第2図Aはフレーム信号、第2図Bは
ラツチ回路16に送られるリセツトパルスで、遅
延回路15によりフレーム信号Aを所定時間だけ
遅らせたものである。第2図Cはタイムコードバ
ツフアーメモリ13に記憶されているタイムコー
ドデータの内容であり、第2図Dはタイムコード
データを連続して2回読み出すまで主制御装置2
よりの読み出し指令信号が持続する様子を示して
いる。また第2図Eはダンフラツグ信号であり、
第2図Fはタイムコードバツフアーメモリ13か
らのタイムコードデータの読み出し開始及び終了
のタイミング、第2図Gはラツチ回路16の状態
を示している。
主制御装置2より第2図Dに示す読み出し指令
が出力されると、入出力バツフアー18はダンフ
ラツグ信号の状態を見てタイムコードバツフアー
メモリ13からのデータの読み出しの開始を行う
か否かを判断するが、第2図Eに示されるように
ダンフラツグ信号は通常“1”に保たれている。
そこで読み出し開始指令(第2図D)が“1”に
なると同時にタイムコードバツフアーメモリ13
からのデータの読み出しが開始され、読み出し開
始パルスによりダンフラツグ形成回路17がリセ
ツトされダンフラツグ信号は“0”となるが、上
述したように1フレーム分のタイムコードデータ
が全て読み出されるまで、読み出し動作が続けら
れる。次にバツフアーメモリ13からのタイムコ
ードデータの読み出しが終了すると、読み出し終
了パルスが発生し、ラツチ回路16がセツトされ
る。
が出力されると、入出力バツフアー18はダンフ
ラツグ信号の状態を見てタイムコードバツフアー
メモリ13からのデータの読み出しの開始を行う
か否かを判断するが、第2図Eに示されるように
ダンフラツグ信号は通常“1”に保たれている。
そこで読み出し開始指令(第2図D)が“1”に
なると同時にタイムコードバツフアーメモリ13
からのデータの読み出しが開始され、読み出し開
始パルスによりダンフラツグ形成回路17がリセ
ツトされダンフラツグ信号は“0”となるが、上
述したように1フレーム分のタイムコードデータ
が全て読み出されるまで、読み出し動作が続けら
れる。次にバツフアーメモリ13からのタイムコ
ードデータの読み出しが終了すると、読み出し終
了パルスが発生し、ラツチ回路16がセツトされ
る。
ここまでの動作で1回目のタイムコードデータ
の読み出しが完了するが、この時の読み出しタイ
ミングは第2図Dに示された読み出し指令のタイ
ミングに依存するだけで、フレーム信号(第2図
A)には全く同期していないことは明らかであ
る。前述したように読み出し指令はタイムコート
2回分の読み出しを行う間持続するが、ダンフラ
ツグ信号が1回目のタイムコードデータの読み出
し開始タイミングで立下つて“0”となつている
ため、1回目のタイムコードデータの読み出しが
終了した後、すぐに2回目のタイムコードデータ
の読み出しを開始することができない。そこで入
出力インターフエース18はたとえずダンフラツ
グ信号の監視を続け、ダンフラツグ信号の“0”
から“1”になつた瞬間に2回目のタイムコード
の読み出しを開始するようににする。このダンフ
ラツグ信号の“0”から“1”へ立ち上がるタイ
ミングは、第2図Eに示されるように、次のフレ
ーム信号Fo+1がアンド回路14を介してダンフ
ラツグ信号形成回路17をセツトするタイミング
に一致するのでフレーム信号Fo+1の入力タイミ
ングに一致して2回目のタイムコードデータの読
み出しが開始される。2回目のタイムコードデー
タの読み出しが開始されると、ダンフラツグ信号
は“0”レベルとなり、次のフレームパルスFo+
2のタイミングで再び“1”に立上るが、このと
きは既にタイムコードデータの読み出し指令が入
出力バツフアーに与えられていないので、3回目
のタイムコードデータの読み出しが開始されるこ
とはない。
の読み出しが完了するが、この時の読み出しタイ
ミングは第2図Dに示された読み出し指令のタイ
ミングに依存するだけで、フレーム信号(第2図
A)には全く同期していないことは明らかであ
る。前述したように読み出し指令はタイムコート
2回分の読み出しを行う間持続するが、ダンフラ
ツグ信号が1回目のタイムコードデータの読み出
し開始タイミングで立下つて“0”となつている
ため、1回目のタイムコードデータの読み出しが
終了した後、すぐに2回目のタイムコードデータ
の読み出しを開始することができない。そこで入
出力インターフエース18はたとえずダンフラツ
グ信号の監視を続け、ダンフラツグ信号の“0”
から“1”になつた瞬間に2回目のタイムコード
の読み出しを開始するようににする。このダンフ
ラツグ信号の“0”から“1”へ立ち上がるタイ
ミングは、第2図Eに示されるように、次のフレ
ーム信号Fo+1がアンド回路14を介してダンフ
ラツグ信号形成回路17をセツトするタイミング
に一致するのでフレーム信号Fo+1の入力タイミ
ングに一致して2回目のタイムコードデータの読
み出しが開始される。2回目のタイムコードデー
タの読み出しが開始されると、ダンフラツグ信号
は“0”レベルとなり、次のフレームパルスFo+
2のタイミングで再び“1”に立上るが、このと
きは既にタイムコードデータの読み出し指令が入
出力バツフアーに与えられていないので、3回目
のタイムコードデータの読み出しが開始されるこ
とはない。
従つて本発明に依ればタイムコード信号の取り
込みを映像信号のフレームに精度良く同期するこ
とができる。
込みを映像信号のフレームに精度良く同期するこ
とができる。
次に第3図に示す如きフローチヤートを使用し
て2台のVTR1a及び1bを希望するビデオテ
ープの位置関係に同期する場合につき説明する。
この場合2台のVTR1a及び1bの夫々の一致
することを希望するビデオテープのフレームのタ
イムコード信号の絶対番地を夫々TAp及びTBpと
し、TA及びTBを夫々VTR1a及び1bから読
み出されたタイムコード信号とすると TAp−TA=TBp−TB を検出すれば良い。この式を変形すれば TA−TB=(TAp−TBp) となる。故にこの2台のVTR1a及び1bから
読み出したタイムコードの差がある値(TAp−T
Bp)になつたかどうかを監視すればよい。
て2台のVTR1a及び1bを希望するビデオテ
ープの位置関係に同期する場合につき説明する。
この場合2台のVTR1a及び1bの夫々の一致
することを希望するビデオテープのフレームのタ
イムコード信号の絶対番地を夫々TAp及びTBpと
し、TA及びTBを夫々VTR1a及び1bから読
み出されたタイムコード信号とすると TAp−TA=TBp−TB を検出すれば良い。この式を変形すれば TA−TB=(TAp−TBp) となる。故にこの2台のVTR1a及び1bから
読み出したタイムコードの差がある値(TAp−T
Bp)になつたかどうかを監視すればよい。
先ずVTR1a及び1bを適当な位置にプリロ
ールしておきその後VTR1aを再生状態でプレ
イ走行させると共にVTR1bを+数%〜+数10
%速度走行させる。この場のVTR1aを先ず先
行させておき、その後適当な時刻にこのVTR1
aを追いかける様にVTR1bを走行させても良
い。第2図Aに示す如きVTR1aよりのフレー
ム信号と第2図Hに示す如きVTR1bよりのフ
レーム信号とが所定誤差の範囲で位相が一致して
いるかどうか主制御装置2で検出する。この場合
VTR1Ma及び1bは若干速度が異なる為フレー
ム毎に位相は順次ずれていくが略一致している状
態がある時間あり、これを検出する。この両
VTR1a及び1bのフレーム信号は、このVTR
1a及び1bの速度差に応じたある周期で略一致
する状態を繰り返す。このフレーム信号が略一致
した状態“1”をVTRコントロールインターフ
エイス3a及び3bに依り読み出し、この位相一
致信号が“1”のときのみ上述の様にしてVTR
1aのタイムコード信号を読み出してチエツクす
る。この場合に於いて、先ずVTR1aのタイム
コード信号を主制御装置2は任意の時刻にリーダ
ーインターフエイス4aから第2図Fに示す如く
2回連続して読み出し、その後所定時間T0(但
しT0≦T−T1、ここでTはフレーム間陥、T1は
VTR1a及び1bの位相差に対応した時間であ
る。)の後に第2図Jに示す如くVTR1bのタイ
ムコード信号TBと1回読むこの場合2台のVTR
1a及び1bはフレーム同期の取れた状態で運転
されており、またリーダーインターフエース4a
より読み出される第2番目のタイムコード信号T
Aは前述したようにフレーム信号に同期している
のでこの2番目のタイムコード信号TAが読み出
された後所定時間T0の後にこのVTR1bより読
み出されるタイムコード信号TBもフレームタイ
ミングに同期することになる。又この場合遅延時
間T0を略フレーム信号周期の半分程度に取つて
おけば、VTR1aの磁気テープのフレーム信号
の位相とVTR1bの磁幾気テープのフレーム信
号の位相とが多少ずれていても第2図A及びHの
t=n、t=mにおいて取り込まれたデータが読
まれることになり、タイミングの差による読み違
いは生じない。
ールしておきその後VTR1aを再生状態でプレ
イ走行させると共にVTR1bを+数%〜+数10
%速度走行させる。この場のVTR1aを先ず先
行させておき、その後適当な時刻にこのVTR1
aを追いかける様にVTR1bを走行させても良
い。第2図Aに示す如きVTR1aよりのフレー
ム信号と第2図Hに示す如きVTR1bよりのフ
レーム信号とが所定誤差の範囲で位相が一致して
いるかどうか主制御装置2で検出する。この場合
VTR1Ma及び1bは若干速度が異なる為フレー
ム毎に位相は順次ずれていくが略一致している状
態がある時間あり、これを検出する。この両
VTR1a及び1bのフレーム信号は、このVTR
1a及び1bの速度差に応じたある周期で略一致
する状態を繰り返す。このフレーム信号が略一致
した状態“1”をVTRコントロールインターフ
エイス3a及び3bに依り読み出し、この位相一
致信号が“1”のときのみ上述の様にしてVTR
1aのタイムコード信号を読み出してチエツクす
る。この場合に於いて、先ずVTR1aのタイム
コード信号を主制御装置2は任意の時刻にリーダ
ーインターフエイス4aから第2図Fに示す如く
2回連続して読み出し、その後所定時間T0(但
しT0≦T−T1、ここでTはフレーム間陥、T1は
VTR1a及び1bの位相差に対応した時間であ
る。)の後に第2図Jに示す如くVTR1bのタイ
ムコード信号TBと1回読むこの場合2台のVTR
1a及び1bはフレーム同期の取れた状態で運転
されており、またリーダーインターフエース4a
より読み出される第2番目のタイムコード信号T
Aは前述したようにフレーム信号に同期している
のでこの2番目のタイムコード信号TAが読み出
された後所定時間T0の後にこのVTR1bより読
み出されるタイムコード信号TBもフレームタイ
ミングに同期することになる。又この場合遅延時
間T0を略フレーム信号周期の半分程度に取つて
おけば、VTR1aの磁気テープのフレーム信号
の位相とVTR1bの磁幾気テープのフレーム信
号の位相とが多少ずれていても第2図A及びHの
t=n、t=mにおいて取り込まれたデータが読
まれることになり、タイミングの差による読み違
いは生じない。
例えば第2図A,Hに示すように、VTR1a
とVTR1bが所定範囲内で位相がそろつた状態
で運転されており、上述の手法によりVTR1a
がaの時点でタイムコードデータt=nの読み出
しを開始したとする。VTR1bのタイムコード
の読み出しタイミングもVTR1aと同じタイミ
ングaで行つた場合、VTR1bからはタイムコ
ード信号t=mがまだ完全に再生及びデコードさ
れていないため第2図Iに示すようにタイムコー
ドバツフアーメモリ内にはタイムコードデータt
=m−1が残つており、それが読み出されること
になる。VTR1a,1bはほぼ同期の取れた状
態で運転されているにもかかわらず、夫々の
VTRから読み出されるタイムコードデータ1が
フレーム分ずれてしまうため、主制御装置2は2
台のVTRが正しい関係で運転されていないと判
断し、VTRの走行に上述の補正を与え、結果と
して2台のVTRの正しい同期関係をくずすこと
になつてしまう。
とVTR1bが所定範囲内で位相がそろつた状態
で運転されており、上述の手法によりVTR1a
がaの時点でタイムコードデータt=nの読み出
しを開始したとする。VTR1bのタイムコード
の読み出しタイミングもVTR1aと同じタイミ
ングaで行つた場合、VTR1bからはタイムコ
ード信号t=mがまだ完全に再生及びデコードさ
れていないため第2図Iに示すようにタイムコー
ドバツフアーメモリ内にはタイムコードデータt
=m−1が残つており、それが読み出されること
になる。VTR1a,1bはほぼ同期の取れた状
態で運転されているにもかかわらず、夫々の
VTRから読み出されるタイムコードデータ1が
フレーム分ずれてしまうため、主制御装置2は2
台のVTRが正しい関係で運転されていないと判
断し、VTRの走行に上述の補正を与え、結果と
して2台のVTRの正しい同期関係をくずすこと
になつてしまう。
本発明ではVTR1bにおけるタイムコードデ
ータの読み出しはVTR1aにおいけるタイムコ
ードデータの読み出しより所定時間T0後に行う
ことによりこの誤動作を防止している。
ータの読み出しはVTR1aにおいけるタイムコ
ードデータの読み出しより所定時間T0後に行う
ことによりこの誤動作を防止している。
又その後VTR1a及び1bより夫々読み出さ
れたタイムコードTA及びTBを比較し、 TA−TB>(TAp−TBp) ならばVTR1bをVTR1aの走行速度より+数
%〜+数10%の速度で走行させ、又 TA−TB<(TAp−TBp) ならばVTR1bをVTR1aの走行速度より−数
%〜−数10%の速度で走行させる。そしてこれを
繰り返し TA−TB=(TAp−TBp) となつたとき、まずVTR1bにプレイと同一速
度でサーボループを介さない走行命令を与える。
その後VTR1a及び1bをこの状態で走行しあ
る適当な時間経過後即ち所定回k例えば3回この
比較動作をし、このTA−TB=(TAp−TBp)が
保持されているときVTR1bのサーボループに
ロツクさせプレイ命令を与え記録状態とすれば
VTR1aとVTR1bとをフレーム単位で正確に
同期することができ、VTR1aよりの所定の映
像信号をVTR1bの磁気テープの所定の位置に
ダビングすることができる。この第3図に於いて
Xはループ回数をカウントする関数である。
れたタイムコードTA及びTBを比較し、 TA−TB>(TAp−TBp) ならばVTR1bをVTR1aの走行速度より+数
%〜+数10%の速度で走行させ、又 TA−TB<(TAp−TBp) ならばVTR1bをVTR1aの走行速度より−数
%〜−数10%の速度で走行させる。そしてこれを
繰り返し TA−TB=(TAp−TBp) となつたとき、まずVTR1bにプレイと同一速
度でサーボループを介さない走行命令を与える。
その後VTR1a及び1bをこの状態で走行しあ
る適当な時間経過後即ち所定回k例えば3回この
比較動作をし、このTA−TB=(TAp−TBp)が
保持されているときVTR1bのサーボループに
ロツクさせプレイ命令を与え記録状態とすれば
VTR1aとVTR1bとをフレーム単位で正確に
同期することができ、VTR1aよりの所定の映
像信号をVTR1bの磁気テープの所定の位置に
ダビングすることができる。この第3図に於いて
Xはループ回数をカウントする関数である。
以上述べた如く上述例に依ればVTR1a及び
1bの夫々のビデオテープの目的とするフレーム
を精度良く同期することができる利益がある。
1bの夫々のビデオテープの目的とするフレーム
を精度良く同期することができる利益がある。
尚本発明は上述実施例に限らず本発明の要旨を
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
第1図は本発明タイムコード取り込み装置の一
実施例をビデオテープレコーダ自動編集装置に使
用した例を示す構成図、第2図は本発明の説明に
供するタイムチヤートを示す線図、第3図は第1
図の説明に供するフローチヤートを示す線図であ
る。 1a及び1bは夫々VTR、2は主制御装置、
3a及び3bは夫々VTRコントロールインター
フエイス、4a及び4bは夫々リーダーインター
フエイス、12はタイムコード読み出し回路、1
3はタイムコードバツフアーメモリ、17はダン
フラツグ信号形成回路を構成するフリツプフロツ
プ回路である。
実施例をビデオテープレコーダ自動編集装置に使
用した例を示す構成図、第2図は本発明の説明に
供するタイムチヤートを示す線図、第3図は第1
図の説明に供するフローチヤートを示す線図であ
る。 1a及び1bは夫々VTR、2は主制御装置、
3a及び3bは夫々VTRコントロールインター
フエイス、4a及び4bは夫々リーダーインター
フエイス、12はタイムコード読み出し回路、1
3はタイムコードバツフアーメモリ、17はダン
フラツグ信号形成回路を構成するフリツプフロツ
プ回路である。
Claims (1)
- 【特許請求の範囲】 1 映像信号とそれに対応したタイムコード信号
が記録された記録媒体から上記タイムコード信号
を読み出すタイムコード信号読み出し回路と、上
記読み出し回路から出力されるタイムコードデー
タを記憶するメモリ手段と、上記映像信号のフレ
ームに同期したフレーム信号を得るためのフレー
ム信号分離回路と、上記メモリ手段から上記タイ
ムコードデータの読み出しが開始されたことを示
す読み出し開始信号と上記フレーム信号と外部か
らのタイムコード取り込み指令信号とが供給され
上記メモリ手段からの上記タイムコードデータの
読み出しを制御するデータ読み出し制御回路とか
ら成り、 上記データ読み出し制御回路は上記タイムコー
ド取り込み指令信号が供給されることにより上記
メモリ手段からの上記タイムコードデータの読み
出しを連続して2回行うとともに、上記2回のタ
イムコードデータの読み出しのうち第1回目のタ
イムコードデータの読み出し開始を示す上記読み
出し開始信号により上記メモリ手段からの上記タ
イムコードデータの連続した読み出し開始を禁止
した後、上記フレーム信号により第2回目のタイ
ムコードデータの読み出しを開始するように動作
し、上記フレーム信号に同期させて読み出された
上記第2回目のタイムコードデータをタイムコー
ドデータとして取り込みことを特徴とするタイム
コード取り込み装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12665776A JPS5351918A (en) | 1976-10-21 | 1976-10-21 | Time code fetch unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12665776A JPS5351918A (en) | 1976-10-21 | 1976-10-21 | Time code fetch unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5351918A JPS5351918A (en) | 1978-05-11 |
JPS623635B2 true JPS623635B2 (ja) | 1987-01-26 |
Family
ID=14940633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12665776A Granted JPS5351918A (en) | 1976-10-21 | 1976-10-21 | Time code fetch unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5351918A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260923U (ja) * | 1988-10-27 | 1990-05-07 |
-
1976
- 1976-10-21 JP JP12665776A patent/JPS5351918A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260923U (ja) * | 1988-10-27 | 1990-05-07 |
Also Published As
Publication number | Publication date |
---|---|
JPS5351918A (en) | 1978-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6142768A (ja) | ディジタル信号の再生装置 | |
USRE29787E (en) | Color phase matching system for magnetic video tape recordings | |
US4210939A (en) | Method and system for synchronizing the movement of plural recording media | |
JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
JPS6128188B2 (ja) | ||
JPS6016028B2 (ja) | タイムコ−ド読取装置 | |
JPS623635B2 (ja) | ||
JPS623636B2 (ja) | ||
JP2733957B2 (ja) | 記録再生装置 | |
JP2759973B2 (ja) | テープ録再機の同期装置 | |
JPS6049981B2 (ja) | 記録媒体の走行方向検出装置 | |
US6954582B2 (en) | Digital VTR and video recording / reproducing apparatus | |
JP3125479B2 (ja) | 再生装置 | |
JPS6231870B2 (ja) | ||
JPS5942678A (ja) | 磁気記録再生装置における編集方法 | |
JP3104907B2 (ja) | 編集システム | |
JPS6128290Y2 (ja) | ||
JP3454771B2 (ja) | デジタルvtr | |
JP2825723B2 (ja) | 磁気記録再生装置 | |
JP3733039B2 (ja) | デジタルvtrにおける記録時刻指定による検索方法 | |
JP2689443B2 (ja) | 編集方法 | |
JP3598838B2 (ja) | データ読み取り装置 | |
JP2638660B2 (ja) | ディジタルオーディオテープレコーダ | |
JP3702155B2 (ja) | デジタルvtr | |
JPS6083242A (ja) | タイマ録画における録画開始方法 |