JPS623635B2 - - Google Patents
Info
- Publication number
- JPS623635B2 JPS623635B2 JP51126657A JP12665776A JPS623635B2 JP S623635 B2 JPS623635 B2 JP S623635B2 JP 51126657 A JP51126657 A JP 51126657A JP 12665776 A JP12665776 A JP 12665776A JP S623635 B2 JPS623635 B2 JP S623635B2
- Authority
- JP
- Japan
- Prior art keywords
- time code
- signal
- code data
- circuit
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000000926 separation method Methods 0.000 claims 1
- 230000006870 function Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Description
【発明の詳細な説明】
本発明はビデオテープレコーダ自動編集装置に
使用して好適なタイムコード取り込み装置に関
し、特に簡単な構成でタイムコード信号の取り込
みを映像信号のフレームに精度良く同期すること
ができる様にしたものである。
使用して好適なタイムコード取り込み装置に関
し、特に簡単な構成でタイムコード信号の取り込
みを映像信号のフレームに精度良く同期すること
ができる様にしたものである。
以下図面を参照しながら本発明タイムコード取
り込み装置をビデオテープレコーダ自動編集装置
に使用した例につき説明しよう。
り込み装置をビデオテープレコーダ自動編集装置
に使用した例につき説明しよう。
第１図に於いて１ａ及び１ｂは夫々ビデオテー
プレコーダ（以下VTRと省略する）を示し、之
等VTR１ａ及び１ｂは夫々、各フレーム毎のタ
イミングでSMPTEタイムコード等の順次歩進す
る絶対番地信号の記録されたビデオテープに記録
又は之より再生する如くなされたもので、本例に
於いてはVTR１ａに依り再生された所定の映像
信号をVTR１ｂに依りビデオテープの所定位置
にダビングする様にしたものである。
プレコーダ（以下VTRと省略する）を示し、之
等VTR１ａ及び１ｂは夫々、各フレーム毎のタ
イミングでSMPTEタイムコード等の順次歩進す
る絶対番地信号の記録されたビデオテープに記録
又は之より再生する如くなされたもので、本例に
於いてはVTR１ａに依り再生された所定の映像
信号をVTR１ｂに依りビデオテープの所定位置
にダビングする様にしたものである。
又２は主制御装置を示し、この主制御装置２は
VTR１ａ及び１ｂを全てプログラム制御する様
に構成されている。この主制御装置２はVTR１
ａ及び１ｂの夫々の絶対番地信号（以下タイムコ
ード信号と省略する）を読み出してそのビデオテ
ープの記録又は再生位置を知る様になされた位置
検出回路２ａと、ビデオテープの１フレーム毎に
記録されたフレーム信号（之は例えば絶対番地信
号の初めに記録する。）の位相を検出する位相検
出回路２ｂ，２ｃと、之等位置検出回路２ａ及び
位相検出回路２ｂ，２ｃの夫々の出力信号が供給
され、之等の内容により次の動作を決定する判断
機能回路２ｄと、この判断機能回路２ｄの出力信
号に基づいてVTR１ａ，１ｂの動作を指令する
動作指令回路２ｅとより構成されている。又この
主制御装置２をバスラインを介してVTRコント
ロールインターフエース３ａ及び３ｂに接続する
と共にこのVTRコントロールインターフエース
３ａ及び３ｂを夫々VTR１ａ及び１ｂに夫々接
続する。このVTRコントロールインターフエー
ス３ａ及び３ｂは夫々同様に構成されたもので、
このVTRコントロールインターフエース３ａ及
び３ｂは夫々主制御装置２側のバスラインに接続
される入出力バツフアー回路５と、この入出力バ
ツフアー回路５の出力信号に基づいてプレイ走行
指令を出すプレイ走行指令回路６と、この入出力
バツフアー回路５の出力信号に基づいて±０％速
度走行指令、＋数％〜＋10％速度走行指令及び−
数％〜−数10％速度走行指令を夫々出す±０％速
度走行指令回路７、＋数％〜＋数10％速度走行指
令回路８及び−数％〜−数10％速度走行指令回路
９と、之等プレイ走行指令回路６、±０％速度走
行指令回路７、＋数％〜＋数10％速度走行指令回
路８及び−数％〜−数10％速度走行指令回路９の
夫々の出力信号が供給され、その出力側がVTR
１ａ，１ｂ側のバスラインに接続されるVTRコ
ントロールバツフアー回路１０と、位相一致パル
ス検出回路１１とより構成されている。又この主
制御装置２をバスラインを介してVTR１ａ及び
１ｂの夫々の再生タイムコード信号が供給される
リーダーインターフエイス４ａ及び４ｂに夫々接
続する。このリーダーインターフエイス４ａ及び
４ｂは夫々同様に構成されたもので、このリーダ
ーインターフエイス４ａ及び４ｂは夫々VTR１
ａ，１ｂよりの再生タイムコード信号が供給され
るタイムコード読み出し回路１２を有し、このタ
イムコード読み出し回路１２の一方の出力側に得
られるタイムコードデータをタイムコードバツフ
アーメモリ１３に供給し、又このタイムコード読
み出し回路１２の他方の出力側に得られるフレー
ム信号をアンド回路１４の一方の入力端子に供給
すると共にこのフレーム信号を遅延回路１５を介
してラツチ回路１６を構成するフリツプフロツプ
回路のリセツト端子に供給し、このラツチ回路１
６の出力信号をアンド回路１４の他方の入力端子
に供給する。この遅延回路１５は、フレーム信号
がアンド回路１４を充分に通過できるだけの遅延
時間を有し、フレーム信号がアンド回路１４を通
過した後にラツチ回路１６はリセツトされる。
VTR１ａ及び１ｂを全てプログラム制御する様
に構成されている。この主制御装置２はVTR１
ａ及び１ｂの夫々の絶対番地信号（以下タイムコ
ード信号と省略する）を読み出してそのビデオテ
ープの記録又は再生位置を知る様になされた位置
検出回路２ａと、ビデオテープの１フレーム毎に
記録されたフレーム信号（之は例えば絶対番地信
号の初めに記録する。）の位相を検出する位相検
出回路２ｂ，２ｃと、之等位置検出回路２ａ及び
位相検出回路２ｂ，２ｃの夫々の出力信号が供給
され、之等の内容により次の動作を決定する判断
機能回路２ｄと、この判断機能回路２ｄの出力信
号に基づいてVTR１ａ，１ｂの動作を指令する
動作指令回路２ｅとより構成されている。又この
主制御装置２をバスラインを介してVTRコント
ロールインターフエース３ａ及び３ｂに接続する
と共にこのVTRコントロールインターフエース
３ａ及び３ｂを夫々VTR１ａ及び１ｂに夫々接
続する。このVTRコントロールインターフエー
ス３ａ及び３ｂは夫々同様に構成されたもので、
このVTRコントロールインターフエース３ａ及
び３ｂは夫々主制御装置２側のバスラインに接続
される入出力バツフアー回路５と、この入出力バ
ツフアー回路５の出力信号に基づいてプレイ走行
指令を出すプレイ走行指令回路６と、この入出力
バツフアー回路５の出力信号に基づいて±０％速
度走行指令、＋数％〜＋10％速度走行指令及び−
数％〜−数10％速度走行指令を夫々出す±０％速
度走行指令回路７、＋数％〜＋数10％速度走行指
令回路８及び−数％〜−数10％速度走行指令回路
９と、之等プレイ走行指令回路６、±０％速度走
行指令回路７、＋数％〜＋数10％速度走行指令回
路８及び−数％〜−数10％速度走行指令回路９の
夫々の出力信号が供給され、その出力側がVTR
１ａ，１ｂ側のバスラインに接続されるVTRコ
ントロールバツフアー回路１０と、位相一致パル
ス検出回路１１とより構成されている。又この主
制御装置２をバスラインを介してVTR１ａ及び
１ｂの夫々の再生タイムコード信号が供給される
リーダーインターフエイス４ａ及び４ｂに夫々接
続する。このリーダーインターフエイス４ａ及び
４ｂは夫々同様に構成されたもので、このリーダ
ーインターフエイス４ａ及び４ｂは夫々VTR１
ａ，１ｂよりの再生タイムコード信号が供給され
るタイムコード読み出し回路１２を有し、このタ
イムコード読み出し回路１２の一方の出力側に得
られるタイムコードデータをタイムコードバツフ
アーメモリ１３に供給し、又このタイムコード読
み出し回路１２の他方の出力側に得られるフレー
ム信号をアンド回路１４の一方の入力端子に供給
すると共にこのフレーム信号を遅延回路１５を介
してラツチ回路１６を構成するフリツプフロツプ
回路のリセツト端子に供給し、このラツチ回路１
６の出力信号をアンド回路１４の他方の入力端子
に供給する。この遅延回路１５は、フレーム信号
がアンド回路１４を充分に通過できるだけの遅延
時間を有し、フレーム信号がアンド回路１４を通
過した後にラツチ回路１６はリセツトされる。
本発明は以下の如く構成する。即ちこのアンド
回路１４の出力信号をダンフラツグ信号形成回路
１７を構成するフリツプフロツプ回路のセツト端
子に供給し、このダンフラツグ信号形成回路１７
の出力信号を主制御装置２とバスラインで接続さ
れた入出力バツフアー回路１８に供給する。この
場合、主制御装置２より取り込み（以下読み出し
という。）指令信号がこの入出力バツフアー回路
１８に供給された時、ダンフラツグ回路１７の出
力信号があるときに限り、タイムコードバツフア
ーメモリ１３に記憶されているタイムコードデー
タの読み出しを開始し、主制御装置２に送出す
る。又タイムコードバツフアーメモリ１３に記憶
されたタイムコードデータの読み出しを開始した
ときにこのタイムコードバツフアーメモリ１３よ
り読み出し開始パルスを得、この読み出し開始パ
ルスをフリツプフロツプ回路１７のリセツト端子
に供給する。又このタイムコードバツフアーメモ
リ１３よりこのタイムコードデータの読み出しを
終了したときに読み出し終了パルスを得、この読
み出し終了パルスをラツチ回路１６のセツト端子
に供給し、このラツチ回路１６はタイムコードデ
ータの読み出し終了後セツトされる。
回路１４の出力信号をダンフラツグ信号形成回路
１７を構成するフリツプフロツプ回路のセツト端
子に供給し、このダンフラツグ信号形成回路１７
の出力信号を主制御装置２とバスラインで接続さ
れた入出力バツフアー回路１８に供給する。この
場合、主制御装置２より取り込み（以下読み出し
という。）指令信号がこの入出力バツフアー回路
１８に供給された時、ダンフラツグ回路１７の出
力信号があるときに限り、タイムコードバツフア
ーメモリ１３に記憶されているタイムコードデー
タの読み出しを開始し、主制御装置２に送出す
る。又タイムコードバツフアーメモリ１３に記憶
されたタイムコードデータの読み出しを開始した
ときにこのタイムコードバツフアーメモリ１３よ
り読み出し開始パルスを得、この読み出し開始パ
ルスをフリツプフロツプ回路１７のリセツト端子
に供給する。又このタイムコードバツフアーメモ
リ１３よりこのタイムコードデータの読み出しを
終了したときに読み出し終了パルスを得、この読
み出し終了パルスをラツチ回路１６のセツト端子
に供給し、このラツチ回路１６はタイムコードデ
ータの読み出し終了後セツトされる。
本発明は上述の如く構成されているのでタイム
コード信号を読み出す場合次の様になす。即ち
VTR１ａ，１ｂに装填された磁気テープに記録
されているタイムコード信号をリーダーインター
フエイス４ａ，４ｂのタイムコード読み出し回路
１２で１フレーム毎に読み取つたタイムコード信
号をデコードしてタイムコードデータとし、この
１フレーム分のタイムコードデータをタイムコー
ドバツフアーメモリ１３に送つて記録保持させ
る。タイムコード信号は１フレーム毎に新しいも
のが読み取られるので、タイムコードバツフアー
メモリ１３に記憶されているタイムコードデータ
も１フレーム毎にタイムコード読み出し回路１２
から送出される新しいタイムコードデータに更新
される。又ダンフラツグ信号形成回路１７の出力
信号は通常“１”に保持される。主制御装置２は
タイムコードデータを参照する必要が生じるとこ
の主制御装置２よりリーダーインターフエイス４
ａ，４ｂの入出力バツフアー回路１８にダンフラ
ツグが“１”であるか“０”であるかを検出する
ようにテスト命令を出し、このリーダーインター
フエイス４ａ，４ｂよりのダンフラツグ信号が
“１”であるのを確認した後、タイムコードデー
タ送出命令をリーダーインターフエイス４ａ，４
ｂに送り、このタイムコードデータ送出命令に依
りタイムコードバツフアーメモリ１３に記憶して
いるタイムコードデータを入出力バツフアー回路
１８を介して主制御装置２に送出する。この場合
タイムコードバツフアーメモリ１３より一度タイ
ムコードデータが読み出されはじめると、このタ
イムコードデータの全桁の情報が読み終るまで、
このタイムコードバツフアーメモリ１３の記憶内
容は更新されない如くする。これによりタイムコ
ード信号の読み出し中にタイムコードの内容が変
化し、誤読み出しをする様なことはない。又この
場合リーダーインターフエイス４ａ，４ｂよりの
ダンフラツグ信号が“０”のときには、このダン
フラツグ信号が“１”となるまで、このダンフラ
ツグ信号のテストを繰り返す。又このダンフラツ
グ信号形成回路１７はタイムコードバツフアーメ
モリ１３よりのタイムコードデータの読み出しが
開始したとき、このタイムコードバツフアーメモ
リ１３より読み出し開始パルスを受けてリセツト
され、この出力のダンフラツグ信号は“０”とな
るが一旦タイムコードデータの読み出しが開始さ
れると、ダンフラツグ信号の状態にかかわらず１
フレーム分のタイムコードデータの読み出しが終
了するまで読み出し動作は続けられる。又このタ
イムコードデータの読み出しが終了したとき、こ
の読み出し終了パルスをラツチ回路１６のセツト
端子に供給して、このラツチ回路１６の出力信号
を“１”とするので、この次にタイムコード読み
出し回路１２よりフレーム信号が供給されたとき
アンド回路１４を介してこのフレーム信号がダン
フラツグ信号形成回路１７のセツト端子に供給さ
れ、このダンフラツグ信号形成回路１７の出力信
号を“１”とする。又このラツチ回路１６はフレ
ーム信号が遅延回路１５により所定時間遅らされ
てリセツト端子に供給され、その後このラツチ回
路１６をリセツトし、その出力信号を“０”とす
るのでタイムコードバツフアーメモリ１３からの
タイムコードデータの読み出しが１フレーム分完
全に終了する前に次のフレーム信号が入力されて
ダンフラツグ信号が“１”となり、次の読み出し
が開始されるという誤動作を防止するように機能
する。
コード信号を読み出す場合次の様になす。即ち
VTR１ａ，１ｂに装填された磁気テープに記録
されているタイムコード信号をリーダーインター
フエイス４ａ，４ｂのタイムコード読み出し回路
１２で１フレーム毎に読み取つたタイムコード信
号をデコードしてタイムコードデータとし、この
１フレーム分のタイムコードデータをタイムコー
ドバツフアーメモリ１３に送つて記録保持させ
る。タイムコード信号は１フレーム毎に新しいも
のが読み取られるので、タイムコードバツフアー
メモリ１３に記憶されているタイムコードデータ
も１フレーム毎にタイムコード読み出し回路１２
から送出される新しいタイムコードデータに更新
される。又ダンフラツグ信号形成回路１７の出力
信号は通常“１”に保持される。主制御装置２は
タイムコードデータを参照する必要が生じるとこ
の主制御装置２よりリーダーインターフエイス４
ａ，４ｂの入出力バツフアー回路１８にダンフラ
ツグが“１”であるか“０”であるかを検出する
ようにテスト命令を出し、このリーダーインター
フエイス４ａ，４ｂよりのダンフラツグ信号が
“１”であるのを確認した後、タイムコードデー
タ送出命令をリーダーインターフエイス４ａ，４
ｂに送り、このタイムコードデータ送出命令に依
りタイムコードバツフアーメモリ１３に記憶して
いるタイムコードデータを入出力バツフアー回路
１８を介して主制御装置２に送出する。この場合
タイムコードバツフアーメモリ１３より一度タイ
ムコードデータが読み出されはじめると、このタ
イムコードデータの全桁の情報が読み終るまで、
このタイムコードバツフアーメモリ１３の記憶内
容は更新されない如くする。これによりタイムコ
ード信号の読み出し中にタイムコードの内容が変
化し、誤読み出しをする様なことはない。又この
場合リーダーインターフエイス４ａ，４ｂよりの
ダンフラツグ信号が“０”のときには、このダン
フラツグ信号が“１”となるまで、このダンフラ
ツグ信号のテストを繰り返す。又このダンフラツ
グ信号形成回路１７はタイムコードバツフアーメ
モリ１３よりのタイムコードデータの読み出しが
開始したとき、このタイムコードバツフアーメモ
リ１３より読み出し開始パルスを受けてリセツト
され、この出力のダンフラツグ信号は“０”とな
るが一旦タイムコードデータの読み出しが開始さ
れると、ダンフラツグ信号の状態にかかわらず１
フレーム分のタイムコードデータの読み出しが終
了するまで読み出し動作は続けられる。又このタ
イムコードデータの読み出しが終了したとき、こ
の読み出し終了パルスをラツチ回路１６のセツト
端子に供給して、このラツチ回路１６の出力信号
を“１”とするので、この次にタイムコード読み
出し回路１２よりフレーム信号が供給されたとき
アンド回路１４を介してこのフレーム信号がダン
フラツグ信号形成回路１７のセツト端子に供給さ
れ、このダンフラツグ信号形成回路１７の出力信
号を“１”とする。又このラツチ回路１６はフレ
ーム信号が遅延回路１５により所定時間遅らされ
てリセツト端子に供給され、その後このラツチ回
路１６をリセツトし、その出力信号を“０”とす
るのでタイムコードバツフアーメモリ１３からの
タイムコードデータの読み出しが１フレーム分完
全に終了する前に次のフレーム信号が入力されて
ダンフラツグ信号が“１”となり、次の読み出し
が開始されるという誤動作を防止するように機能
する。
本発明に於いてはこのタイムコードデータの読
み出し動作を２回続けて行なう様にする。斯くす
れば第２番目に読み出されるタイムコードの読み
出しタイミングは自動的にフレーム信号と一致す
る。この様子を第２図のタイムチヤートを用いて
説明する。第２図Ａはフレーム信号、第２図Ｂは
ラツチ回路１６に送られるリセツトパルスで、遅
延回路１５によりフレーム信号Ａを所定時間だけ
遅らせたものである。第２図Ｃはタイムコードバ
ツフアーメモリ１３に記憶されているタイムコー
ドデータの内容であり、第２図Ｄはタイムコード
データを連続して２回読み出すまで主制御装置２
よりの読み出し指令信号が持続する様子を示して
いる。また第２図Ｅはダンフラツグ信号であり、
第２図Ｆはタイムコードバツフアーメモリ１３か
らのタイムコードデータの読み出し開始及び終了
のタイミング、第２図Ｇはラツチ回路１６の状態
を示している。
み出し動作を２回続けて行なう様にする。斯くす
れば第２番目に読み出されるタイムコードの読み
出しタイミングは自動的にフレーム信号と一致す
る。この様子を第２図のタイムチヤートを用いて
説明する。第２図Ａはフレーム信号、第２図Ｂは
ラツチ回路１６に送られるリセツトパルスで、遅
延回路１５によりフレーム信号Ａを所定時間だけ
遅らせたものである。第２図Ｃはタイムコードバ
ツフアーメモリ１３に記憶されているタイムコー
ドデータの内容であり、第２図Ｄはタイムコード
データを連続して２回読み出すまで主制御装置２
よりの読み出し指令信号が持続する様子を示して
いる。また第２図Ｅはダンフラツグ信号であり、
第２図Ｆはタイムコードバツフアーメモリ１３か
らのタイムコードデータの読み出し開始及び終了
のタイミング、第２図Ｇはラツチ回路１６の状態
を示している。
主制御装置２より第２図Ｄに示す読み出し指令
が出力されると、入出力バツフアー１８はダンフ
ラツグ信号の状態を見てタイムコードバツフアー
メモリ１３からのデータの読み出しの開始を行う
か否かを判断するが、第２図Ｅに示されるように
ダンフラツグ信号は通常“１”に保たれている。
そこで読み出し開始指令（第２図Ｄ）が“１”に
なると同時にタイムコードバツフアーメモリ１３
からのデータの読み出しが開始され、読み出し開
始パルスによりダンフラツグ形成回路１７がリセ
ツトされダンフラツグ信号は“０”となるが、上
述したように１フレーム分のタイムコードデータ
が全て読み出されるまで、読み出し動作が続けら
れる。次にバツフアーメモリ１３からのタイムコ
ードデータの読み出しが終了すると、読み出し終
了パルスが発生し、ラツチ回路１６がセツトされ
る。
が出力されると、入出力バツフアー１８はダンフ
ラツグ信号の状態を見てタイムコードバツフアー
メモリ１３からのデータの読み出しの開始を行う
か否かを判断するが、第２図Ｅに示されるように
ダンフラツグ信号は通常“１”に保たれている。
そこで読み出し開始指令（第２図Ｄ）が“１”に
なると同時にタイムコードバツフアーメモリ１３
からのデータの読み出しが開始され、読み出し開
始パルスによりダンフラツグ形成回路１７がリセ
ツトされダンフラツグ信号は“０”となるが、上
述したように１フレーム分のタイムコードデータ
が全て読み出されるまで、読み出し動作が続けら
れる。次にバツフアーメモリ１３からのタイムコ
ードデータの読み出しが終了すると、読み出し終
了パルスが発生し、ラツチ回路１６がセツトされ
る。
ここまでの動作で１回目のタイムコードデータ
の読み出しが完了するが、この時の読み出しタイ
ミングは第２図Ｄに示された読み出し指令のタイ
ミングに依存するだけで、フレーム信号（第２図
Ａ）には全く同期していないことは明らかであ
る。前述したように読み出し指令はタイムコート
２回分の読み出しを行う間持続するが、ダンフラ
ツグ信号が１回目のタイムコードデータの読み出
し開始タイミングで立下つて“０”となつている
ため、１回目のタイムコードデータの読み出しが
終了した後、すぐに２回目のタイムコードデータ
の読み出しを開始することができない。そこで入
出力インターフエース１８はたとえずダンフラツ
グ信号の監視を続け、ダンフラツグ信号の“０”
から“１”になつた瞬間に２回目のタイムコード
の読み出しを開始するようににする。このダンフ
ラツグ信号の“０”から“１”へ立ち上がるタイ
ミングは、第２図Ｅに示されるように、次のフレ
ーム信号Ｆo+1がアンド回路１４を介してダンフ
ラツグ信号形成回路１７をセツトするタイミング
に一致するのでフレーム信号Ｆo+1の入力タイミ
ングに一致して２回目のタイムコードデータの読
み出しが開始される。２回目のタイムコードデー
タの読み出しが開始されると、ダンフラツグ信号
は“０”レベルとなり、次のフレームパルスＦo+
２のタイミングで再び“１”に立上るが、このと
きは既にタイムコードデータの読み出し指令が入
出力バツフアーに与えられていないので、３回目
のタイムコードデータの読み出しが開始されるこ
とはない。
の読み出しが完了するが、この時の読み出しタイ
ミングは第２図Ｄに示された読み出し指令のタイ
ミングに依存するだけで、フレーム信号（第２図
Ａ）には全く同期していないことは明らかであ
る。前述したように読み出し指令はタイムコート
２回分の読み出しを行う間持続するが、ダンフラ
ツグ信号が１回目のタイムコードデータの読み出
し開始タイミングで立下つて“０”となつている
ため、１回目のタイムコードデータの読み出しが
終了した後、すぐに２回目のタイムコードデータ
の読み出しを開始することができない。そこで入
出力インターフエース１８はたとえずダンフラツ
グ信号の監視を続け、ダンフラツグ信号の“０”
から“１”になつた瞬間に２回目のタイムコード
の読み出しを開始するようににする。このダンフ
ラツグ信号の“０”から“１”へ立ち上がるタイ
ミングは、第２図Ｅに示されるように、次のフレ
ーム信号Ｆo+1がアンド回路１４を介してダンフ
ラツグ信号形成回路１７をセツトするタイミング
に一致するのでフレーム信号Ｆo+1の入力タイミ
ングに一致して２回目のタイムコードデータの読
み出しが開始される。２回目のタイムコードデー
タの読み出しが開始されると、ダンフラツグ信号
は“０”レベルとなり、次のフレームパルスＦo+
２のタイミングで再び“１”に立上るが、このと
きは既にタイムコードデータの読み出し指令が入
出力バツフアーに与えられていないので、３回目
のタイムコードデータの読み出しが開始されるこ
とはない。
従つて本発明に依ればタイムコード信号の取り
込みを映像信号のフレームに精度良く同期するこ
とができる。
込みを映像信号のフレームに精度良く同期するこ
とができる。
次に第３図に示す如きフローチヤートを使用し
て２台のVTR１ａ及び１ｂを希望するビデオテ
ープの位置関係に同期する場合につき説明する。
この場合２台のVTR１ａ及び１ｂの夫々の一致
することを希望するビデオテープのフレームのタ
イムコード信号の絶対番地を夫々ＴAp及びＴBpと
し、ＴA及びＴBを夫々VTR１ａ及び１ｂから読
み出されたタイムコード信号とすると ＴAp−ＴA＝ＴBp−ＴB を検出すれば良い。この式を変形すれば ＴA−ＴB＝（ＴAp−ＴBp） となる。故にこの２台のVTR１ａ及び１ｂから
読み出したタイムコードの差がある値（ＴAp−Ｔ
Bp）になつたかどうかを監視すればよい。
て２台のVTR１ａ及び１ｂを希望するビデオテ
ープの位置関係に同期する場合につき説明する。
この場合２台のVTR１ａ及び１ｂの夫々の一致
することを希望するビデオテープのフレームのタ
イムコード信号の絶対番地を夫々ＴAp及びＴBpと
し、ＴA及びＴBを夫々VTR１ａ及び１ｂから読
み出されたタイムコード信号とすると ＴAp−ＴA＝ＴBp−ＴB を検出すれば良い。この式を変形すれば ＴA−ＴB＝（ＴAp−ＴBp） となる。故にこの２台のVTR１ａ及び１ｂから
読み出したタイムコードの差がある値（ＴAp−Ｔ
Bp）になつたかどうかを監視すればよい。
先ずVTR１ａ及び１ｂを適当な位置にプリロ
ールしておきその後VTR１ａを再生状態でプレ
イ走行させると共にVTR１ｂを＋数％〜＋数10
％速度走行させる。この場のVTR１ａを先ず先
行させておき、その後適当な時刻にこのVTR１
ａを追いかける様にVTR１ｂを走行させても良
い。第２図Ａに示す如きVTR１ａよりのフレー
ム信号と第２図Ｈに示す如きVTR１ｂよりのフ
レーム信号とが所定誤差の範囲で位相が一致して
いるかどうか主制御装置２で検出する。この場合
VTR１Ma及び１ｂは若干速度が異なる為フレー
ム毎に位相は順次ずれていくが略一致している状
態がある時間あり、これを検出する。この両
VTR１ａ及び１ｂのフレーム信号は、このVTR
１ａ及び１ｂの速度差に応じたある周期で略一致
する状態を繰り返す。このフレーム信号が略一致
した状態“１”をVTRコントロールインターフ
エイス３ａ及び３ｂに依り読み出し、この位相一
致信号が“１”のときのみ上述の様にしてVTR
１ａのタイムコード信号を読み出してチエツクす
る。この場合に於いて、先ずVTR１ａのタイム
コード信号を主制御装置２は任意の時刻にリーダ
ーインターフエイス４ａから第２図Ｆに示す如く
２回連続して読み出し、その後所定時間T0（但
しT0≦Ｔ−T1、ここでＴはフレーム間陥、T1は
VTR１ａ及び１ｂの位相差に対応した時間であ
る。）の後に第２図Ｊに示す如くVTR１ｂのタイ
ムコード信号ＴBと１回読むこの場合２台のVTR
１ａ及び１ｂはフレーム同期の取れた状態で運転
されており、またリーダーインターフエース４ａ
より読み出される第２番目のタイムコード信号Ｔ
Aは前述したようにフレーム信号に同期している
のでこの２番目のタイムコード信号ＴAが読み出
された後所定時間T0の後にこのVTR１ｂより読
み出されるタイムコード信号ＴBもフレームタイ
ミングに同期することになる。又この場合遅延時
間T0を略フレーム信号周期の半分程度に取つて
おけば、VTR１ａの磁気テープのフレーム信号
の位相とVTR１ｂの磁幾気テープのフレーム信
号の位相とが多少ずれていても第２図Ａ及びＨの
ｔ＝ｎ、ｔ＝ｍにおいて取り込まれたデータが読
まれることになり、タイミングの差による読み違
いは生じない。
ールしておきその後VTR１ａを再生状態でプレ
イ走行させると共にVTR１ｂを＋数％〜＋数10
％速度走行させる。この場のVTR１ａを先ず先
行させておき、その後適当な時刻にこのVTR１
ａを追いかける様にVTR１ｂを走行させても良
い。第２図Ａに示す如きVTR１ａよりのフレー
ム信号と第２図Ｈに示す如きVTR１ｂよりのフ
レーム信号とが所定誤差の範囲で位相が一致して
いるかどうか主制御装置２で検出する。この場合
VTR１Ma及び１ｂは若干速度が異なる為フレー
ム毎に位相は順次ずれていくが略一致している状
態がある時間あり、これを検出する。この両
VTR１ａ及び１ｂのフレーム信号は、このVTR
１ａ及び１ｂの速度差に応じたある周期で略一致
する状態を繰り返す。このフレーム信号が略一致
した状態“１”をVTRコントロールインターフ
エイス３ａ及び３ｂに依り読み出し、この位相一
致信号が“１”のときのみ上述の様にしてVTR
１ａのタイムコード信号を読み出してチエツクす
る。この場合に於いて、先ずVTR１ａのタイム
コード信号を主制御装置２は任意の時刻にリーダ
ーインターフエイス４ａから第２図Ｆに示す如く
２回連続して読み出し、その後所定時間T0（但
しT0≦Ｔ−T1、ここでＴはフレーム間陥、T1は
VTR１ａ及び１ｂの位相差に対応した時間であ
る。）の後に第２図Ｊに示す如くVTR１ｂのタイ
ムコード信号ＴBと１回読むこの場合２台のVTR
１ａ及び１ｂはフレーム同期の取れた状態で運転
されており、またリーダーインターフエース４ａ
より読み出される第２番目のタイムコード信号Ｔ
Aは前述したようにフレーム信号に同期している
のでこの２番目のタイムコード信号ＴAが読み出
された後所定時間T0の後にこのVTR１ｂより読
み出されるタイムコード信号ＴBもフレームタイ
ミングに同期することになる。又この場合遅延時
間T0を略フレーム信号周期の半分程度に取つて
おけば、VTR１ａの磁気テープのフレーム信号
の位相とVTR１ｂの磁幾気テープのフレーム信
号の位相とが多少ずれていても第２図Ａ及びＨの
ｔ＝ｎ、ｔ＝ｍにおいて取り込まれたデータが読
まれることになり、タイミングの差による読み違
いは生じない。
例えば第２図Ａ，Ｈに示すように、VTR１ａ
とVTR１ｂが所定範囲内で位相がそろつた状態
で運転されており、上述の手法によりVTR１ａ
がａの時点でタイムコードデータｔ＝ｎの読み出
しを開始したとする。VTR１ｂのタイムコード
の読み出しタイミングもVTR１ａと同じタイミ
ングａで行つた場合、VTR１ｂからはタイムコ
ード信号ｔ＝ｍがまだ完全に再生及びデコードさ
れていないため第２図Ｉに示すようにタイムコー
ドバツフアーメモリ内にはタイムコードデータｔ
＝ｍ−１が残つており、それが読み出されること
になる。VTR１ａ，１ｂはほぼ同期の取れた状
態で運転されているにもかかわらず、夫々の
VTRから読み出されるタイムコードデータ１が
フレーム分ずれてしまうため、主制御装置２は２
台のVTRが正しい関係で運転されていないと判
断し、VTRの走行に上述の補正を与え、結果と
して２台のVTRの正しい同期関係をくずすこと
になつてしまう。
とVTR１ｂが所定範囲内で位相がそろつた状態
で運転されており、上述の手法によりVTR１ａ
がａの時点でタイムコードデータｔ＝ｎの読み出
しを開始したとする。VTR１ｂのタイムコード
の読み出しタイミングもVTR１ａと同じタイミ
ングａで行つた場合、VTR１ｂからはタイムコ
ード信号ｔ＝ｍがまだ完全に再生及びデコードさ
れていないため第２図Ｉに示すようにタイムコー
ドバツフアーメモリ内にはタイムコードデータｔ
＝ｍ−１が残つており、それが読み出されること
になる。VTR１ａ，１ｂはほぼ同期の取れた状
態で運転されているにもかかわらず、夫々の
VTRから読み出されるタイムコードデータ１が
フレーム分ずれてしまうため、主制御装置２は２
台のVTRが正しい関係で運転されていないと判
断し、VTRの走行に上述の補正を与え、結果と
して２台のVTRの正しい同期関係をくずすこと
になつてしまう。
本発明ではVTR１ｂにおけるタイムコードデ
ータの読み出しはVTR１ａにおいけるタイムコ
ードデータの読み出しより所定時間T0後に行う
ことによりこの誤動作を防止している。
ータの読み出しはVTR１ａにおいけるタイムコ
ードデータの読み出しより所定時間T0後に行う
ことによりこの誤動作を防止している。
又その後VTR１ａ及び１ｂより夫々読み出さ
れたタイムコードＴA及びＴBを比較し、 ＴA−ＴB＞（ＴAp−ＴBp） ならばVTR１ｂをVTR１ａの走行速度より＋数
％〜＋数10％の速度で走行させ、又 ＴA−ＴB＜（ＴAp−ＴBp） ならばVTR１ｂをVTR１ａの走行速度より−数
％〜−数10％の速度で走行させる。そしてこれを
繰り返し ＴA−ＴB＝（ＴAp−ＴBp） となつたとき、まずVTR１ｂにプレイと同一速
度でサーボループを介さない走行命令を与える。
その後VTR１ａ及び１ｂをこの状態で走行しあ
る適当な時間経過後即ち所定回ｋ例えば３回この
比較動作をし、このＴA−ＴB＝（ＴAp−ＴBp）が
保持されているときVTR１ｂのサーボループに
ロツクさせプレイ命令を与え記録状態とすれば
VTR１ａとVTR１ｂとをフレーム単位で正確に
同期することができ、VTR１ａよりの所定の映
像信号をVTR１ｂの磁気テープの所定の位置に
ダビングすることができる。この第３図に於いて
Ｘはループ回数をカウントする関数である。
れたタイムコードＴA及びＴBを比較し、 ＴA−ＴB＞（ＴAp−ＴBp） ならばVTR１ｂをVTR１ａの走行速度より＋数
％〜＋数10％の速度で走行させ、又 ＴA−ＴB＜（ＴAp−ＴBp） ならばVTR１ｂをVTR１ａの走行速度より−数
％〜−数10％の速度で走行させる。そしてこれを
繰り返し ＴA−ＴB＝（ＴAp−ＴBp） となつたとき、まずVTR１ｂにプレイと同一速
度でサーボループを介さない走行命令を与える。
その後VTR１ａ及び１ｂをこの状態で走行しあ
る適当な時間経過後即ち所定回ｋ例えば３回この
比較動作をし、このＴA−ＴB＝（ＴAp−ＴBp）が
保持されているときVTR１ｂのサーボループに
ロツクさせプレイ命令を与え記録状態とすれば
VTR１ａとVTR１ｂとをフレーム単位で正確に
同期することができ、VTR１ａよりの所定の映
像信号をVTR１ｂの磁気テープの所定の位置に
ダビングすることができる。この第３図に於いて
Ｘはループ回数をカウントする関数である。
以上述べた如く上述例に依ればVTR１ａ及び
１ｂの夫々のビデオテープの目的とするフレーム
を精度良く同期することができる利益がある。
１ｂの夫々のビデオテープの目的とするフレーム
を精度良く同期することができる利益がある。
尚本発明は上述実施例に限らず本発明の要旨を
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
逸脱することなく、その他種々の構成が取り得る
ことは勿論である。
第１図は本発明タイムコード取り込み装置の一
実施例をビデオテープレコーダ自動編集装置に使
用した例を示す構成図、第２図は本発明の説明に
供するタイムチヤートを示す線図、第３図は第１
図の説明に供するフローチヤートを示す線図であ
る。 １ａ及び１ｂは夫々VTR、２は主制御装置、
３ａ及び３ｂは夫々VTRコントロールインター
フエイス、４ａ及び４ｂは夫々リーダーインター
フエイス、１２はタイムコード読み出し回路、１
３はタイムコードバツフアーメモリ、１７はダン
フラツグ信号形成回路を構成するフリツプフロツ
プ回路である。
実施例をビデオテープレコーダ自動編集装置に使
用した例を示す構成図、第２図は本発明の説明に
供するタイムチヤートを示す線図、第３図は第１
図の説明に供するフローチヤートを示す線図であ
る。 １ａ及び１ｂは夫々VTR、２は主制御装置、
３ａ及び３ｂは夫々VTRコントロールインター
フエイス、４ａ及び４ｂは夫々リーダーインター
フエイス、１２はタイムコード読み出し回路、１
３はタイムコードバツフアーメモリ、１７はダン
フラツグ信号形成回路を構成するフリツプフロツ
プ回路である。
Claims (1)
- 【特許請求の範囲】 １ 映像信号とそれに対応したタイムコード信号
が記録された記録媒体から上記タイムコード信号
を読み出すタイムコード信号読み出し回路と、上
記読み出し回路から出力されるタイムコードデー
タを記憶するメモリ手段と、上記映像信号のフレ
ームに同期したフレーム信号を得るためのフレー
ム信号分離回路と、上記メモリ手段から上記タイ
ムコードデータの読み出しが開始されたことを示
す読み出し開始信号と上記フレーム信号と外部か
らのタイムコード取り込み指令信号とが供給され
上記メモリ手段からの上記タイムコードデータの
読み出しを制御するデータ読み出し制御回路とか
ら成り、 上記データ読み出し制御回路は上記タイムコー
ド取り込み指令信号が供給されることにより上記
メモリ手段からの上記タイムコードデータの読み
出しを連続して２回行うとともに、上記２回のタ
イムコードデータの読み出しのうち第１回目のタ
イムコードデータの読み出し開始を示す上記読み
出し開始信号により上記メモリ手段からの上記タ
イムコードデータの連続した読み出し開始を禁止
した後、上記フレーム信号により第２回目のタイ
ムコードデータの読み出しを開始するように動作
し、上記フレーム信号に同期させて読み出された
上記第２回目のタイムコードデータをタイムコー
ドデータとして取り込みことを特徴とするタイム
コード取り込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12665776A JPS5351918A (en) | 1976-10-21 | 1976-10-21 | Time code fetch unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12665776A JPS5351918A (en) | 1976-10-21 | 1976-10-21 | Time code fetch unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5351918A JPS5351918A (en) | 1978-05-11 |
| JPS623635B2 true JPS623635B2 (ja) | 1987-01-26 |
Family
ID=14940633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12665776A Granted JPS5351918A (en) | 1976-10-21 | 1976-10-21 | Time code fetch unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5351918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260923U (ja) * | 1988-10-27 | 1990-05-07 |
-
1976
- 1976-10-21 JP JP12665776A patent/JPS5351918A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260923U (ja) * | 1988-10-27 | 1990-05-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5351918A (en) | 1978-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142768A (ja) | ディジタル信号の再生装置 | |
| USRE29787E (en) | Color phase matching system for magnetic video tape recordings | |
| US4210939A (en) | Method and system for synchronizing the movement of plural recording media | |
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JPS6128188B2 (ja) | ||
| JPS6016028B2 (ja) | タイムコ−ド読取装置 | |
| JPS623635B2 (ja) | ||
| JPS623636B2 (ja) | ||
| JP2733957B2 (ja) | 記録再生装置 | |
| JP2759973B2 (ja) | テープ録再機の同期装置 | |
| JPS6049981B2 (ja) | 記録媒体の走行方向検出装置 | |
| US6954582B2 (en) | Digital VTR and video recording / reproducing apparatus | |
| JP3125479B2 (ja) | 再生装置 | |
| JPS6231870B2 (ja) | ||
| JPS5942678A (ja) | 磁気記録再生装置における編集方法 | |
| JP3104907B2 (ja) | 編集システム | |
| JPS6128290Y2 (ja) | ||
| JP3454771B2 (ja) | デジタルｖｔｒ | |
| JP2825723B2 (ja) | 磁気記録再生装置 | |
| JP3733039B2 (ja) | デジタルｖｔｒにおける記録時刻指定による検索方法 | |
| JP2689443B2 (ja) | 編集方法 | |
| JP3598838B2 (ja) | データ読み取り装置 | |
| JP2638660B2 (ja) | ディジタルオーディオテープレコーダ | |
| JP3702155B2 (ja) | デジタルｖｔｒ | |
| JPS6083242A (ja) | タイマ録画における録画開始方法 |