JPS6233440A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS6233440A JPS6233440A JP60173404A JP17340485A JPS6233440A JP S6233440 A JPS6233440 A JP S6233440A JP 60173404 A JP60173404 A JP 60173404A JP 17340485 A JP17340485 A JP 17340485A JP S6233440 A JPS6233440 A JP S6233440A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- cells
- line
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路装置に関し、特にマスタースライス力
式ゲートアレイの集積回路装置に関する。
式ゲートアレイの集積回路装置に関する。
従来、この楡の集積回路装置は、第３図に示すように、
テッグ内部の各論理回路を形成する基本セル４に電源を
供給する電源配線３は、配列された列ごとの基本セル４
の電源端子を直列に接続し、その両端を外部電源が接続
される電源パッド１゜２にそ°れぞれ接続している。電
源配線は１層または２層以上で形成される。
テッグ内部の各論理回路を形成する基本セル４に電源を
供給する電源配線３は、配列された列ごとの基本セル４
の電源端子を直列に接続し、その両端を外部電源が接続
される電源パッド１゜２にそ°れぞれ接続している。電
源配線は１層または２層以上で形成される。
なお、基本セル４はそれぞれ２個の電流源をもっている
。
。
第４図は第３図に示す集積回路装置の１列分の等価回路
図である。
図である。
第４図において、電源パッド１．２から電源電位ｖ１の
電源を供給したとぎ、各セルＳ １−８１６にηＣれる
［流をすべて■とし、各セル間の配線抵抗を几とすると
、各セルの電源端子の電源電位は第５図に示すようにな
る。
電源を供給したとぎ、各セルＳ １−８１６にηＣれる
［流をすべて■とし、各セル間の配線抵抗を几とすると
、各セルの電源端子の電源電位は第５図に示すようにな
る。
従って、を源バッド１に最も近いセル８１の電源電位を
Ｖｌ、最も離れたセルＳ８の電源電位をｖ会とすると、
その電位差は（１）式で示される。
Ｖｌ、最も離れたセルＳ８の電源電位をｖ会とすると、
その電位差は（１）式で示される。
Ｖｌ Ｖ９＝（Ｖｌ ８ＩＲ）−（Ｖｌ ３６Ｚ
Ｒ）＝２８■凡・・（１） 〔発明が解決しようとする問題点〕 上述した従来の集積回路装置は、電源供給源外部端子か
らのチップ内に配列されたセル列の配置位置によって、
電源配線のもつ配線抵抗に応じて発生する電位鮮下（又
は電位上昇）＆Ｃ大きな差異を生じるので、各論理回路
の電気的特性に差異を発生するという欠点がある。
Ｒ）＝２８■凡・・（１） 〔発明が解決しようとする問題点〕 上述した従来の集積回路装置は、電源供給源外部端子か
らのチップ内に配列されたセル列の配置位置によって、
電源配線のもつ配線抵抗に応じて発生する電位鮮下（又
は電位上昇）＆Ｃ大きな差異を生じるので、各論理回路
の電気的特性に差異を発生するという欠点がある。
本発明の目的は、テッグ内例配列されたセル内の各論理
回路に供給される゛心ｔｇ、電圧を、テッグ内セル間で
均一化（−１各論理回路の電気的特性を均一にする集積
回路装置を提供することにある。
回路に供給される゛心ｔｇ、電圧を、テッグ内セル間で
均一化（−１各論理回路の電気的特性を均一にする集積
回路装置を提供することにある。
本発明の集積回路装置は、複数の論理回路を形成する配
列された谷セルの電源端子を直列に接続する少なくとも
１層の第１の電源配線と、一端が電源供給源外部端子に
接続され他端がｎｉｌ記第１の電源配線の所定の点に接
続する少なくとも１層の第２の電源配線とを含んで構成
される。
列された谷セルの電源端子を直列に接続する少なくとも
１層の第１の電源配線と、一端が電源供給源外部端子に
接続され他端がｎｉｌ記第１の電源配線の所定の点に接
続する少なくとも１層の第２の電源配線とを含んで構成
される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の等価回路図であるＯＦ、４
１図において、′屯源１１己、尿ＬＬ（第１の電源６己
線）は列配置された１６個のセルＳ１〜Ｓ１６の各電源
端子を、・償次接続する。電源配線Ｌ２（第２の電源配
線）は電源パッド１．２と電源配線ＬｌのＡ点およびＢ
点とを接続している。
１図において、′屯源１１己、尿ＬＬ（第１の電源６己
線）は列配置された１６個のセルＳ１〜Ｓ１６の各電源
端子を、・償次接続する。電源配線Ｌ２（第２の電源配
線）は電源パッド１．２と電源配線ＬｌのＡ点およびＢ
点とを接続している。
第２図は第１図に示す集積回路装置における谷セルに印
加されろ電源電位の特性図でちる。
加されろ電源電位の特性図でちる。
いま、Ａ点における電源電位をＶＩ とし、セル８１〜
８１６に流れる＠流をすべて工とし、各セル間の電源配
線Ｌｌの配線抵抗をＲとすると、各セルの電源陽子にお
ける電源−位は第２図に示すようになる。
８１６に流れる＠流をすべて工とし、各セル間の電源配
線Ｌｌの配線抵抗をＲとすると、各セルの電源陽子にお
ける電源−位は第２図に示すようになる。
従って、Ａ点て最も近いセルＳ４．８５に印カロされる
電源電位をそれぞれＶｚ・ｖ！′ とし１最も離れたセ
ルＳ１，８８に印加される電源を位をそれぞれｖ５．ｖ
ｓ′とすると、セルＳ４とＳｌおよびセルＳ５とＳ８の
電位差は、それぞれ（２）式のように示される。
電源電位をそれぞれＶｚ・ｖ！′ とし１最も離れたセ
ルＳ１，８８に印加される電源を位をそれぞれｖ５．ｖ
ｓ′とすると、セルＳ４とＳｌおよびセルＳ５とＳ８の
電位差は、それぞれ（２）式のように示される。
Ｖｚ Ｖｓ ＝ Ｖｚ ’ −Ｖｓ ’ ＝ （ＶＩ
２ Ｉ Ｒ）−（Ｖ、−８ＩＲ）＝６ＬＲ・・・・
・・・・・・−・・・・・・・・ （２１それ故、前述
した従来例に比べて電位差が１／４以下に圧縮できる。
２ Ｉ Ｒ）−（Ｖ、−８ＩＲ）＝６ＬＲ・・・・
・・・・・・−・・・・・・・・ （２１それ故、前述
した従来例に比べて電位差が１／４以下に圧縮できる。
ゲートアレイの各品種によっては、この電源配線Ｌｌに
接続される使用セル数は異なってくるので、電源配線Ｌ
ｌと電源配線Ｌ２との最適接続点を見出すことにより、
従来方法に比べてチップ内のｉｔ！＃電位降下のばらつ
きが大きく改善されるＯこのことは、各論理回路間の電
気的特性を揃える上で役立つものでおる。
接続される使用セル数は異なってくるので、電源配線Ｌ
ｌと電源配線Ｌ２との最適接続点を見出すことにより、
従来方法に比べてチップ内のｉｔ！＃電位降下のばらつ
きが大きく改善されるＯこのことは、各論理回路間の電
気的特性を揃える上で役立つものでおる。
以上説明したように本発明の集積回路装置は、各セルの
電源端子を結ぶ第１の電源配線と電源供給源外部端子と
第１の電源配線の所定の点とを接続する第２の電源配線
とを備えることＫより、使用するセル数に応じて、チッ
プ内での電源電位降下（又は上昇）ｉｔをより小さく押
えることができるので、各論理回路の電気的特性を均一
化できるという効果がある。
電源端子を結ぶ第１の電源配線と電源供給源外部端子と
第１の電源配線の所定の点とを接続する第２の電源配線
とを備えることＫより、使用するセル数に応じて、チッ
プ内での電源電位降下（又は上昇）ｉｔをより小さく押
えることができるので、各論理回路の電気的特性を均一
化できるという効果がある。
第１図は本発明の一実施例の等価回路図、第２図は第１
図に示す集積回路装置における各セルの電源電位の特注
図、第３図は従来の集積回路装置の一例の平面図、＠４
図は＠３図に示す集積回路装置の１列分の等価回路図、
第５図は第４図に示す各セルの電源電位の特性図である
。 １．２・・・・・・電源パッド、３・・・・・・電源配
線、４・・・・・・基本セル、Ｌｌ、Ｌ２・・団・電源
配線、ｓｌ、〜。 Ｓ１６・・・・・・セル。 〈、−・、 代理人 弁理士 内 原 晋ＩＡ第 ３ 図
図に示す集積回路装置における各セルの電源電位の特注
図、第３図は従来の集積回路装置の一例の平面図、＠４
図は＠３図に示す集積回路装置の１列分の等価回路図、
第５図は第４図に示す各セルの電源電位の特性図である
。 １．２・・・・・・電源パッド、３・・・・・・電源配
線、４・・・・・・基本セル、Ｌｌ、Ｌ２・・団・電源
配線、ｓｌ、〜。 Ｓ１６・・・・・・セル。 〈、−・、 代理人 弁理士 内 原 晋ＩＡ第 ３ 図
Claims (1)
- 複数の論理回路を形成する配列された各セルの電源端子
を直列に接続する少なくとも１層の第１の電源配線と、
一端が電源供給源外部端子に接続され他端が前記第１の
電源配線の所定の点に接続する少なくとも１層の第２の
電源配線とを含むことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173404A JPH0642513B2 (ja) | 1985-08-06 | 1985-08-06 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60173404A JPH0642513B2 (ja) | 1985-08-06 | 1985-08-06 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6233440A true JPS6233440A (ja) | 1987-02-13 |
| JPH0642513B2 JPH0642513B2 (ja) | 1994-06-01 |
Family
ID=15959792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60173404A Expired - Fee Related JPH0642513B2 (ja) | 1985-08-06 | 1985-08-06 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642513B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001980A (en) * | 1988-12-29 | 1991-03-26 | Komori Printing Machinery Co., Ltd. | Delivery apparatus for sheet-fed printing press |
| JP2008085269A (ja) * | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の電源配線における各出力ドライバへの電源電圧供給方法、その電源配線の設計方法、およびその半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121250A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Semiconductor integrated circuit |
-
1985
- 1985-08-06 JP JP60173404A patent/JPH0642513B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121250A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5001980A (en) * | 1988-12-29 | 1991-03-26 | Komori Printing Machinery Co., Ltd. | Delivery apparatus for sheet-fed printing press |
| JP2008085269A (ja) * | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の電源配線における各出力ドライバへの電源電圧供給方法、その電源配線の設計方法、およびその半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0642513B2 (ja) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2668981B2 (ja) | 半導体集積回路 | |
| US4549131A (en) | Semiconductor device and technique which employs normally unused interconnection elements as resistor circuit elements | |
| JPH05218362A (ja) | ゲートアレイのベーシックセル | |
| JPH0365663B2 (ja) | ||
| JPS6233440A (ja) | 集積回路装置 | |
| JP2003203499A5 (ja) | ||
| CN100421241C (zh) | 半导体集成电路 | |
| JPS63199444A (ja) | 標準セル方式半導体装置 | |
| JPH1078826A (ja) | 定電圧回路 | |
| JPS59165436A (ja) | 半導体集積回路装置 | |
| JP2515029B2 (ja) | 半導体記憶装置 | |
| JPS61133643A (ja) | 集積回路の製造方法 | |
| JPS63275138A (ja) | 集積回路 | |
| JPH0636595Y2 (ja) | 半導体集積回路装置 | |
| JPS58200570A (ja) | 半導体集積回路装置 | |
| JPS59106147A (ja) | マスクｒｏｍ | |
| JPS5951368A (ja) | 半導体素子のリ−ク電流測定方法 | |
| JPS63289834A (ja) | 集積回路 | |
| JPH01256221A (ja) | ゲートアレイ集積回路 | |
| JPH03253057A (ja) | 半導体集積回路 | |
| JPH0560666B2 (ja) | ||
| JPH0493047A (ja) | 半導体集積回路装置 | |
| JPS61101050A (ja) | スタンダ−ドセル方式アナログｉｃ | |
| JPS61104657A (ja) | 半導体記性回路装置 | |
| JPH0331017B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |