JPS62293838A - 多重化制御回路 - Google Patents
多重化制御回路Info
- Publication number
- JPS62293838A JPS62293838A JP13605186A JP13605186A JPS62293838A JP S62293838 A JPS62293838 A JP S62293838A JP 13605186 A JP13605186 A JP 13605186A JP 13605186 A JP13605186 A JP 13605186A JP S62293838 A JPS62293838 A JP S62293838A
- Authority
- JP
- Japan
- Prior art keywords
- speed information
- information
- speed
- output
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は異なる速度を持つデータ信号を多重化する多重
化回路に関し、特に、速度情報を収築し、多重化手段を
制御する多重化制御回路に関する。
化回路に関し、特に、速度情報を収築し、多重化手段を
制御する多重化制御回路に関する。
従来、この種の異速度多重回路の一例として、第2図に
示す構成のものがある。第2図の異速度多重回路では、
速度情報とデータ信号を一定周期毎にバースト信号とし
て出力するA、B、Cの3つの送信部lと、データ信号
の多重化手段2と、送信部1からの速度情報を入力し、
多重化手段2を制御する選択手段3と制御手段4から構
成される。
示す構成のものがある。第2図の異速度多重回路では、
速度情報とデータ信号を一定周期毎にバースト信号とし
て出力するA、B、Cの3つの送信部lと、データ信号
の多重化手段2と、送信部1からの速度情報を入力し、
多重化手段2を制御する選択手段3と制御手段4から構
成される。
各送信部lからの出力は多重化手段2に供給され、一方
、選択手段3には各送信部1から速度情報が与えられる
。この例では、A、Cの送信部1とBの送信部1のデー
タ信号が異なる速度のデータ信号となっており、第3図
(イ)及び(ロ)はAの送信部1のデータ信号及び速度
情報、第3図(ハ)及び(ニ)はBの送信部1のデータ
信号及び速度情報、更に第3図(ホ)及び(へ)はCの
送信部1のデータ信号及び速度情報を示している。
、選択手段3には各送信部1から速度情報が与えられる
。この例では、A、Cの送信部1とBの送信部1のデー
タ信号が異なる速度のデータ信号となっており、第3図
(イ)及び(ロ)はAの送信部1のデータ信号及び速度
情報、第3図(ハ)及び(ニ)はBの送信部1のデータ
信号及び速度情報、更に第3図(ホ)及び(へ)はCの
送信部1のデータ信号及び速度情報を示している。
また、第3図(ト)は選択手段3の出力、第3図(ヂ)
は制御手段4から得られる多重化に必要な制御信号を示
し、そして第3図(す)は多重化手段2により多重化さ
れた信号を示している。
は制御手段4から得られる多重化に必要な制御信号を示
し、そして第3図(す)は多重化手段2により多重化さ
れた信号を示している。
この第2図の構成による異なる速度を持つデータ信号の
多重化は、次のようにして行われる。
多重化は、次のようにして行われる。
今、AとCの送信部1は速度Nkb/sの信号を持ち、
Bの送信部1については2Nkb15とする。
Bの送信部1については2Nkb15とする。
このとき、速度情報としてNkb/sに“1”、2Nk
b/sに“0”を割当てると〔第3図(イ)〜(へ)〕
、選択手段3の出力には、第3図(ト)のタイミング図
に示すような信号が得られる。これを基に、制御手段4
は多重化手段2と選択手段3を制御する制御信号〔第3
図(チ)〕を発生し、第3図(す)に示すように順次A
、B、Cの出力信号が多重化されていた。
b/sに“0”を割当てると〔第3図(イ)〜(へ)〕
、選択手段3の出力には、第3図(ト)のタイミング図
に示すような信号が得られる。これを基に、制御手段4
は多重化手段2と選択手段3を制御する制御信号〔第3
図(チ)〕を発生し、第3図(す)に示すように順次A
、B、Cの出力信号が多重化されていた。
〔発明が解決しようとする問題点〕
しかし、上述した従来の構成では、例えば送信部を外し
た状態が等測的に速度情報“1”と見えるとすると、送
信部の取外しは、定常状態では問題は無いが、外した瞬
間あるいは付けた瞬間に問題を生じる可能性がある。今
、例えばAの送信部1を外した又は付けた瞬間に速度情
報を“0”と誤認すると、正常通信中OBの送信部1の
データが誤りを発生してしまうという欠点がある。
た状態が等測的に速度情報“1”と見えるとすると、送
信部の取外しは、定常状態では問題は無いが、外した瞬
間あるいは付けた瞬間に問題を生じる可能性がある。今
、例えばAの送信部1を外した又は付けた瞬間に速度情
報を“0”と誤認すると、正常通信中OBの送信部1の
データが誤りを発生してしまうという欠点がある。
本発明の目的は、このような欠点を除去、改良した多重
化制御回路を提供することにある。
化制御回路を提供することにある。
本発明の多重化制御回路は、異なる速度のデータ信号を
多重化手段により多重化する異速度多重回路において、 速度情報を入力し、順次その情報を選択する選択手段と
、 この選択手段゛の出力と過去の速度とを入力として速度
を判定する速度判定手段と、 上記過去の速度情報を記憶しておく記憶手段と、この記
憶手段の出力を基に多重化手段を制御する制御手段とを
有し、 上記速度判定手段は時分割動作させることを特徴として
いる。
多重化手段により多重化する異速度多重回路において、 速度情報を入力し、順次その情報を選択する選択手段と
、 この選択手段゛の出力と過去の速度とを入力として速度
を判定する速度判定手段と、 上記過去の速度情報を記憶しておく記憶手段と、この記
憶手段の出力を基に多重化手段を制御する制御手段とを
有し、 上記速度判定手段は時分割動作させることを特徴として
いる。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。
第1図に示すように、この実施例回路は、異なる速度の
データ信号を多重化する異速度多重回路において、多重
化手段を制御する構成として、選択手段3、制御手段4
の他、更に、速度情報判定を行う速度情報判定手段5、
記憶手段6を備えている。
データ信号を多重化する異速度多重回路において、多重
化手段を制御する構成として、選択手段3、制御手段4
の他、更に、速度情報判定を行う速度情報判定手段5、
記憶手段6を備えている。
選択手段3は、複数の速度情報を入力し、順次その情報
を選択する手段であり、第1図には図示していないが、
複数の送信部からそれぞれ速度情報が与えられるように
なっており、この点は第2図の場合の構成と同様であっ
てよい。
を選択する手段であり、第1図には図示していないが、
複数の送信部からそれぞれ速度情報が与えられるように
なっており、この点は第2図の場合の構成と同様であっ
てよい。
また、制御手段4については、これは複数の送信部のデ
ータが供給される多重化手段(図示せず)へ端子7を介
して多重化に必要な制御信号を送出するようにしており
、この点も第2図のものと同様であるが、従来と異なり
、記憶手段6の出力を基に多重化に必要な制御信号を発
生する。
ータが供給される多重化手段(図示せず)へ端子7を介
して多重化に必要な制御信号を送出するようにしており
、この点も第2図のものと同様であるが、従来と異なり
、記憶手段6の出力を基に多重化に必要な制御信号を発
生する。
記1a手段6は、過去の速度情報を記憶するものであり
、また、この記憶手段6には速度情報判定手段5の出力
である速度情報、速度情報の継続状態を計数するカウン
ト情報が記憶される。
、また、この記憶手段6には速度情報判定手段5の出力
である速度情報、速度情報の継続状態を計数するカウン
ト情報が記憶される。
速度情報判定手段5は、選択手段3の出力と過去の速度
情報とを入力として速度を判定する手段で、選択手段3
からの出力が与えられると共に、記憶手段6から一周期
前の速度情報、判定後の速度情報、カウント情報が加え
られるようになっている。
情報とを入力として速度を判定する手段で、選択手段3
からの出力が与えられると共に、記憶手段6から一周期
前の速度情報、判定後の速度情報、カウント情報が加え
られるようになっている。
次に、異なる速度のデータ信号を多重化手段により多重
化する場合に、速度情報判定を行うと共に、速度情報判
定手段を時分割動作させて多重化手段を制御する動作に
ついて説明する。
化する場合に、速度情報判定を行うと共に、速度情報判
定手段を時分割動作させて多重化手段を制御する動作に
ついて説明する。
まず、図示しない複数の送信部からそれぞれ速度情報が
出力されると、選択手段3は速度情報を入力し、順次選
択出力を発生する。
出力されると、選択手段3は速度情報を入力し、順次選
択出力を発生する。
一方、記憶手段6は速度情報判定手段5の出力である速
度情報と、−周期前の速度情報と速度情報の継続状態を
計数するカウント情報を記憶する。
度情報と、−周期前の速度情報と速度情報の継続状態を
計数するカウント情報を記憶する。
この結果、速度情報判定手段5は選択手段3からの出力
である現在の速度情報と記憶手段6の出力である過去の
速度情報を基に速度情報変化の監視を行い、変化検出後
一定期間以上継続した場合(カウント情報があるスレッ
ショールドになった時)新たな速度情報として出力する
。この情報を基に制御手段4は多重化に必要な制御信号
を発生する。
である現在の速度情報と記憶手段6の出力である過去の
速度情報を基に速度情報変化の監視を行い、変化検出後
一定期間以上継続した場合(カウント情報があるスレッ
ショールドになった時)新たな速度情報として出力する
。この情報を基に制御手段4は多重化に必要な制御信号
を発生する。
このようにして、制御手段4から多重化に必要な制御信
号を発生させ、それぞれの送信部からの異なる速度のデ
ータ信号が供給される多重化手段の制御を行う□ことが
できる。従来の場合は、例えば成る送信部の取外し時に
、その送信部について割当てられた本来の速度情報と異
なるものに誤認するおそれがあり、これによって他の送
信部のデータ誤りが発生する場合があるのに対し、第1
図の構成によれば、過去の速度情報をも用いて速度情報
判定を行うことができるので、そのような誤り発生を未
然に防止することができ、また、複数の速度情報入力に
対しても一つの速度情報判定手段5を時分割的に使用す
ることができる。
号を発生させ、それぞれの送信部からの異なる速度のデ
ータ信号が供給される多重化手段の制御を行う□ことが
できる。従来の場合は、例えば成る送信部の取外し時に
、その送信部について割当てられた本来の速度情報と異
なるものに誤認するおそれがあり、これによって他の送
信部のデータ誤りが発生する場合があるのに対し、第1
図の構成によれば、過去の速度情報をも用いて速度情報
判定を行うことができるので、そのような誤り発生を未
然に防止することができ、また、複数の速度情報入力に
対しても一つの速度情報判定手段5を時分割的に使用す
ることができる。
以上説明したように本発明は、速度情報判定を行うこと
により従来形の欠点である送信部の取外し時等の誤り発
生を回避できるとともに、一つの速度判定手段を、記憶
手段の併用により、時分割 的に使用可能となり
、複数の速度情報入力を1回路で提供できる効果がある
。
により従来形の欠点である送信部の取外し時等の誤り発
生を回避できるとともに、一つの速度判定手段を、記憶
手段の併用により、時分割 的に使用可能となり
、複数の速度情報入力を1回路で提供できる効果がある
。
第1図は本発明の一実施例を示す図、
第2図は従来の異速度多重回路の構成図、第3図はその
動作タイミング図である。 1・・・・・送信部 2・・・・・多重化手段 3・・・・・選択手段 4・・・・・制御手段 5・・・・・速度情報判定手段 6・・・・・記憶手段 7・・・・・端子
動作タイミング図である。 1・・・・・送信部 2・・・・・多重化手段 3・・・・・選択手段 4・・・・・制御手段 5・・・・・速度情報判定手段 6・・・・・記憶手段 7・・・・・端子
Claims (1)
- (1)異なる速度のデータ信号を多重化手段により多重
化する異速度多重回路において、 速度情報を入力し、順次その情報を選択する選択手段と
、 この選択手段の出力と過去の速度とを入力として速度を
判定する速度判定手段と、 上記過去の速度情報を記憶しておく記憶手段と、この記
憶手段の出力を基に多重化手段を制御する制御手段とを
有し、 上記速度判定手段は時分割動作させることを特徴とする
多重化制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13605186A JPS62293838A (ja) | 1986-06-13 | 1986-06-13 | 多重化制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13605186A JPS62293838A (ja) | 1986-06-13 | 1986-06-13 | 多重化制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62293838A true JPS62293838A (ja) | 1987-12-21 |
Family
ID=15166029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13605186A Pending JPS62293838A (ja) | 1986-06-13 | 1986-06-13 | 多重化制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62293838A (ja) |
-
1986
- 1986-06-13 JP JP13605186A patent/JPS62293838A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01157138A (ja) | フレーム同期方式 | |
JPS62293838A (ja) | 多重化制御回路 | |
JPH0514301A (ja) | ポインタ処理回路 | |
JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
JP3101840B2 (ja) | データ信号切替方式 | |
JP2800267B2 (ja) | 時分割多重化方式 | |
JP2600960B2 (ja) | 伝送路の遅延補正方式 | |
JPH0683165B2 (ja) | デジタル伝送方式 | |
KR0155718B1 (ko) | 동기 데이타 발생장치 | |
JP2604965B2 (ja) | パス監視ビット抽出装置 | |
JP2867942B2 (ja) | 多重分離信号監視方式 | |
JPS61255140A (ja) | パルス発生回路 | |
JP2616409B2 (ja) | ポインタ処理回路 | |
JPH02138652A (ja) | アドレス設定方式 | |
JPS62216539A (ja) | 時分割多重化信号のフレ−ム同期方式 | |
JPS5844842A (ja) | デジタル信号伝送方式 | |
JPS63227229A (ja) | 多重化伝送方法および多重化伝送装置 | |
JPH0398334A (ja) | ディジタル伝送方式 | |
JPH0134491B2 (ja) | ||
JPH03169197A (ja) | 警報信号の表示・記録方式 | |
JPS62173833A (ja) | フレ−ム同期回路 | |
JPH04246938A (ja) | 時分割多重伝送回路 | |
JPH03177920A (ja) | 表示方式 | |
JPS61219236A (ja) | 監視システム | |
JPS62190939A (ja) | 多重チヤンネル時間順序制御方式 |