JPS62293838A - 多重化制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は異なる速度を持つデータ信号を多重化する多重
化回路に関し、特に、速度情報を収築し、多重化手段を
制御する多重化制御回路に関する。

〔従来の技術〕

従来、この種の異速度多重回路の一例として、第２図に
示す構成のものがある。第２図の異速度多重回路では、
速度情報とデータ信号を一定周期毎にバースト信号とし
て出力するＡ、Ｂ、Ｃの３つの送信部ｌと、データ信号
の多重化手段２と、送信部１からの速度情報を入力し、
多重化手段２を制御する選択手段３と制御手段４から構
成される。

各送信部ｌからの出力は多重化手段２に供給され、一方
、選択手段３には各送信部１から速度情報が与えられる
。この例では、Ａ、Ｃの送信部１とＢの送信部１のデー
タ信号が異なる速度のデータ信号となっており、第３図
（イ）及び（ロ）はＡの送信部１のデータ信号及び速度
情報、第３図（ハ）及び（ニ）はＢの送信部１のデータ
信号及び速度情報、更に第３図（ホ）及び（へ）はＣの
送信部１のデータ信号及び速度情報を示している。

また、第３図（ト）は選択手段３の出力、第３図（ヂ）
は制御手段４から得られる多重化に必要な制御信号を示
し、そして第３図（す）は多重化手段２により多重化さ
れた信号を示している。

この第２図の構成による異なる速度を持つデータ信号の
多重化は、次のようにして行われる。

今、ＡとＣの送信部１は速度Ｎｋｂ／ｓの信号を持ち、
Ｂの送信部１については２Ｎｋｂ１５とする。

このとき、速度情報としてＮｋｂ／ｓに“１”、２Ｎｋ
ｂ／ｓに“０”を割当てると〔第３図（イ）〜（へ）〕
、選択手段３の出力には、第３図（ト）のタイミング図
に示すような信号が得られる。これを基に、制御手段４
は多重化手段２と選択手段３を制御する制御信号〔第３
図（チ）〕を発生し、第３図（す）に示すように順次Ａ
、Ｂ、Ｃの出力信号が多重化されていた。

〔発明が解決しようとする問題点〕 しかし、上述した従来の構成では、例えば送信部を外し
た状態が等測的に速度情報“１”と見えるとすると、送
信部の取外しは、定常状態では問題は無いが、外した瞬
間あるいは付けた瞬間に問題を生じる可能性がある。今
、例えばＡの送信部１を外した又は付けた瞬間に速度情
報を“０”と誤認すると、正常通信中ＯＢの送信部１の
データが誤りを発生してしまうという欠点がある。

本発明の目的は、このような欠点を除去、改良した多重
化制御回路を提供することにある。

〔問題点を解決するための手段〕

本発明の多重化制御回路は、異なる速度のデータ信号を
多重化手段により多重化する異速度多重回路において、 速度情報を入力し、順次その情報を選択する選択手段と
、 この選択手段゛の出力と過去の速度とを入力として速度
を判定する速度判定手段と、 上記過去の速度情報を記憶しておく記憶手段と、この記
憶手段の出力を基に多重化手段を制御する制御手段とを
有し、 上記速度判定手段は時分割動作させることを特徴として
いる。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

第１図に示すように、この実施例回路は、異なる速度の
データ信号を多重化する異速度多重回路において、多重
化手段を制御する構成として、選択手段３、制御手段４
の他、更に、速度情報判定を行う速度情報判定手段５、
記憶手段６を備えている。

選択手段３は、複数の速度情報を入力し、順次その情報
を選択する手段であり、第１図には図示していないが、
複数の送信部からそれぞれ速度情報が与えられるように
なっており、この点は第２図の場合の構成と同様であっ
てよい。

また、制御手段４については、これは複数の送信部のデ
ータが供給される多重化手段（図示せず）へ端子７を介
して多重化に必要な制御信号を送出するようにしており
、この点も第２図のものと同様であるが、従来と異なり
、記憶手段６の出力を基に多重化に必要な制御信号を発
生する。

記１ａ手段６は、過去の速度情報を記憶するものであり
、また、この記憶手段６には速度情報判定手段５の出力
である速度情報、速度情報の継続状態を計数するカウン
ト情報が記憶される。

速度情報判定手段５は、選択手段３の出力と過去の速度
情報とを入力として速度を判定する手段で、選択手段３
からの出力が与えられると共に、記憶手段６から一周期
前の速度情報、判定後の速度情報、カウント情報が加え
られるようになっている。

次に、異なる速度のデータ信号を多重化手段により多重
化する場合に、速度情報判定を行うと共に、速度情報判
定手段を時分割動作させて多重化手段を制御する動作に
ついて説明する。

まず、図示しない複数の送信部からそれぞれ速度情報が
出力されると、選択手段３は速度情報を入力し、順次選
択出力を発生する。

一方、記憶手段６は速度情報判定手段５の出力である速
度情報と、−周期前の速度情報と速度情報の継続状態を
計数するカウント情報を記憶する。

この結果、速度情報判定手段５は選択手段３からの出力
である現在の速度情報と記憶手段６の出力である過去の
速度情報を基に速度情報変化の監視を行い、変化検出後
一定期間以上継続した場合（カウント情報があるスレッ
ショールドになった時）新たな速度情報として出力する
。この情報を基に制御手段４は多重化に必要な制御信号
を発生する。

このようにして、制御手段４から多重化に必要な制御信
号を発生させ、それぞれの送信部からの異なる速度のデ
ータ信号が供給される多重化手段の制御を行う□ことが
できる。従来の場合は、例えば成る送信部の取外し時に
、その送信部について割当てられた本来の速度情報と異
なるものに誤認するおそれがあり、これによって他の送
信部のデータ誤りが発生する場合があるのに対し、第１
図の構成によれば、過去の速度情報をも用いて速度情報
判定を行うことができるので、そのような誤り発生を未
然に防止することができ、また、複数の速度情報入力に
対しても一つの速度情報判定手段５を時分割的に使用す
ることができる。

〔発明の効果〕

以上説明したように本発明は、速度情報判定を行うこと
により従来形の欠点である送信部の取外し時等の誤り発
生を回避できるとともに、一つの速度判定手段を、記憶
手段の併用により、時分割　　　　的に使用可能となり
、複数の速度情報入力を１回路で提供できる効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図は従来の異速度多重回路の構成図、第３図はその
動作タイミング図である。 １・・・・・送信部 ２・・・・・多重化手段 ３・・・・・選択手段 ４・・・・・制御手段 ５・・・・・速度情報判定手段 ６・・・・・記憶手段 ７・・・・・端子

Claims (1)

【特許請求の範囲】
1. （１）異なる速度のデータ信号を多重化手段により多重
   化する異速度多重回路において、 速度情報を入力し、順次その情報を選択する選択手段と
   、 この選択手段の出力と過去の速度とを入力として速度を
   判定する速度判定手段と、 上記過去の速度情報を記憶しておく記憶手段と、この記
   憶手段の出力を基に多重化手段を制御する制御手段とを
   有し、 上記速度判定手段は時分割動作させることを特徴とする
   多重化制御回路。