JPS62293171A - 大電流パルス電源回路 - Google Patents
大電流パルス電源回路Info
- Publication number
- JPS62293171A JPS62293171A JP13775186A JP13775186A JPS62293171A JP S62293171 A JPS62293171 A JP S62293171A JP 13775186 A JP13775186 A JP 13775186A JP 13775186 A JP13775186 A JP 13775186A JP S62293171 A JPS62293171 A JP S62293171A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- waveform
- power supply
- thyristor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000010304 firing Methods 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000001105 regulatory effect Effects 0.000 abstract 3
- 241000863814 Thyris Species 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 101150052863 THY1 gene Proteins 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101000800116 Homo sapiens Thy-1 membrane glycoprotein Proteins 0.000 description 1
- 102100033523 Thy-1 membrane glycoprotein Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Power Conversion In General (AREA)
- Generation Of Surge Voltage And Current (AREA)
- Thyristor Switches And Gates (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
[産業上の利用分野]
この発明は、電力用のサイリスタ、ダイオード等の特性
試験を行う場合に必要とする大″Ff、流のパルス電流
を供給するための大電流パルス電源回路に関する。
試験を行う場合に必要とする大″Ff、流のパルス電流
を供給するための大電流パルス電源回路に関する。
[従来の技術]
電力用のサイリスタ、ダイオード等の特性試験項目とし
て順電圧降下特性、サージ電流耐量特性等の項目がある
。
て順電圧降下特性、サージ電流耐量特性等の項目がある
。
上記のような特性を測定するに当たり、被試験試料に大
電流のパルスを流すための大電流パルス電源回路が必要
となる。
電流のパルスを流すための大電流パルス電源回路が必要
となる。
上記大−11i流パルス電源回路の従来の回路構成例を
第4図および第5図に示す。
第4図および第5図に示す。
第4図において、三相交流入力ffi (A)は、三相
の交流U、V、W(100V)をトランスTにより例え
ば24Vに降圧する。
の交流U、V、W(100V)をトランスTにより例え
ば24Vに降圧する。
次の充電回路部CB)では、サイリスタTHY 1 、
T)IY2 、 THY3が前記の三相交流入力部(
A)からの例えば24Vに降圧された三相交流U、V。
T)IY2 、 THY3が前記の三相交流入力部(
A)からの例えば24Vに降圧された三相交流U、V。
Wを三相半波整流し、次の定電圧″電源部(C)のコン
デンサGoを充電する。
デンサGoを充電する。
上記のコンデンサCoは、以下に述べる被試験試料に大
電流を流す必要からこの構成例では33万μFのものが
30個並列に接続されている。
電流を流す必要からこの構成例では33万μFのものが
30個並列に接続されている。
次の大電流スイッチ部(D)は、複数の電界効果トラン
ジスタ010s FET)から構成され、そのMOS
GATE端子部Tの入力信号によりオンし、上記定電圧
電源部(C)のコンデンサCoの電荷を放電させる。
ジスタ010s FET)から構成され、そのMOS
GATE端子部Tの入力信号によりオンし、上記定電圧
電源部(C)のコンデンサCoの電荷を放電させる。
なお、この構成例では、大電流スイッチ部(D)で大電
流をオンさせるため、電界効果トランジスタ(MOS
FET)を約100並列列接続しである。
流をオンさせるため、電界効果トランジスタ(MOS
FET)を約100並列列接続しである。
次の試料測定部(E)は、サイリスタ、ダイオード等の
被試験試料の諸特性を測定するため構成部であり、被試
験試料DUTI、 DUT2. DO↑3を図示のよう
に接続する。
被試験試料の諸特性を測定するため構成部であり、被試
験試料DUTI、 DUT2. DO↑3を図示のよう
に接続する。
一方、前記充電回路部(B)のサイリスタTHYI −
THY3の点弧信号は、それらサイリスタTHYI N
THY3のゲート−カソード間(G1−に+ )、(G
2−に2 )、(G3−に3 )に加えられる。
THY3の点弧信号は、それらサイリスタTHYI N
THY3のゲート−カソード間(G1−に+ )、(G
2−に2 )、(G3−に3 )に加えられる。
上記の点弧信号は、第5図に示すサイリスタ位相制御回
路により形成される。
路により形成される。
すなわち、このサイリスタ位相制御回路は、ゼロクロス
リセット回路部(F)、サイリスタ点弧用波形発生回路
部(G)、パルス変換回路部(H)から構成されている
。
リセット回路部(F)、サイリスタ点弧用波形発生回路
部(G)、パルス変換回路部(H)から構成されている
。
以上の構成から成るサイリスタ位相制御回路は、サイリ
スタTHYIの点弧信号用のものであるが、同様の構成
のサイリスタ位相制御回路がサイリスタτ)IY2 、
THY3にもそれぞれ接続されている。
スタTHYIの点弧信号用のものであるが、同様の構成
のサイリスタ位相制御回路がサイリスタτ)IY2 、
THY3にもそれぞれ接続されている。
次に上記構成の動作について説明する。
なお、第5図のU相に接続されたTHY 1を代表例と
してその動作を述べる。
してその動作を述べる。
まず、トランスTの2次側に接続されたU相端子部から
U和波形を第5図のゼロクロスリセット回路部(F)の
オペアンプ0P11に入力する。
U和波形を第5図のゼロクロスリセット回路部(F)の
オペアンプ0P11に入力する。
このオペアンプ0PIIの出力側には、+15■の電源
によってU相の正側の半波期間にコンデンサC11を充
電し、また、負の半波期間は放電することにより、図示
のような三、角波形Wlを出力する。
によってU相の正側の半波期間にコンデンサC11を充
電し、また、負の半波期間は放電することにより、図示
のような三、角波形Wlを出力する。
オペアンプ0P11の出力側にvcbcされたツェナー
ダイオード2011は、例えばツェナー電圧10Vのも
ので、1記コンデンサC1lの充電電圧を10Vにクリ
ップする。
ダイオード2011は、例えばツェナー電圧10Vのも
ので、1記コンデンサC1lの充電電圧を10Vにクリ
ップする。
」−記の位相変換用基準波形としての三角波形WEを、
次のサイリスタ点弧用波形発生日118部(G)のオペ
アンプ0P21に入力する。
次のサイリスタ点弧用波形発生日118部(G)のオペ
アンプ0P21に入力する。
このオペアンプOP21の出力波形は、図示の矩形波形
Wsとなる。すなわち、この矩形波形(以下、サイリス
タ点弧用波形という)Wsは、第6図に示すように、U
相の波形に対応して位相変換用基準波形Wtとコンデン
サCDの電圧V R[Gとを合成することにより、サイ
リスタTHY 1のサイリスタ点弧用波形WSを得る。
Wsとなる。すなわち、この矩形波形(以下、サイリス
タ点弧用波形という)Wsは、第6図に示すように、U
相の波形に対応して位相変換用基準波形Wtとコンデン
サCDの電圧V R[Gとを合成することにより、サイ
リスタTHY 1のサイリスタ点弧用波形WSを得る。
このサイリスタ点弧用波形Wsは、位相変換用基準波形
WtとコンデンサCoの電圧V REGとの重なる期間
に図示のように、一定期間の輻を持つパルスを出力する
ものである。
WtとコンデンサCoの電圧V REGとの重なる期間
に図示のように、一定期間の輻を持つパルスを出力する
ものである。
上記のサイリスタ点弧用波形WSは、次のパルス変換回
路ffi (H)の09C11を介してサイリスタ↑H
YIのゲートーカンード間(G l−K I)に点弧信
号として入力される。
路ffi (H)の09C11を介してサイリスタ↑H
YIのゲートーカンード間(G l−K I)に点弧信
号として入力される。
すなわち、サイリスタT)IY 1は、コンデンサGo
の充電電圧V REGが低い時、オン期間の長い点弧波
形Wsをゲート−カソード間G1−K1に受け、コンデ
ンサCOの電圧V REGが所定の電圧に近付くに従っ
てオン期間の短いサイリスタ点弧用波形WSをゲート−
カソード間(G+ −に+ )に受けることになる。
の充電電圧V REGが低い時、オン期間の長い点弧波
形Wsをゲート−カソード間G1−K1に受け、コンデ
ンサCOの電圧V REGが所定の電圧に近付くに従っ
てオン期間の短いサイリスタ点弧用波形WSをゲート−
カソード間(G+ −に+ )に受けることになる。
同様な動作が図示を省略したV相、W相に接続されたサ
イリスタTHY2 、 THY3に対しても行われる。
イリスタTHY2 、 THY3に対しても行われる。
と記のような動作により交流の三相をサイリスタTHY
I −THY3を介して整流し、コンデンサCOを充電
する。
I −THY3を介して整流し、コンデンサCOを充電
する。
次に大電流スイッチ部(D)の電界効果トランシス:5
’ (MOS FET ) (7)MOS GATE端
子Tに−trン信号が入力されると、当該電界効果トラ
ンジスタ(MOS FET )はオンし、試料測定部(
E)に接続された被試験試料に大電流のパルス電流を流
すこととなる。
’ (MOS FET ) (7)MOS GATE端
子Tに−trン信号が入力されると、当該電界効果トラ
ンジスタ(MOS FET )はオンし、試料測定部(
E)に接続された被試験試料に大電流のパルス電流を流
すこととなる。
上記の場合、被試験試料に直列に接続した例えばサイリ
スタのようなスイッチにより、複数個接続されたものの
うち、どの被試験試料に通流するかを選択する。
スタのようなスイッチにより、複数個接続されたものの
うち、どの被試験試料に通流するかを選択する。
すなわち、例えば第4図の被試験試料DUTI〜DUτ
3が1つのパッケージに封入されている複合半導体装置
であれば、DUTIに通流した後に、定電圧電源部(C
)のコンデンサCoの充電時間を待って、所定電圧にな
った時に、次の被試験試料[)UT2に通流するように
する。
3が1つのパッケージに封入されている複合半導体装置
であれば、DUTIに通流した後に、定電圧電源部(C
)のコンデンサCoの充電時間を待って、所定電圧にな
った時に、次の被試験試料[)UT2に通流するように
する。
以上のようにして被試験試料DO↑3まで順次通流し、
この時の被試・験試料の特性、例えばダイオード素子の
両端電圧を測定して順電圧降下特性とし、被試験試料の
測定を終了する。
この時の被試・験試料の特性、例えばダイオード素子の
両端電圧を測定して順電圧降下特性とし、被試験試料の
測定を終了する。
[発明が解決しようとする問題点]
従来の被試験試料の特性を測定するための大電流パルス
電源回路は、上記のように構成されているので、被試験
試料DUTIに、例えば5,0OOA。
電源回路は、上記のように構成されているので、被試験
試料DUTIに、例えば5,0OOA。
7+ssの間、通流し、次に被試験試料0UT2に同様
の条件で通流する場合に、定電圧電源部(C)のコンデ
ンサCoが充電を完了するまでの間、上記の構成例では
約0.8秒間待ってから通流しなければならず、素子が
多数個封入された複合半導体装置における特性を測定す
る場合等では、前記コンデンサCoの充電に要する待ち
時間が無視できないほどに累積し、測定効率を低下させ
ているという問題点があった。
の条件で通流する場合に、定電圧電源部(C)のコンデ
ンサCoが充電を完了するまでの間、上記の構成例では
約0.8秒間待ってから通流しなければならず、素子が
多数個封入された複合半導体装置における特性を測定す
る場合等では、前記コンデンサCoの充電に要する待ち
時間が無視できないほどに累積し、測定効率を低下させ
ているという問題点があった。
[発明の目的]
この発明は、上記のような問題点を解決するためになさ
れたもので、定電圧電源部のコンデンサの充電時間を短
縮し、多数の被試験試料の特性を迅速に測定し得るよう
にし、測定効率を向上できる大電流パルス電源回路を提
供することを目的とする。
れたもので、定電圧電源部のコンデンサの充電時間を短
縮し、多数の被試験試料の特性を迅速に測定し得るよう
にし、測定効率を向上できる大電流パルス電源回路を提
供することを目的とする。
[問題点を解決するための手段]
この発明に係る大電流パルス電源回路部は、ゼロクロス
リセット回路部の出力波形を台形若しくは基準レベルを
正側にシフトさせた波形とし、定電圧電源部のコンデン
サを急速充電するように、充電回路部のサイリスタの点
弧用信号のパルス幅を広くしたものである。
リセット回路部の出力波形を台形若しくは基準レベルを
正側にシフトさせた波形とし、定電圧電源部のコンデン
サを急速充電するように、充電回路部のサイリスタの点
弧用信号のパルス幅を広くしたものである。
[作用]
この発明の大電流パルス電源回路においては、ゼロクロ
スリ七−2ト回路部の出力波形を台形若しくは基準レベ
ルを正側にシフトさせた波形とすることにより、充電回
路部のサイリスタに加わる点弧用信号のパルス幅が、定
電圧電源部のコンデンサの充電電圧が所定の電圧に達す
るまでの期間内においては幅広となり、そのため、前記
コンデンサの充電時間を短縮するように作用する。
スリ七−2ト回路部の出力波形を台形若しくは基準レベ
ルを正側にシフトさせた波形とすることにより、充電回
路部のサイリスタに加わる点弧用信号のパルス幅が、定
電圧電源部のコンデンサの充電電圧が所定の電圧に達す
るまでの期間内においては幅広となり、そのため、前記
コンデンサの充電時間を短縮するように作用する。
[実施例]
以下、この発明の一実施例を図について説明する。
第1図は、この発明の一実施例を示す大電流パルス電源
回路、特にそのゼロクロスリセット回路部を示す。
回路、特にそのゼロクロスリセット回路部を示す。
なお、次のサイリ゛り侭弧用発生回路部(G)や、その
他の構成要素については、従来の大電流パルス電源回路
の構成要素と同一であるため、その構成および作用の詳
しい説明を省略する。
他の構成要素については、従来の大電流パルス電源回路
の構成要素と同一であるため、その構成および作用の詳
しい説明を省略する。
そこで、第1図のゼロクロスリセット回路部(F)では
、オペアンプ0PIIの出力側に、+15■の電源に対
して抵抗R1を介して接続された回路部分に、抵抗R2
と直列接続のツェナーダイオードZD31が挿入しであ
る。
、オペアンプ0PIIの出力側に、+15■の電源に対
して抵抗R1を介して接続された回路部分に、抵抗R2
と直列接続のツェナーダイオードZD31が挿入しであ
る。
なお、この実施例では、ツェナーダイオード2031と
しては、ツェナー電圧10Vのものが使用されている。
しては、ツェナー電圧10Vのものが使用されている。
上記の構成により、コンデンサC1+は図示のように略
台形の位相変換用基準波形WCに従って充電されること
となる。
台形の位相変換用基準波形WCに従って充電されること
となる。
そして、ツェナーダイオードZD31としてツェナー電
圧10Vのものを使用した場合、上記の位相変換用基準
波形Wcの立上りは5Vとなり、その上限は2011に
よりクリップされるためIOVとなる。
圧10Vのものを使用した場合、上記の位相変換用基準
波形Wcの立上りは5Vとなり、その上限は2011に
よりクリップされるためIOVとなる。
上記のような略台形の一位相変換用基準波形WCにより
第2図に示すように、サイリスタTHY 1のサイリス
タ点弧用波形WSは、コンデンサCoの充電電圧が所定
の電圧に達するまでの期間においてはオン期間が長くな
るように幅広のオン信号が加わることとなり、コンデン
サCoの充電時間を短縮することが可能となる。
第2図に示すように、サイリスタTHY 1のサイリス
タ点弧用波形WSは、コンデンサCoの充電電圧が所定
の電圧に達するまでの期間においてはオン期間が長くな
るように幅広のオン信号が加わることとなり、コンデン
サCoの充電時間を短縮することが可能となる。
次に、この発明の他の実施例を第3図に示す。
この実施例では、オペアンプ0PIIの出力側に、図示
のように、例えば5vのツェナー電圧を持つツェナーダ
イオード2041を接続する。
のように、例えば5vのツェナー電圧を持つツェナーダ
イオード2041を接続する。
上記の構成によれば、U相の負の半サイクルで放電され
る時に、O■まで放電せずにコンデンサC11の端子電
圧を最低でも5■になるように基準レベル電圧を正側に
シフトさせた波形Wfが得られる。
る時に、O■まで放電せずにコンデンサC11の端子電
圧を最低でも5■になるように基準レベル電圧を正側に
シフトさせた波形Wfが得られる。
上記の結果、先の実施例と同様にサイリスタTHY 1
には、オン期間が長くなるように幅広のオン信号が加わ
ることとなり、コンデンサCoの充電時間を短縮するこ
とが可俺となる。
には、オン期間が長くなるように幅広のオン信号が加わ
ることとなり、コンデンサCoの充電時間を短縮するこ
とが可俺となる。
[発明の効果]
以上の説明から明らかなように、この発明によれば、大
電流パルス電源回路におけるゼロクロスリセット回路部
の出力波形を台形若しくは基準レベルを正側にシフトさ
せた波形とし、定電圧電源部のコンデンサを急速充電す
るように、充電回路部のサイリスタの点弧用信号のパル
ス幅を広くなるように構成したので、上記コンデンサの
充電時間が従来の各構成要素の数値を用いた例では、0
.8秒要してものに比較し、約0.4秒に短縮され、約
1/2の充電時間で済むこととなる。
電流パルス電源回路におけるゼロクロスリセット回路部
の出力波形を台形若しくは基準レベルを正側にシフトさ
せた波形とし、定電圧電源部のコンデンサを急速充電す
るように、充電回路部のサイリスタの点弧用信号のパル
ス幅を広くなるように構成したので、上記コンデンサの
充電時間が従来の各構成要素の数値を用いた例では、0
.8秒要してものに比較し、約0.4秒に短縮され、約
1/2の充電時間で済むこととなる。
従って、それだけ所定の定電圧になる時間が短縮され、
複合半導体装置のように多数の被試験試料の特性を測定
する場合には、所要時間が少なくて済み、測定効率を向
上し得る等優れた効果を奏する。
複合半導体装置のように多数の被試験試料の特性を測定
する場合には、所要時間が少なくて済み、測定効率を向
上し得る等優れた効果を奏する。
第1図は、この発明の一実施例である大電流パルス電源
回路におけるゼロクロスリセット回路部分を示す回路図
、第2図は、上記回路による各部の動作波形を示す動作
波形図、第3図は、この発明の他の実施例を示す上記同
様のゼロクロスリセット回路部分を示す回路図、第4図
は、従来の大電流パルス電源回路を示す回路図、第5図
は、同じ〈従来の大電流パルス電源回路におけるサイリ
スタ位相制御回路部分を示す回路図、第6図は、上記従
来の大電流パルス電源回路における各部の動作波形を示
す動作波形図である。 (A)・・・三相交流部、 CB)・・・充電回路部、 (C)・・・定電圧電源部、 (D)・・・大電流スイッチ部、 (E)・・・試料測定部、 (F)・・・ゼロクロスリセット回路部、CG)・・・
サイリスタ点弧用波形発生回路部、(H)・−・パルス
変換回路部、 0P11・−・オペアンプ、 R1,R2・・・抵抗、 CI+−・・コンデンサ、 2011.2031.2041・・・ツェナーダイオー
ド。 なお、各図彬、同一符号は同一または相当部分を示す。
回路におけるゼロクロスリセット回路部分を示す回路図
、第2図は、上記回路による各部の動作波形を示す動作
波形図、第3図は、この発明の他の実施例を示す上記同
様のゼロクロスリセット回路部分を示す回路図、第4図
は、従来の大電流パルス電源回路を示す回路図、第5図
は、同じ〈従来の大電流パルス電源回路におけるサイリ
スタ位相制御回路部分を示す回路図、第6図は、上記従
来の大電流パルス電源回路における各部の動作波形を示
す動作波形図である。 (A)・・・三相交流部、 CB)・・・充電回路部、 (C)・・・定電圧電源部、 (D)・・・大電流スイッチ部、 (E)・・・試料測定部、 (F)・・・ゼロクロスリセット回路部、CG)・・・
サイリスタ点弧用波形発生回路部、(H)・−・パルス
変換回路部、 0P11・−・オペアンプ、 R1,R2・・・抵抗、 CI+−・・コンデンサ、 2011.2031.2041・・・ツェナーダイオー
ド。 なお、各図彬、同一符号は同一または相当部分を示す。
Claims (1)
- 交流をサイリスタで整流し、コンデンサに充電する充電
回路部と、前記コンデンサに蓄積された電荷をスイッチ
によって被試験試料に大電流のパルス電流を流す定電圧
電源部と、上記サイリスタのゲート−カソード間に、上
記コンデンサの電圧を検出して上記サイリスタに点弧用
信号を発生させるゼロクロスリセット回路およびサイリ
スタ点弧用波形発生回路とを有する大電流パルス電源回
路において、前記ゼロクロスリセット回路の出力波形を
台形若しくは基準レベルを正側にシフトさせた波形とし
、前記定電圧電源部のコンデンサを急速充電するように
上記サイリスタの点弧用信号のパルス幅を広くしたこと
を特徴とする大電流パルス電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13775186A JPS62293171A (ja) | 1986-06-13 | 1986-06-13 | 大電流パルス電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13775186A JPS62293171A (ja) | 1986-06-13 | 1986-06-13 | 大電流パルス電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62293171A true JPS62293171A (ja) | 1987-12-19 |
Family
ID=15205982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13775186A Pending JPS62293171A (ja) | 1986-06-13 | 1986-06-13 | 大電流パルス電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62293171A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06165508A (ja) * | 1992-08-10 | 1994-06-10 | Internatl Business Mach Corp <Ibm> | ブースト・コンバータ |
WO2011145675A1 (ja) * | 2010-05-20 | 2011-11-24 | 三菱重工業株式会社 | 電流発生装置 |
JP2016208677A (ja) * | 2015-04-22 | 2016-12-08 | 西進商事株式会社 | 太陽電池モジュール検査装置及び太陽電池モジュール検査方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5268356A (en) * | 1975-12-05 | 1977-06-07 | Hitachi Ltd | Automatic pulse phase shifter |
JPS5313917A (en) * | 1976-07-24 | 1978-02-08 | Oku Seisakusho Co Ltd | Flash discharge tube light emitting circuit |
-
1986
- 1986-06-13 JP JP13775186A patent/JPS62293171A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5268356A (en) * | 1975-12-05 | 1977-06-07 | Hitachi Ltd | Automatic pulse phase shifter |
JPS5313917A (en) * | 1976-07-24 | 1978-02-08 | Oku Seisakusho Co Ltd | Flash discharge tube light emitting circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06165508A (ja) * | 1992-08-10 | 1994-06-10 | Internatl Business Mach Corp <Ibm> | ブースト・コンバータ |
WO2011145675A1 (ja) * | 2010-05-20 | 2011-11-24 | 三菱重工業株式会社 | 電流発生装置 |
US9071050B2 (en) | 2010-05-20 | 2015-06-30 | Mitsubishi Heavy Industries, Ltd. | Current generating device |
JP2016208677A (ja) * | 2015-04-22 | 2016-12-08 | 西進商事株式会社 | 太陽電池モジュール検査装置及び太陽電池モジュール検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ahmed et al. | A new configuration of single-phase symmetrical PWM AC chopper voltage controller | |
US3694718A (en) | Methods of inverter voltage control by superimposed chopping | |
US3849670A (en) | Scr commutation circuit for current pulse generators | |
US3151288A (en) | Field control circuit for multiple phase alternators | |
JPH10327585A (ja) | 電力変換装置 | |
US10461632B1 (en) | Current sensing for bridgeless PFC converters | |
JPS62293171A (ja) | 大電流パルス電源回路 | |
JPS6245794B2 (ja) | ||
JPH0823779B2 (ja) | 電力制御装置 | |
US4096559A (en) | Power supply circuit | |
US4486824A (en) | PWM Converter with control circuit responsive to minimum holding current | |
JP2595593B2 (ja) | 整流装置 | |
JP2680533B2 (ja) | 蓄電池充放電電源装置 | |
US3938027A (en) | Electrical thyristor circuit | |
Jamadar et al. | PIC microcontroller based speed control of three phase induction motor using single phase supply | |
Oruganti et al. | Extension of inductor voltage control to three-phase buck-type ac-dc converter | |
US20210226566A1 (en) | Method and circuit arrangement for controlling a stepper motor | |
RU1788563C (ru) | Преобразователь переменного напр жени в посто нное | |
JP4375506B2 (ja) | インバータ装置およびその電流制限方法 | |
SU694970A1 (ru) | Устройство дл управлени статическим преобразователем | |
JPS6214756Y2 (ja) | ||
SU623244A1 (ru) | Инвертор | |
SU1089741A1 (ru) | Преобразователь переменного напр жени в посто нное | |
JPS6111653Y2 (ja) | ||
JPS61255272A (ja) | 内燃機関用点火装置 |