JPS62290354A - 磁気増幅器制御形スイツチング電源 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は磁気増幅器制御形スイッチング電源に係り、特
に整流ダイオードの逆回復電流による磁気増幅器用可飽
和リアクトルの過剰リセットを補償し、出力制御範囲を
拡大するに好適な磁気増幅器制御形スイッチング電源に
関する。

〔従来の技術〕

従来、整流ダイオードの逆回復電流による可飽和リアク
トルのリセットを補償する方法については、電子通信学
会技術研究報告Ｐ　Ｅ　８５−２７（１９８５）第１９
頁から第２７頁において論じられている。

〔発明が解決しようとする問題点〕

上記従来技術は、整流ダイオードの逆回復電流による可
飽和リアクトルのリセットを補償するために、全期間に
渡って可飽和リアクトルにバイアス電流を流す磁化回路
を有しており、磁化回路の損失が大きくなる問題があっ
た。また、この従来技術を磁気増幅器制御形スイッチン
グ電源に用いた場合、可飽和リアクトルをリセットする
ためには、磁化回路から流れるバイアス電流を打消す電
流と、可飽和リアクトルをリセットするための電流とが
必要になり、リセットに必要な電力も大きくなる問題が
あった。

本発明の目的は、磁化回路の損失とリセットに必要な電
力を低減し、高効率な磁気増幅器制御形スイッチング電
源を提供することにある。

〔問題点を解決するための手段〕

上記目的は、整流ダイオードが導通している期間にのみ
磁化回路から可飽和リアクトルにバイアス電流を流す回
路方式を実現することによって達成される。

〔作用〕

本発明による磁化回路は、整流ダイオードのカソードか
ら７ノード端子に向かってバイアス電流′を流す、この
ため、バイアス電流は整流ダイオードが半通し、負荷電
流が流れている期間及び整流ダイオードの逆回復期間に
しか流れることができない。また、磁気増幅器制御形ス
イッチング電源では、整流ダイオードに流れる負荷電流
がしゃ断された後に、可飽和リアクトルをリセットする
。

この時点では磁化回路から流れるバイアス電流は整流ダ
イオードによって阻止されており、可飽和リアクトルを
リセットする時にバイアス電流を打ち消す電流は不要と
なる。このため１．磁化回路の損失と、可飽和リアクト
ルをリセットするために必要な電力を低減できる。

〔実施例〕

以下１本発明の一実施例を第１図によって説明する。図
において、Ｑは発振回路４の出力によって開閉動作を行
うトランジスタであり、Ｑの動作によって直流入力電源
から変圧器の一次巻線を介して二次巻線側に電力を供給
する。変圧器の二次巻線側には制御回路３．可飽和り、
アクドルＬｓによって構成される磁気増幅器と整流ダイ
オードＤｌ、出力平滑回路２が設けられ、磁気増幅器に
よってスイッチング電源の出力を一定に制御する。

ここで磁気増幅器の動作を簡単に述べる。Ｑのオフ期間
に制御回路３から出力に応じたリセット電流が可飽和リ
アクトルＬｓに流れ、この電流によってＬｓはリセット
される。Ｑがターンオンすると変圧器の二次巻線には図
示黒丸を正極性として電圧が誘起するが、Ｌｓがリセッ
トされて高インピーダンスとなっているため、二次巻線
に誘起した電圧はＬｓによって阻止され、巻線Ｍ　ｔ、
　ｓには電流は流れない。ＬＳは阻止した電圧によって
磁束密度が上昇し、やがて飽和磁束密度に達する。飽和
磁束密度に達するとＬｓのインピーダンスは急減し、変
圧器の二次巻線からＭＬＩ、整流ダイオード、出力平滑
回路の経路で電流が流れ、負荷に電力を供給する。Ｑが
ターンオフすると二次巻線を流れる電流はしゃ断され、
再び３からリセット電流がＬｓに流れてＬｓをリセット
する。Ｑがターンオンした後、Ｌｓが電圧を阻止する期
間は、リセット電流に比例して変化するため、出力に応
じたリセット電流を３から流すことによってスイツ′り
さ 「ング電源の出力を一定に制御できる・ここで、負荷に
最大電力を供給する場合を考える。この時はＬｓが電圧
を阻止する期間を最少に制御するため、３からのリセッ
ト電流はしゃ断される。しかし、Ｑの導通期間に変圧器
を流れていた励磁電流が、Ｑのターンオフによって変圧
器の二次巻線の図示黒丸を付していない端子から流出し
、Ｄｌを逆バイアスする。この時、Ｄｌは直ちにこの電
流を阻止できず、ＤＩ　、ＭＬＩの経路で逆回復電流を
流した後にオフ状態になる。Ｄｌの逆回復電流は３から
流れるリセット電流と同一極性でＬｓに流れるため、Ｌ
ｓはリセットされる。このため、Ｑのターンオン後にＬ
ｓは逆回復電流によってリセットされた量に応じて、変
圧器の二次巻線に起誘した電圧を阻止し、最大の力を制
限する。この問題は、Ｑのオン期間中に占めるＬｓの電
圧阻止期間が周波数の増大と共に大きくなるため、高周
波数で動作するスイッチング電源程問題になる。磁化回
路１は低損失でこの問題を解決できる手段である。以下
、磁化回路１の動作を述べる。磁化回路１はＬｓに設け
られた第２の巻線と電流制限用抵抗及び第２の整流ダイ
オードで構成される。

Ｑｌがターンオンすると変圧器の二次巻線に誘起した電
圧が、Ｌｓ巻線Ｍ　Ｌ　１に図示黒丸を正極性に印加す
る。このため１巻線ＭＬ２にも図示黒丸を正極性とする
電圧が誘起するが、この電圧は第２の整流ダイオードに
よって阻止されるため、ＭＬ２に電流は流れない。やが
てＬｓが飽和し、ＤＬを介して電流が流れるとＤｌは短
絡状態になり、磁化回路１は出力の両端に接続され、出
力の正極からＤｌのカソード、アノードＨＭｂｚ＋電流
制限用電抗、第２の整流ダイオード、出力の負極の経路
でバイアス電流が流れる。Ｑがターンオフすると、Ｄｌ
が逆回復電流を流し、この電流はＬｓの巻線Ｍ　Ｌ　ｓ
に流れる。一方、Ｄｔは逆回復期間も短絡と見なせるた
め１巻線ＭＬ２にはバイアス電流が流れ続ける。このバ
イアス電流は巻線ＭＬｌに流れる逆回復電流を打ち消す
極性に流れているため、逆回復電流によるＬＳＩのリセ
ットを防止する。Ｄｌは・逆回復期間が終了するとオフ
状態になり、磁化回路１は出力の両端から解放され、バ
イアス電流は停止する。Ｑｌがターンオフすると制御回
路３からＬｓにリセット電流が流れるが、この時点では
バイアス電流がしゃ断されているため、３はバイアス電
流を打ち消すための電流を供給する必要がなく、Ｌｓの
リセット電流と磁化回路内の電流制限抵抗によって定ま
る電流とを供給すれば良い。

この様に、本実施例によれば磁化回路の損失とＬｓをリ
セットするための電力を低減でき、スイッチング電源の
出力制御範囲を拡大できる効果がある。第２図にＬｓを
設ける位置を出力の負極側に設けた場合を示すが、この
場合も第１図と同様の動作ができ、回路損失の低減が可
能である。

第３図に本発明の他の実施例を示す。本実施例は、第１
図に示すＬｓにリセット用の巻線Ｍ　Ｌ　ａを設けたも
のである。本実施例の各部動作は、制御回路３からリセ
ット電流をＬＳに流す場合を除いて第１図の実施例と同
じである。このため、ここではリセット電流を流す時の
動作について説明する。

第１図の実施例では、制御回路３は巻線Ｍｔ、ｉに接続
された電流制限用抵抗で制限される電流と。

Ｌｓをリセットさせる為の電流とを出力しなければなら
ない。第３図の実施例では、リセット用の巻線Ｍ　Ｌ　
ｓにリセット電流が流れ、Ｌｓの各巻線に図示黒丸を正
極性とする電圧が誘起する。この電圧によって巻線ＭＬ
２は、黒丸を付した端子から第２の整流ダイオード、電
流制限用抵抗、出力の負極、正極、Ｄｚのカソード、ア
ノードの経路で電流を流そうとするが、Ｄｌがオフ状態
であるため。

この電流は流れることができない、従って、Ｑがオフし
た後、巻線Ｍ　ｔ、　ｓに流れる電流はＬｓをリセット
するに必要な電流だけとなり、第１図の実施例よりも更
にリセットに必要な電力を低減できる効果がある。

第４図に、Ｌｓを出力の負極性に設けた場合の回路構成
を示すが、この構成でも第３図と同様の動作ができ、回
路損失の低減が可能である。

第５図に制御回路３の構成例を示す。図において、ａ、
ｂ、ａ点は第１〜４図に示す制御回路３の各点と一致し
た端子を示す記号である。３１は演算増幅器であり、ａ
点から検出したスイッチング電源の出力電圧と、基準電
源３２の電圧との誤差に比例した信号をトランジスタ３
３のベースに供給し、出力を一定にする様なリセット電
流を３３を介してＬｓに供給する。

第６図に発振回路４の構成例を示す。図においてｄ、ａ
点は第１〜４図に示す発振回路４の各点と一致した端子
を示す記号である。４１は発振器であり、当社のタイマ
用Ｉ　Ｃ，ＨＡ１７５５５等を用いて容易に構成できる
が、このＩＣについては良く知られているので、ここで
は説明を省略する８４２は４１の信号に応じて開閉動作
し、第１〜４図のトランジスタＱにベース電流を供給す
る６〔発明の効果〕 本発明によれば、磁化回路から流れるバイアス電流は整
流ダイオードの導通期間しか流れず、磁化回路の損失を
低減できる。整流ダイオードの導通期圃は大略Ｑ１のオ
ン期間であり、第１〜４図に示すスイッチングレギュレ
ータでは定格入出力時のＱｌのオン期間は一般に１サイ
クルの３０％程度に設計される。このことから、従来の
方式に比較して磁化回路の損失は３０％まで低減可能で
ある。

また、リセット電流もバイアス電流の影響を受けること
なく、従来方式に比べて低減できるため。

リセットに必要な電力を６０％に低減できる効果がある
。

【図面の簡単な説明】

第１図、第２図は本発明の一実施例を示す図。 第３図、第４図は本発明の他の実施例を示す図、第５図
、第６図は部分図である。 １・・・磁化回路、２・・・出力平滑回路、Ｄｌ・・・
整流ダイオード、Ｌｓ・・・可飽和リアクトル、Ｍ　Ｌ
ｔ　ｒ　Ｍ　Ｌ　！　。 Ｍ　Ｌ　３・・・可飽和リアクトルの巻線、３・・・制
御回路、茗１図 躬３区 筋４図 第５図 α

Claims (1)

1. 【特許請求の範囲】 １、直流入力電源と変圧器の一次巻線とスイッチ素子の
   直列回路によって構成される一次側回路と、前記変圧器
   の二次巻線、磁気増幅器、整流素子及び出力平滑回路に
   よって構成される二次側回路とを備え、前記スイッチ素
   子の開閉動作によって前記二次巻線に出力される電力を
   、前記磁気増幅器によって一定出力に制御する磁気増幅
   器制御形スイッチング電源において、前記整流素子が導
   通している期間のみ前記磁気増幅器に用いる可飽和リア
   クトルを負荷電流が流れた時と同一極性に磁化するため
   の磁化回路を設けたことを特徴とする、磁気増幅器制御
   形スイッチング電源。 ２、特許請求の範囲第１項において、磁化回路は少なく
   とも、可飽和リアクトルに設けた第２の巻線と、第２の
   整流素子、電流制限素子及びバイアス電源で構成され、
   前記磁化回路から流れる電流は、第１項記載の整流素子
   のカソードからアノード端子に向かって流れる様にした
   ことを特徴とする磁気増幅器制御形スイッチング電源。 ３、特許請求の範囲第２項において、バイアス電源は、
   スイッチング電源の出力から得るようにしたことを特徴
   とする磁気増幅器制御形スイッチング電源。 ４、特許請求の範囲第３項において、可飽和リアクトル
   に、前記可飽和リアクトルをリセットさせる電流を流す
   ための第３の巻線を設けたことを特徴とする磁気増幅器
   制御形スイッチング電源。