JPS6227910Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、発振回路の電源を安定化した水晶発
振回路に関する。[Detailed Description of the Invention] The present invention relates to a crystal oscillation circuit that stabilizes the power supply of the oscillation circuit.

本考案の目的は、消費電力をあまり増加するこ
となく発振器の電源を安定化することにより、発
振周波数を安定化し、高精度、高安定度の水晶発
振器を得ることにある。 An object of the present invention is to stabilize the oscillation frequency by stabilizing the power supply of the oscillator without significantly increasing power consumption, and to obtain a highly accurate and highly stable crystal oscillator.

現在、一般的な電子式腕時計においては、エネ
ルギー源として小型電池を用いている。従つて、
電池の特性上、放電時間に伴ない起電力は減少し
電圧は降下する。また周囲温度の変化によつても
電圧が変動する。 Currently, common electronic wristwatches use small batteries as an energy source. Therefore,
Due to the characteristics of a battery, the electromotive force decreases and the voltage drops as the discharge time increases. The voltage also fluctuates due to changes in ambient temperature.

第１図に一例として銀電池の放電時間（横軸）
と電圧（縦軸）のグラフを示した。図から明らか
な様に放電開始後、急激に電圧が降下し、以後ほ
ぼ一定の値を保ち、ある時点でかなり急な勾配で
降下し寿命となる。発振器においては、基準振動
子に安定な水晶振動子を用いた水晶発振器におい
ても、発振器駆動電圧が変化した場合には発振周
波数の変動が起こる。従つて電源に電池を用いた
電子式時計においては、前記のような電池電圧の
変動に対して発振周波数の変動が起こることはさ
けられない。 Figure 1 shows an example of the discharge time of a silver battery (horizontal axis).
and a graph of voltage (vertical axis). As is clear from the figure, after the start of discharge, the voltage drops rapidly, remains at a nearly constant value, and at a certain point drops at a fairly steep slope, reaching the end of its life. In an oscillator, even in a crystal oscillator using a stable crystal resonator as a reference resonator, the oscillation frequency fluctuates when the oscillator drive voltage changes. Therefore, in an electronic timepiece that uses a battery as a power source, it is inevitable that the oscillation frequency will fluctuate in response to the above-described fluctuations in battery voltage.

第２図に、現在広く用いられている発振回路の
一例を示した。１は水晶振動子、２は発振用イン
バーター、３は抵抗、４は緩急用可変コンデンサ
ー、５は固定コンデンサー、６は帰還抵抗であ
る。水晶振動子１の共振周波数には32KHzが多く
用いられ、駆動電圧の変動による発振周波数変動
に対しては、抵抗３によりある程度の制御が行な
われる。つまり抵抗３には電圧変動による発振条
件の変化をおさえる効果がある。しかし電子式時
計においては将来さらに高精度、高安定度の装置
が要求されており、従つて発振器に関しては発振
周波数の安定度がますます重要となる。前記要求
を満たすため発振器においては発振周波数変動要
因の１つである発振器駆動電圧の変動を解消する
必要がある。第２図の回路においては、前述のよ
うに抵抗３により、ある程度の安定化を得ている
が、抵抗３による制御は電圧を定電圧化している
のではないため、発振周波数の安定化には限度が
ある。また、将来温度特性の良いATカツト水晶
が使用された場合、発振周波数が高いため、第２
図のような抵抗値の大きい抵抗３を持つた発振回
路では十分な発振は行なわれない。つまり、抵抗
３により発振器駆動電圧の変動による発振周波数
変動の制御を行なうことは不可能になる。本考案
は上記の問題点を解決したもので半導体素子によ
り発振器の流入電流を安定化する回路を得、発振
周波数を安定化するものである。以下、図に従つ
て説明する。 FIG. 2 shows an example of an oscillation circuit that is currently widely used. 1 is a crystal oscillator, 2 is an oscillation inverter, 3 is a resistor, 4 is a variable capacitor for adjusting speed, 5 is a fixed capacitor, and 6 is a feedback resistor. 32 KHz is often used as the resonant frequency of the crystal resonator 1, and the resistor 3 provides some control over fluctuations in the oscillation frequency due to fluctuations in the drive voltage. In other words, the resistor 3 has the effect of suppressing changes in oscillation conditions due to voltage fluctuations. However, electronic timepieces will require devices with even higher precision and stability in the future, and the stability of the oscillation frequency will therefore become increasingly important for oscillators. In order to meet the above requirements, it is necessary to eliminate fluctuations in the oscillator drive voltage, which is one of the causes of fluctuations in the oscillation frequency, in the oscillator. In the circuit shown in Figure 2, as mentioned above, the resistor 3 provides a certain degree of stabilization, but since the control by the resistor 3 does not make the voltage constant, it is difficult to stabilize the oscillation frequency. There are limits. In addition, if an AT-cut crystal with good temperature characteristics is used in the future, the oscillation frequency will be high, so the second
An oscillation circuit having a resistor 3 having a large resistance value as shown in the figure cannot oscillate sufficiently. In other words, it becomes impossible to control oscillation frequency fluctuations due to fluctuations in the oscillator drive voltage using the resistor 3. The present invention solves the above-mentioned problems and provides a circuit for stabilizing the inflow current of an oscillator using a semiconductor element, thereby stabilizing the oscillation frequency. This will be explained below with reference to the drawings.

第３図ａはエンハンスメント型FETを用いた
電流安定回路である。図中８は負荷（発振用イン
バータ）、９，１０はエンハンスメント型FET、
１７はMOS抵抗として働らくFET、１８はイン
バータ、１９は回路の配線等による容量である。
FET１７によるMOS抵抗とFET９はFET１０の
ゲートバイアス電位を決めるためのバイアス回路
を構成１、クロツクパルスφによつてオン・オフ
される。クロツクパルスφがHiの状態の時（Ｆ
−Ｇ間）にFET９，１７は両者ともオンし、そ
の時の状態は第３図ｃのようになる。７は第３図
ａのFETによるMOS抵抗を表わしている。第３
図ｃの回路により電流安定化が行なわれる原理を
第４図を用いて説明する。第４図は、FET９，
１０の動作特性を表わした図で、横軸にドレイン
電圧Ｖ_D、縦軸にドレイン電流Ｉ_Dを表わしてい
る。図より明らかなようにＩ_Dは初期においては
Ｖ_Dの増大に従つて増加するが、ある点で飽和状
態になる非線形特性を有する。すなわちＳ点を過
ぎてからはＶ_Dに関係なく一定の値をもつ。また
ゲート電圧Ｖ_Gの増大に従つて増加する。ここで
第３図においてFET１０の動作点を第４図のＳ
点より左側、すなわち不飽和領域に設定し、電池
電圧の低下によるドレイン電流Ｉ_Dの影響をみ
る。今、電池電圧Ｖ_DDの低下を仮定すると、
FET９においてはゲート電圧Ｖ_G′が低下するた
め第４図より明らかなようにドレイン電流が減少
する。したがつて、見かけ上FET９のソース、
ドレイン間の抵抗が増大した結果となり図中Ａ点
のアース側より見た電位は高くなる。またFET
１０についてはＶ_DDの低下によるドレイン電圧Ｖ
_Dの低下と同時に前記の結果からゲート電圧Ｖ_Gの
増大を受ける。つまりドレイン電流Ｉ_DはＶ_DDの
低下による減少とＶ_Gの増大による増加の和とし
て表わされる。 Figure 3a shows a current stabilizing circuit using an enhancement type FET. In the figure, 8 is the load (oscillation inverter), 9 and 10 are enhancement type FETs,
17 is a FET that functions as a MOS resistor, 18 is an inverter, and 19 is a capacitance due to circuit wiring, etc.
The MOS resistor formed by the FET 17 and the FET 9 constitute a bias circuit 1 for determining the gate bias potential of the FET 10, which is turned on and off by the clock pulse φ. When clock pulse φ is in Hi state (F
-G), both FETs 9 and 17 are turned on, and the state at that time is as shown in FIG. 3c. 7 represents the MOS resistance by the FET of FIG. 3a. Third
The principle of current stabilization by the circuit shown in FIG. 4 will be explained with reference to FIG. Figure 4 shows FET9,
10, in which the horizontal axis represents the drain voltage V _D and the vertical axis represents the drain current _ID . As is clear from the figure, I _D initially increases as V _D increases, but has a nonlinear characteristic that reaches saturation at a certain point. That is, after passing the S point, it has a constant value regardless of V _D. It also increases as the gate voltage V _G increases. Here, in Fig. 3, the operating point of FET 10 is set to S in Fig. 4.
Set it to the left side of the point, that is, in the unsaturated region, and examine the influence of the drain current I _D due to a decrease in battery voltage. Now, assuming that the battery voltage V _DD decreases,
In FET 9, the gate voltage V _G ' decreases, so the drain current decreases, as is clear from FIG. 4. Therefore, apparently the source of FET9,
As a result of the increased resistance between the drains, the potential seen from the ground side at point A in the figure becomes higher. Also FET
For 10, the drain voltage V due to the decrease in V _DD
Simultaneously with the decrease in _D , the gate voltage V _G increases due to the above result. In other words, the drain current _ID is expressed as the sum of a decrease due to a decrease in _VDD and an increase due to an increase in _VG .

従つて、前記の結果、ドレイン電流Ｉ_DはＶ_DD
の低下に対するゲート電圧Ｖ_Gの増大を調節する
ことにより、それぞれの変化量が相殺されたＶ_DD
の低下に関係しない一定値を保つことが可能とな
る。なお、Ｖ_DDの変化に対するＶ_Gの変化量を適
正値にするには、抵抗７の値、FET９，１０の
特性、動作点を調節することにより可能である。 Therefore, as a result of the above, the drain current I _D is V _DD
By adjusting the increase in gate voltage V _G with respect to the decrease in V _DD , the respective changes are offset.
It becomes possible to maintain a constant value regardless of the decrease in Note that the amount of change in V _G with respect to the change in V _DD can be set to an appropriate value by adjusting the value of the resistor 7, the characteristics of the FETs 9 and 10, and the operating point.

次にクロツクパルスφがLowとなりFET１７
と９がオフとなる状態を考えると、この時、
FET１７と９がオンの時にコンデンサー１９に
蓄えられたＡ点の電荷は時間とともに徐々に放電
して電位が低下していく。しかしFET１０の入
力インピーダンスが極めて高いので放電は急激で
はなく、φがLowレベルにある期間をよほど長く
しない限り電圧が保持される。 Next, the clock pulse φ goes low and FET17
Considering the state where and 9 is off, at this time,
The charge at point A stored in capacitor 19 when FETs 17 and 9 are on is gradually discharged over time, and the potential decreases. However, since the input impedance of the FET 10 is extremely high, the discharge is not rapid, and the voltage is maintained unless the period in which φ is at the low level is very long.

従つて、コンデンサー１９に関する時定数から
φのパルス波形のデユーテイを決定すれば第３ａ
図の回路は実質的に第３図ｃの回路と同じとみな
すことができ消費電流についてはφがHi状態の
時のみ電流を消費する結果となるので電流安定化
回路による電流消費は極めて小さくすることがで
きる（およそ1nA）。なお、クロツクパルスφの
成形は任意の分周器からの信号を合成することに
より容易に行なえる。 Therefore, if the duty of the pulse waveform of φ is determined from the time constant related to the capacitor 19, the third a
The circuit in the figure can be considered to be substantially the same as the circuit in Figure 3c, and as for the current consumption, current is consumed only when φ is in the Hi state, so the current consumption by the current stabilization circuit is extremely small. (approximately 1nA). Note that the clock pulse φ can be easily shaped by combining signals from arbitrary frequency dividers.

以上のクロツクパルスφによる間欠駆動ではな
く常時第３図ｃのような回路構成をとつた場合に
は、抵抗７、FET９を介して電流が常に流れ続
け、消費電流は極めて大きなものとなつてしま
う。 If the circuit configuration as shown in FIG. 3c is used instead of the intermittent drive using the clock pulse φ as described above, the current will continue to flow through the resistor 7 and the FET 9, resulting in extremely large current consumption.

なお第５図に第３図の回路の実測値の一例を示
した。横軸は電池電圧Ｖ_DD、縦軸は負荷８の流入
電流である。図から明らかなように電流安定回路
を付加することにより、負荷８への流入電流の安
定化が行なわれていることがわかる。 Note that FIG. 5 shows an example of actual measured values for the circuit shown in FIG. 3. The horizontal axis is the battery voltage V _DD and the vertical axis is the inflow current of the load 8. As is clear from the figure, by adding the current stabilizing circuit, the current flowing into the load 8 is stabilized.

以上詳述した電流安定回路を発振回路に付加す
ることにより、放電時間、周囲温度等による電池
電圧の変動に影響されない高安定な発振器が得ら
れる。また、将来使用が予想される過酸化銀電
池、リチウム電池等、電圧変動の激しい電池に対
しては発振周波数安定化のため特に有効な装置で
ある。また、これら抵抗、ダイオード、トランジ
スタはすべて現在のＣ／MOSを形成するプロセ
スをそのまま工程増なくモノリシツクに実現でき
る点で有利である。 By adding the current stabilizing circuit detailed above to the oscillation circuit, a highly stable oscillator that is not affected by fluctuations in battery voltage due to discharge time, ambient temperature, etc. can be obtained. Furthermore, it is a particularly effective device for stabilizing the oscillation frequency for batteries with severe voltage fluctuations, such as silver peroxide batteries and lithium batteries, which are expected to be used in the future. Further, it is advantageous in that all of these resistors, diodes, and transistors can be realized monolithically using the current C/MOS forming process without adding any additional steps.

また本考案では電流安定回路をクロノパルスφ
により駆動したため、電流安定回路による消費電
力が極めて少なくてよく、電池使用の電子機器に
最も適する。 In addition, in this invention, the current stabilizing circuit is chronopulse φ
Since the power consumption by the current stabilizing circuit is extremely low, it is most suitable for battery-powered electronic equipment.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は銀電池の電圧−放電時間特性線図。第
２図は従来の一般的な発振回路例。第３図はエン
ハンスメント型FETを用いた本考案の電流安定
化回路を有する液晶発振回路の例であり、ａは回
路図、ｂはクロツクパルスφの波形図、ｃはクロ
ツクパルスがHiのときの等価回路図である。第
４図は第３図の動作を説明するためのドレイン電
圧−電流線図。第５図は第３図の回路を使用した
場合の測定値例。 １……水晶振動子、２……発振用インバータ
ー、３……ドレイン抵抗、４……可変コンデン
サ、５……固定コンデンサ、６……帰還抵抗、７
……抵抗、８……負荷（発振用インバーター）、
９，１０……エンハンスメント型FET、１７…
…MOS抵抗となるFET、１８……インバータ
ー、１９……コンデンサー。 FIG. 1 is a voltage-discharge time characteristic diagram of a silver battery. Figure 2 shows an example of a conventional general oscillation circuit. Figure 3 is an example of a liquid crystal oscillator circuit having a current stabilizing circuit according to the present invention using an enhancement type FET, where a is a circuit diagram, b is a waveform diagram of a clock pulse φ, and c is an equivalent circuit when the clock pulse is Hi. It is a diagram. FIG. 4 is a drain voltage-current diagram for explaining the operation of FIG. 3. Figure 5 shows an example of measured values when using the circuit shown in Figure 3. 1... Crystal resonator, 2... Oscillation inverter, 3... Drain resistor, 4... Variable capacitor, 5... Fixed capacitor, 6... Feedback resistor, 7
...Resistance, 8...Load (oscillation inverter),
9,10...Enhancement type FET, 17...
...FET as MOS resistor, 18... Inverter, 19... Capacitor.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 水晶振動子、前記水晶振動子を入出力間に接続
した発振用インバータよりなる水晶発振回路にお
いて、前記発振用インバータと電源の間に電流安
定化用の第１の電界効果トランジスタを設けると
共に前記第１の電界効果トランジスタのゲート電
極の電位を制御するバイアス回路を設け、前記バ
イアス回路は抵抗成分と第２の電界効果トランジ
スタの直列接続回路及び前記抵抗成分と前記第２
の電界効果トランジスタの接続点と電源電位の間
の容量成分よりなり、前記接続点の電位は前記第
１の電界効果トランジスタのゲート電極に印加さ
れ、前記抵抗成分はMOS抵抗によつて構成され
ると共に前記MOS抵抗と前記第２の電界効果ト
ランジスタはクロツクパルスにより間欠的に駆動
されることを特徴とする水晶発振回路。 In a crystal oscillation circuit consisting of a crystal resonator and an oscillation inverter with the crystal resonator connected between input and output, a first field effect transistor for current stabilization is provided between the oscillation inverter and the power source, and the first field effect transistor is provided between the oscillation inverter and the power source. A bias circuit is provided to control the potential of the gate electrode of the first field effect transistor, and the bias circuit includes a series connection circuit of a resistance component and a second field effect transistor, and a series connection circuit of the resistance component and the second field effect transistor.
a capacitance component between a connection point of the field effect transistor and a power supply potential, the potential of the connection point is applied to the gate electrode of the first field effect transistor, and the resistance component is constituted by a MOS resistor. A crystal oscillation circuit characterized in that the MOS resistor and the second field effect transistor are intermittently driven by a clock pulse.