JPS62278832A - Communication control equipment - Google Patents

Abstract

PURPOSE:To assure the permeability of information and to detect always an error with the same method at the time of bit depending type digital data by adding and transmitting the number of the information bit of '1' and '0' in a transmitting telegram to the head of the telegram, storing the number of the bit at the receiving side and subtracting bit information in the telegram in continuation to it from the above-mentioned number of the bit. CONSTITUTION:To 12 parts and 13 parts of a telegram, the sum of '1' and '0' in respective texts (14 parts) is given as the number of the information bit at a transmitting side. A serialparallel converter 3 first converts the STX of a receiving telegram and gives it to a register 7. At this time, the bit train of the STX is sent even to a discriminateor 2 and thrown away as it is. Next, the 12 parts and the 13 parts are respectively shifted to buffer memories 4 and 5. Next, the 14 parts are sent to a line buffer 9. For the information sent to the discriminator 2, the discrimination of '1' or '0' is executed, and in case of '1', '1' is subtracted from the buffer memory 4 by a subtracter 10. In case of '0', the same operation is executed. By the processing, the condition, in which both memories 4 and 5 come to be zero, is confirmed by a register 6 and the next information is awaited. When the character is a final character ETX, it is shown that receiving is correctly executed. When the character is not the ETX and one side value of the memories 4 and 5 comes to be negative, it is detected as an error at the time point.

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は、コンピュータとコンピュータ間、コンピュー
タとターミナル間等で行われるようなビット依存型（ビ
ットオリエンテッド）デジタルデータ通信に於ける誤り
検査方式を有する通信制御装置に関する。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to bit-oriented digital data such as data transmitted between computers, between computers and terminals, etc. The present invention relates to a communication control device having an error checking method in communication.

〔従来の技術〕[Conventional technology]

従来の誤υ検査方式は、通信回線を流れる情報はビット
情報であっても通信制御装置内で、ビット情報から文字
（キャラクタ）情報へコード変換を行い、その文字情報
に対して誤り検査１を竹っている。たとえばＢＣＣ（ブ
ロック検査文字）方式。In the conventional error check method, even if the information flowing through the communication line is bit information, code conversion is performed from bit information to character information within the communication control device, and error check 1 is performed on the character information. There is bamboo. For example, the BCC (block check character) method.

ＢＣ８（ブロック検査シーケンス）方式、お工び、Ｆｅ
２（７レーム検査７−ケンス）方式等である。BC8 (block inspection sequence) method, workmanship, Fe
2 (7-frame inspection, 7-ken) method, etc.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、これらの方式は文字（キャラクタ）情報の通信
では問題がないが、イメージ情報、音戸情報等をデジタ
ル化し送受信を行う場合、全てのビットパターン（組合
せ）をデータとして取９扱かう必要があシ、制御符号と
の区別が必要であるという欠点がめった。However, although these methods have no problems when communicating character information, when digitizing image information, Ondo information, etc. and transmitting and receiving them, it is necessary to treat all bit patterns (combinations) as data. The shortcoming is that it is necessary to distinguish between the control code and the control code.

従って本発明の目的は、送受信する、情報のビ、ドパタ
ーンＣ組合せ）は全く制限がなく、全ての組合せが、情
報として取９扱える通信制御装置を提供することにある
。Therefore, an object of the present invention is to provide a communication control device in which there are no restrictions on the combinations of bid and dot patterns of information to be transmitted and received, and all combinations can be handled as information.

〔問題照号解決するための手段〕[Means to solve the problem]

本発明によれば、通信回線を用いてデジタルデータを一
定のど、ト数に区切って送受信し受信データの誤りを検
査する通信制御装置において、送信する一電文中に含ま
れるビット情報の“１”情報ビツト数と“０１情報ビ、
ト数を電文の先頭に付加する送信装置と、前記“１”情
報ビツト数と前記“０”情報ビツト数をそれぞれ記憶す
るパックアメモリとそれに続く電文中のｌｌｌ　ｔたは
ＩＯｌのビット情報を該当するパックアメモリよシ減算
する減算器とを有し、１１次電文を受信してゆくうちに
前記“１”゜ｌＯ“情報パックアメモリの内容が減算さ
れ、共にゼロになったときに引き続き送られてくるデー
タが送信終了を表わすコードである事を確認する事によ
りデータの誤り検出を行う受信装置とを有することを特
徴とする通信制御装置が得られる。According to the present invention, in a communication control device that transmits and receives digital data divided into a certain number of segments using a communication line and inspects the received data for errors, bit information “1” included in one message to be transmitted is used. Number of information bits and "01 information bits,"
a transmitter that adds the number of data bits to the beginning of the message; a pack memory that stores the number of "1" information bits and the number of "0" information bits; and bit information of llt or IOl in the subsequent message. It has a subtracter that subtracts the information from the corresponding pack memory, and as the 11th message is received, the contents of the information pack memory are subtracted, and when both become zero, There is obtained a communication control device characterized in that it has a receiving device that detects errors in data by confirming that the subsequently sent data is a code indicating the end of transmission.

〔実施例〕〔Example〕

次に、本発明について、図面を参照して詳細に説明する
。Next, the present invention will be explained in detail with reference to the drawings.

第１図は本発明の一実施例を示す博成図である。FIG. 1 is a diagram showing one embodiment of the present invention.

別器２と、ビット列から文字（キャラクタ）情報に変換
する直並列変換器３と、“１°情報ビ、ト欽を記憶する
パックアメモリ４と、減算器１０と、“０“情報ビット
数を記憶するバッファメモリ５と、減算器１１およびバ
ッファメモリ４，５の状態を認識するレジスタ６と、直
並列変換器３で変換した文字を一時記憶し、送受信する
電文の先頭ま九は、最後を表わす文字を認識するレジス
タ７と、レジスタ６と７との状態により受信された情報
の正誤？表示するインジケータ８と、ラインバッファ９
とから構成されている。a separate device 2, a serial/parallel converter 3 for converting bit strings into character information, a pack memory 4 for storing "1 degree information bits and tones," a subtractor 10, and a "0" information bit number. A buffer memory 5 for storing , a register 6 for recognizing the status of the subtracter 11 and the buffer memories 4 and 5, and a register 6 for temporarily storing characters converted by the serial/parallel converter 3. A register 7 that recognizes characters representing
It is composed of.

次に本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

ラインレシーバ−１を介して受信されたビット依存型デ
ジタルデータは直並列変換器３で変換され、変換された
文字はレジスタ７に記憶され電文の先頭文字か否か調査
される。欠如文字でなければ、そのまま捨てられる。こ
こで、第２図に示す電文カラインレシーバ−１１に介し
て直並列変換器３に入力されると、まず、電文の先頭文
字（以下５ＴＸ）が変換され、レジスタ７に記憶される
。The bit-dependent digital data received through the line receiver 1 is converted by the serial/parallel converter 3, and the converted characters are stored in the register 7 and checked to see if they are the first characters of the telegram. If it is not a missing character, it is simply discarded. Here, when the message is input to the serial/parallel converter 3 via the message line receiver 11 shown in FIG. 2, the first character of the message (hereinafter referred to as 5TX) is converted and stored in the register 7.

この時、判別器２にもＳＴＸのビッ上列分が順次送られ
るが、電文の誤り検査領域ではないので、バッファメモ
リ４，５および減算器１０．１１へは供給されない様に
制御する。誤９検査領域は第２図の１４部分のみである
。At this time, the upper bit row of STX is also sequentially sent to the discriminator 2, but since it is not an error checking area of the message, it is controlled so that it is not supplied to the buffer memories 4 and 5 and the subtracters 10 and 11. The false 9-inspection area is only the 14 portion in FIG.

次に第２図の１２部分が受信される。これは１１′情報
ビツト数として誤り検査領域内のビット“１′の総和を
送信側で付加する。この情報を直並列変換器３を通して
バッフアメそり４に移送する。同様Ｋ　’０’情報ビッ
ト数についても第２図の１３部分を受信し、パックアメ
モリ５に移送する。ここで初めて、判別器２から減算器
１０．１１への情報の流れｔＳ放する。次に第２図の１
４部分でめるテキストがラインレシーバ−１を介して、
判別器２と直並列変換器３に順次送られてくる。直並列
変換器３に送られた情報は、コード変換され、レジスタ
７全通シラインバッファ９へ送うレる。Next, portion 12 of FIG. 2 is received. This is done by adding the sum of bits "1" in the error check area as the number of 11' information bits on the transmitting side.This information is transferred to the buffer 4 through the serial/parallel converter 3.Similarly, K'0' is the number of information bits. Also, part 13 in FIG. 2 is received and transferred to the pack memory 5. At this point, the information flow tS from the discriminator 2 to the subtractor 10.11 is released.Next, the part 13 in FIG.
The text consisting of 4 parts is sent through line receiver 1,
The signals are sequentially sent to the discriminator 2 and the serial/parallel converter 3. The information sent to the serial/parallel converter 3 is code converted and sent to the serial line buffer 9 through the register 7.

判別器２に送られたビット情報は“１”または“０”の
判別が行われ、′１１の場合は減算器１０にてバッファ
メモリ４から“１”ヲ減じる。また“０”の場合は、減
算器１１にてパックアメモリ５から“１”を減じる。こ
の様に受信される情報について、処理を行ってゆくと、
パックアメモリ４，５共にゼロになるタイミングが存在
する墨になる。この状態をレジスタ６で確認し、次の情
報が、直並列変換器３を遡りレジスタ７に送られてくる
のを待つ。The bit information sent to the discriminator 2 is discriminated as "1" or "0", and in the case of '11', the subtracter 10 subtracts "1" from the buffer memory 4. If it is "0", the subtracter 11 subtracts "1" from the pack memory 5. As we process the information received in this way,
It becomes black where there is a timing when both pack memories 4 and 5 become zero. This state is confirmed in the register 6, and the next information is sent back through the serial/parallel converter 3 to the register 7.

この文字が、電文の最後の文字、つ１り第２図の１５−
ＥＴＸ”であれは送信された電文が正しく受信された事
を表わす。もしこの文字が電文の最後を表わす文字でな
い場合、また、パックアメモリ４゜５共にゼロにならな
いで、片方のバッファメモリの値が負になった場合は、
その時点で誤りを検出したとしてインジケータ８により
正誤表示する。This character is the last character of the telegram, 15- in Figure 2.
ETX" indicates that the transmitted message has been received correctly. If this character does not represent the end of the message, also if the pack memory 4 and 5 do not become zero and one of the buffer memories is If the value becomes negative,
At that point, an error is detected and an indicator 8 indicates whether it is correct or incorrect.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、通信回線を流れる情報が
ビット依存型デジタルデータであるかぎり、情報の透過
性を完全に保証し、かつ文字コードが違う場合に於ても
常に同一の方法で誤９検出が可能になる。As explained above, the present invention completely guarantees information transparency as long as the information flowing through the communication line is bit-dependent digital data, and always uses the same method to prevent errors even when the character code is different. 9 detection becomes possible.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を示す構成図、第２図は本実
施例の送受信を行うデータ形式を示す図である。 １・・・・・・ラインレシーバ−１２・・・・・・判別
器、３・・・・・・直並列変換器、４・・・・−・バッ
ファメモリ、５・・・・・・バッファメモリ、６・・・
・・・レジスタ、７・・・・・・レジスタ、８・・・−
・・インジケータ、９・・・・・・ラインバッファ、１
０・・・・・・減算器、１１・・・・・・減算器、１１
・・・・・・８ＴＸ（開始文字）、１２・・・・・・“
１”情報ビツト数、１３・・・・・・“Ｏ“情報ビット
数、１４・・・・・−テキスト（誤り検査領域）データ
長は任意、１５・・・・−・ＥＴＸ（最終文字）。 代理人　弁理士　　内　原　　　音 ｉｆ：１１図 第２図FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing a data format for transmission and reception in this embodiment. 1...Line receiver-12...Discriminator, 3...Serial-to-parallel converter, 4...Buffer memory, 5...Buffer Memory, 6...
...Register, 7...Register, 8...-
...Indicator, 9...Line buffer, 1
0...Subtractor, 11...Subtractor, 11
・・・・・・8TX (start character), 12・・・・・・“
1" Number of information bits, 13..."O" Number of information bits, 14...-Text (error check area) data length is arbitrary, 15...ETX (last character) .Representative Patent Attorney Uchihara Oto if: Figure 11 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 通信回線を用いてデジタルデータを一定のビット数に区
切って送受信し受信データの誤りを検査する通信制御装
置において、送信する一電文中に含まれるビット情報の
“１”情報ビット数と“０”情報ビット数を電文の先頭
に付加する送信装置と、前記“１”情報ビット数と前記
“０”情報ビット数をそれぞれ記憶するバッファメモリ
とそれに続く電文中の“１”または“０”のビット情報
を該当するバッファメモリより減算する減算器とを有し
、順次電文を受信してゆくうちに前記“１”、“０”情
報バッファメモリの内容が減算され、共にゼロになった
ときに引き続き送られてくるデータが送信終了を表わす
コードである事を確認する事によりデータの誤り検出を
行う受信装置とを有することを特徴とする通信制御装置
。In a communication control device that divides digital data into a fixed number of bits and sends and receives them using a communication line and checks the received data for errors, the number of information bits of "1" and "0" of bit information included in one message to be transmitted is determined. A transmitting device that adds the number of information bits to the beginning of a message, a buffer memory that stores the number of information bits “1” and the number of information bits “0”, and subsequent “1” or “0” bits in the message. It has a subtracter that subtracts information from the corresponding buffer memory, and as the messages are sequentially received, the contents of the "1" and "0" information buffer memories are subtracted, and when both become zero, the subtracter subtracts the information from the corresponding buffer memory. 1. A communication control device comprising: a receiving device that detects errors in data by confirming that the sent data is a code indicating the end of transmission.