JPH05227134A - Data collating system - Google Patents
Data collating systemInfo
- Publication number
- JPH05227134A JPH05227134A JP4018034A JP1803492A JPH05227134A JP H05227134 A JPH05227134 A JP H05227134A JP 4018034 A JP4018034 A JP 4018034A JP 1803492 A JP1803492 A JP 1803492A JP H05227134 A JPH05227134 A JP H05227134A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- circuit
- code
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はデータ照合方式に関し、
特に情報処理におけるデータの送受におけるデータ照合
方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data collation system,
In particular, the present invention relates to a data collating method for transmitting and receiving data in information processing.
【０００２】[0002]
【従来の技術】従来、この種のデータ照合方式は、パリ
ティビットの付加及びエラーコレクティングコード（Ｅ
ＣＣ）の付加及び多数決判定等が行なわれる方式となっ
ている。2. Description of the Related Art Conventionally, a data collating method of this type has a parity bit added and an error collecting code (E).
CC) is added and a majority decision is made.
【０００３】[0003]
【発明が解決しようとする課題】この従来のデータ照合
方式は、パリティビットの付加及びエラーコレクティン
グコード（ＥＣＣ）の付加及び多数決判定等が行なわれ
る方式となっているので、いずれも送信側から受信側に
対し一方向のデータの送出であり、又、複数のビットエ
ラー及び修正に対し複雑な演算回路が必要であり、更に
多数決回路等においては、データの正否の判定に時間を
要するという問題点がある。This conventional data collation system is a system in which a parity bit is added, an error collecting code (ECC) is added, and a majority decision is made. One-way data is sent to the receiving side, and a complicated arithmetic circuit is required for a plurality of bit errors and corrections. Furthermore, in a majority decision circuit, it takes time to determine whether the data is correct or not. There is a point.
【０００４】[0004]
【課題を解決するための手段】本発明のデータ照合方式
は、データ受信ユニットにデータ送信ユニットから回線
を介して送られたシリアル送信データを前記回線を介し
て前記データ送信ユニットへ折返し返送する返送回路を
有し、前記データ送信ユニットに前記データ受信ユニッ
トから返送された返送データと前記シリアル送信データ
とを照合してデータの一致を判定する判定回路を有して
いる。According to the data collating method of the present invention, the serial transmission data sent from the data transmitting unit to the data receiving unit via the line is returned to the data transmitting unit via the line. The circuit has a circuit, and the data transmission unit has a determination circuit for collating the return data returned from the data receiving unit with the serial transmission data to determine whether the data match.
【０００５】[0005]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【０００６】図１は本発明の一実施例を適用するデータ
送受信システムのブロック図、図２は図１に示す本適用
例における伝送データのフォーマットを示す図である。FIG. 1 is a block diagram of a data transmission / reception system to which an embodiment of the present invention is applied, and FIG. 2 is a diagram showing a format of transmission data in this application example shown in FIG.
【０００７】図１において、本適用例のデータ送受信シ
ステムはデータ送信ユニット１０と、送信シリアルデー
タ線２２０を介してデータ送信ユニット１０からのデー
タを受信して受信折返しデータ線２２１を介して受信し
たデータをデータ送信ユニット１０へ送信するデータ受
信ユニット２０とを備えて構成している。In FIG. 1, the data transmission / reception system of this application example receives data from the data transmission unit 10 via the data transmission unit 10 and the transmission serial data line 220, and receives it via the reception return data line 221. And a data receiving unit 20 for transmitting data to the data transmitting unit 10.
【０００８】データ送信ユニット１０は上位装置からの
発生データ２０１をタイミング回路（以下ＴＩＭ）１１
２からのタイミング信号によって記録するデータ記録回
路１０１と、データ記録回路１０１からのパラレルデー
タをシリアルデータに変換して送信シリアルデータ線２
２０へ送出するパラレルシリアル変換回路（以下Ｐ／Ｓ
ＣＶ）１０３と、データ受信ユニット２０からの受信折
返しデータ線２２１を介して返送されて来たシリアルデ
ータを受信してパラレルデータに変換するシリアルパラ
レル変換回路（以下Ｓ／ＰＣＶ）１０５と、クロック信
号を発生してＰ／ＳＣＶ１０３，Ｓ／ＰＣＶ１０５，Ｔ
ＩＭ１１１およびデータ受信ユニットへ送出するクロッ
ク信号発生回路（以下ＣＬＫ）１１３と、データ記録回
路１０１からのデータとＳ／ＰＣＶ１０５からのデータ
とを比較するデータ比較回路１０７と、Ｓ／ＰＣＶ１０
５の確認符号領域１０５１のデータから受信したデータ
の符号を判定する符号判定回路１１０と、符号判定回路
１１０からの判定信号とデータ比較回路１０７からのデ
ータ照合結果判定信号とによって送信データがデータ受
信ユニット２０で正しく受信されたかどうかを判定した
判定符号を発生する判定符号発生回路１０８とを有して
構成している。The data transmission unit 10 receives the generated data 201 from the host device in a timing circuit (hereinafter TIM) 11
2 and the data recording circuit 101 for recording with the timing signal from the data recording circuit 101, and the parallel data from the data recording circuit 101 is converted into serial data and transmitted.
Parallel-to-serial conversion circuit (hereinafter referred to as P / S
CV) 103, a serial-parallel conversion circuit (hereinafter referred to as S / PCV) 105 for receiving the serial data returned from the data receiving unit 20 via the return loop data line 221, and converting the serial data into parallel data, and a clock signal. To generate P / SCV103, S / PCV105, T
A clock signal generation circuit (hereinafter referred to as CLK) 113 to be sent to the IM 111 and the data receiving unit, a data comparison circuit 107 for comparing the data from the data recording circuit 101 and the data from the S / PCV 105, and the S / PCV 10
5, the transmission data is received by the code determination circuit 110 that determines the code of the received data from the data in the confirmation code area 1051 of FIG. 5, the determination signal from the code determination circuit 110, and the data comparison result determination signal from the data comparison circuit 107. The unit 20 includes a determination code generation circuit 108 that generates a determination code that determines whether or not the signal has been correctly received.
【０００９】データ受信ユニット２０は送信シリアルデ
ータ線２２０を介してデータ送信ユニット１０から送ら
れて来たシリアルデータをクロック信号によってパラレ
ルデータに変換するＳ／ＰＣＶ１０６と、Ｓ／ＰＣＶ１
０６で変換されたパラレルデータをクロック信号によっ
てシリアルデータに変換して受信折返しデータ線２２１
を介してデータ送信ユニット１０へ返送するＰ／ＳＣＶ
１０４と、Ｓ／ＰＣＶ１０６の中の確認符号領域１０６
１のデータの符号判定を行う符号判定回路１０９と、Ｓ
／ＰＣＶ１１０６からのデータと符号判定回路１０９か
らのデータとをＴＩＭ１１４からのタイミング信号によ
って記録するデータ記録回路１０２と、送受信データの
照合一致したデータが蓄積されるデータ記録回路１１５
とを有して構成している。The data receiving unit 20 converts the serial data sent from the data sending unit 10 via the sending serial data line 220 into parallel data by a clock signal, and S / PCV1 and S / PCV1.
The parallel data converted in 06 is converted into serial data by the clock signal, and the reception return data line 221
P / SCV returned to the data transmission unit 10 via
104 and a confirmation code area 106 in the S / PCV 106
A code determination circuit 109 for determining the code of 1 data;
/ Data recording circuit 102 for recording the data from PCV1106 and the data from code determination circuit 109 by the timing signal from TIM 114, and data recording circuit 115 for storing the data in which the transmitted and received data are collated and matched.
And is configured.
【００１０】図２において、データ送信ユニット１０と
データ受信ユニット２０間の送受信データのフォーマッ
トは、複数のビットからなる送受信データブロック５０
０と、送受信データブロック内のビット列の照合一致の
判定結果を示す付加コード５１０とを有して構成してい
る。In FIG. 2, the format of transmission / reception data between the data transmission unit 10 and the data reception unit 20 is a transmission / reception data block 50 composed of a plurality of bits.
0, and an additional code 510 indicating the result of collation matching of the bit string in the transmission / reception data block.
【００１１】次に、本適用例の動作について図１，図２
を用いて説明する。Next, the operation of this application example will be described with reference to FIGS.
Will be explained.
【００１２】まず発生データ２０１はデータ記録回路１
０１にＴＩＭ１１２からの蓄積タイミングによりタイミ
ング信号線２０２を経て記録される。データ記録回路１
０１からのデータ２０３はＰ／ＳＣＶ１０３に入り確認
符号領域１０３１のデータが付加されＣＬＫ１１３から
の送受タイミング２０８にて送信シリアルデータ線２２
０に送出される。First, the generated data 201 is the data recording circuit 1
01 is recorded via the timing signal line 202 at the accumulation timing from the TIM 112. Data recording circuit 1
The data 203 from 01 enters the P / SCV 103, the data of the confirmation code area 1031 is added, and the transmission serial data line 22 is transmitted at the transmission / reception timing 208 from the CLK 113.
Sent to 0.
【００１３】データ送信ユニット１０からの送出データ
はデータ受信ユニット２０の中のＰ／ＳＣＶ１０６にて
パラレルの受信データ２３１に変換され、データ記録回
路１０２にＴＩＭ１１４からのタイミング信号によりデ
ータがそろった時点にてタイミング信号線２３３のセッ
ト信号にて一時蓄積される。Data transmitted from the data transmission unit 10 is converted into parallel reception data 231 by the P / SCV 106 in the data reception unit 20, and when the data recording circuit 102 completes the data by the timing signal from the TIM 114. And is temporarily stored as a set signal on the timing signal line 233.
【００１４】又、Ｓ／ＰＣＶ１０６内の確認符号領域１
０６１のデータのデータ確認が符号判定回路１０９にて
行われた時のみ、データ記録回路１０２の一時蓄積の受
信データ２３４は照合されたデータとしてデータ記録回
路１１５にセットされる。照合符号が不一致判定された
場合は、符号判定回路１０９の信号線２３７にてデータ
はリセットされる。The confirmation code area 1 in the S / PCV 106
The received data 234 temporarily stored in the data recording circuit 102 is set in the data recording circuit 115 as collated data only when the data confirmation of the data of 061 is performed by the code determination circuit 109. When it is determined that the collation codes do not match, the data is reset by the signal line 237 of the code determination circuit 109.
【００１５】又、Ｓ／ＰＣＶ１０６で受信された受信デ
ータ２３１はＰ／ＳＣＶ１０４を経てシリアルデータと
して受信折返しデータ信号線２２１を経てデータ送信ユ
ニット１０に折返される。The reception data 231 received by the S / PCV 106 is returned to the data transmission unit 10 via the reception return data signal line 221 as serial data via the P / SCV 104.
【００１６】データ送信ユニット１０に折返されたデー
タはＳ／ＰＣＶ１０５を経てデータ比較器１０７にて元
の送信データと比較され、一致していれば、データ比較
回路１０７からの判定信号２０５にて判定符号発生回路
１０８で一致符号が付加されＰ／ＳＣＶ１０３内の確認
符号領域１０３１に記録される。The data returned to the data transmission unit 10 is compared with the original transmission data by the data comparator 107 via the S / PCV 105, and if they match, the judgment is made by the judgment signal 205 from the data comparison circuit 107. A coincidence code is added by the code generation circuit 108 and recorded in the confirmation code area 1031 in the P / SCV 103.
【００１７】再度Ｐ／ＳＣＶ１０３から送信シリアルデ
ータ線２２０に照合符号一致を含むデータがデータ受信
ユニット２０へ送信される。従って、以前データ受信ユ
ニット２０で受信されたデータはデータ送信ユニット１
０にて照合，確認されたものである事より正確に送受が
なされたものとなり、データ受信ユニット２０ではデー
タ記録回路１１５からの受信データ２３６及び符号判定
回路１０９からのタイミング信号２３５を次段の装置に
送出する。Data containing the collation code match is transmitted from the P / SCV 103 to the transmission serial data line 220 to the data receiving unit 20 again. Therefore, the data previously received by the data receiving unit 20 is the data transmitting unit 1
Since the data is collated and confirmed at 0, the data is correctly transmitted and received, and the data receiving unit 20 receives the received data 236 from the data recording circuit 115 and the timing signal 235 from the code determination circuit 109 in the next stage. Send to the device.
【００１８】図２において送受信データは送受信データ
ブロック５００に入るものであり、付加コード５１０に
は照合一致の場合「１１」照合不一致の場合「００」の
コードが入り送受信される。In FIG. 2, the transmission / reception data is stored in the transmission / reception data block 500, and the additional code 510 is transmitted / received with a code “11” in the case of collation matching and a code “00” in the case of collation disagreement.
【００１９】[0019]
【発明の効果】以上説明した様に本発明は、データ受信
ユニットにデータ送信ユニットから回線を介して送られ
たシリアル送信データを回線を介してデータ送信ユニッ
トへ折返し返送する返送回路を有し、データ送信ユニッ
トにデータ受信ユニットから返送された返送データとシ
リアル送信データとを照合してデータの整合性を判定す
る判定回路を有することにより、一方的な送受でなく受
信されたデータを送信側に折返し照合，確認して正確な
受信データとみなすので、伝送中の外来雑音等によるデ
ータの変化を発見することができる効果を有する。As described above, the present invention has the return circuit for returning the serial transmission data sent from the data transmitting unit via the line to the data receiving unit, and returning the serial transmission data to the data transmitting unit via the line. Since the data transmission unit has a determination circuit that determines the data consistency by collating the return data returned from the data reception unit with the serial transmission data, the received data is sent to the transmission side instead of being sent and received unilaterally. Since it is regarded as accurate received data by collating and checking back and forth, there is an effect that a change in data due to external noise during transmission can be found.
【図１】本発明の一実施例を適用するデータ送受信シス
テムのブロック図である。FIG. 1 is a block diagram of a data transmission / reception system to which an embodiment of the present invention is applied.
【図２】図１に示す本適用例における伝送データのフォ
ーマットを示す図である。FIG. 2 is a diagram showing a format of transmission data in the application example shown in FIG.
１０ データ送信ユニット ２０ データ受信ユニット １０１，１０２，１１５ データ記録回路 １０３，１０４ パラレル／シリアル変換回路（Ｐ／
ＳＣＶ） １０５，１０６ シリアル／パラレル変換回路（Ｓ／
ＰＣＶ） １０７ データ比較回路 １０８ 判定符号発生回路 １０９，１１０ 符号判定回路 １１１，１１２，１１４ タイミング回路（ＴＩＭ） １１３ クロック信号発生回路（ＣＬＫ） １０３１，１０４１，１０５１，１０６１ 確認符号
領域 ２０１ 発生データ ２０２，２０７，２１０，２１１ タイミング信号線 ２０３，２０４ データ ２０５ データ照合一致判定信号 ２０６ データ照合不一致判定信号 ２０８ 送信タイミング信号 ２０９，２１２ 確認符号信号 ２２０ 送信シリアルデータ線 ２２１ 受信折返しデータ線 ２３１，２３４，２３６ 受信データ ２３２ 符号確認信号 ２３３，２３５ タイミング信号線 ５００ 送受信データブロック ５１０ 付加コード10 data transmitting unit 20 data receiving unit 101, 102, 115 data recording circuit 103, 104 parallel / serial conversion circuit (P /
SCV) 105, 106 Serial / parallel conversion circuit (S /
PCV) 107 Data comparison circuit 108 Judgment code generation circuit 109, 110 Code judgment circuit 111, 112, 114 Timing circuit (TIM) 113 Clock signal generation circuit (CLK) 1031, 1041, 1051, 1061 Confirmation code area 201 Generation data 202, 207, 210, 211 Timing signal line 203, 204 Data 205 Data collation coincidence determination signal 206 Data collation inconsistency determination signal 208 Transmission timing signal 209, 212 Confirmation code signal 220 Transmission serial data line 221 Reception return data line 231, 234, 236 reception Data 232 Code confirmation signal 233, 235 Timing signal line 500 Transmission / reception data block 510 Additional code
Claims (1)
トから回線を介して送られたシリアル送信データを前記
回線を介して前記データ送信ユニットへ折返し返送する
返送回路を有し、前記データ送信ユニットに前記データ
受信ユニットから返送された返送データと前記シリアル
送信データとを照合してデータの一致を判定する判定回
路を有することを特徴とするデータ照合方式。1. A return circuit for returning, to the data receiving unit, serial transmission data sent from the data transmitting unit via a line to the data transmitting unit via the line, the data transmitting unit having the return circuit. A data collation method comprising a determination circuit for collating return data returned from a receiving unit with the serial transmission data to determine data coincidence.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018034A JPH05227134A (en) | 1992-02-04 | 1992-02-04 | Data collating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4018034A JPH05227134A (en) | 1992-02-04 | 1992-02-04 | Data collating system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05227134A true JPH05227134A (en) | 1993-09-03 |
Family
ID=11960390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4018034A Withdrawn JPH05227134A (en) | 1992-02-04 | 1992-02-04 | Data collating system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05227134A (en) |
-
1992
- 1992-02-04 JP JP4018034A patent/JPH05227134A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833679A (en) | Method and apparatus with improved error correction and error information availability | |
| US8010868B2 (en) | Method for processing noise interference | |
| JPH05122282A (en) | Data transmission system | |
| US7436777B2 (en) | Failed link training | |
| US6912686B1 (en) | Apparatus and methods for detecting errors in data | |
| JPH05227134A (en) | Data collating system | |
| US20050160328A1 (en) | Corrupt data | |
| US20050152435A1 (en) | Encoded data | |
| US20050152386A1 (en) | Successful transactions | |
| WO1996007254A1 (en) | Receiver | |
| US7613958B2 (en) | Error detection in a system having coupled channels | |
| JPH10214238A (en) | Method for synchronizing data bit, and data transfer system | |
| JPS60213150A (en) | Code system | |
| JP3329229B2 (en) | AT command receiving method | |
| JPS5829243A (en) | Signal monitoring device of transmission system | |
| JP2690284B2 (en) | Data signal error correction method | |
| JPH0219946A (en) | Semiconductor file memory device | |
| JPH0561988A (en) | Identification system | |
| US6771716B1 (en) | Method of communication with coherence checking and device for the implementation thereof | |
| JPH02240753A (en) | Asynchronous communication ic | |
| GB2389492A (en) | A transmitter which combines a time slot identifier with a CRC value, and a receiver which extracts the identifier | |
| JP2755410B2 (en) | Method and apparatus for transmitting and receiving multiple messages | |
| SU809141A1 (en) | Device for interfacing computer with i/0 devices | |
| JP2003134090A (en) | Information transmitter, information receiver, and information communication system | |
| JP2007267085A (en) | Communication system, receiving device, and synchronous detection program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |