JPS62276863A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS62276863A
JPS62276863A JP61119226A JP11922686A JPS62276863A JP S62276863 A JPS62276863 A JP S62276863A JP 61119226 A JP61119226 A JP 61119226A JP 11922686 A JP11922686 A JP 11922686A JP S62276863 A JPS62276863 A JP S62276863A
Authority
JP
Japan
Prior art keywords
header
package
resin
pellet
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61119226A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Toshinori Yoshizawa
吉沢　敏則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61119226A priority Critical patent/JPS62276863A/ja
Publication of JPS62276863A publication Critical patent/JPS62276863A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は、電子装置、特に、ヘッダの構造についての改
良に関し、例えば、樹脂封止型パフケージを備えている
面付実装型のトランジスタ（以下、ＵＰＡＫトランジス
タという。〕に利用して育効な技術に関する。
〔従来の技術〕
ＵＰＡＫ　）ランジスクとして、パッケージに植設され
ているヘッダがパッケージの内部における外周に鍔を備
えており、この鍔部によってヘッダのパッケージからの
抜は止めを行うようにしているものがある。
なお、樹脂封止型パッケージを備えているトランジスタ
を述べである例としては、株式会社工業調査会発行「電
子材料１９８１年１１月号」昭和５６年１１月１日発行
　Ｐ４２〜Ｐ４６、がある。
〔発明が解決しようとする問題点〕
このようなＵＰＡＫ）ランジスタにおいては、出荷時ま
たは入荷時における抜き取り検査される際に、熱衝撃試
験や温度サイクル試験において加熱されると、ペレット
にクランク不良が発見されるという問題点があることが
、本発明者によって明らかにされた。
本発明の目的は、熱ストレスによる不良の発生を防止す
ることができる電子装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
Ｃ問題点を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、樹脂封止型パッケージの内部においてヘッダ
の外周に凹凸部を設けたものである。
〔作用〕
前記した手段によれば、ヘッダ外周の凹凸部がパンケー
ジの内部において樹脂に喰い付くため、熱的試験によっ
てパッケージおよびヘッダが加熱されてこれらに応力が
加わっても、樹脂がヘッダに対してずれることはない。
その結果、ヘッダ上のペレットにストレスが加わること
は抑止ないしは十分に抑制されることになるため、ペレ
ットにクランク等の損傷が発生することは防止されるこ
とになる。
〔実施例〕
第１図は本発明の一実施例であるＵＰＡＫ　）ランジス
クを示すパッケージを除いた状態の斜視図、第２図は第
３図の■〜■碌に沿う正面断面図、第３図は第２図のＩ
Ｉ−Ｉ［線に沿う平面断面図である。
本実施例において、電子装置としてのＵＰＡＫトランジ
スタ１は、導電性および熱伝導性を有する材料を用いて
形成されているヘッダ２と２本のインナリード３．３と
を備えており、両インナリード３．３はへ７ダ２の両脇
に互いに平行に並設されている。ヘッダ２および両イン
ナリード３．３にはアウタリード４が一方向に突出する
ようにそれぞれ一体的に連結されている。ヘッダ２の一
端面（以下、上面とする。）上にはトランジスタ回路（
図示せず）を作り込まれたペレット５がポンディングさ
れている。また、このヘッダ４の両脇に配されたインナ
リード３．３とペレット５との間にはボンディングワイ
ヤ６がそれぞれボンディングされており、ペレット５の
回路は各インナリードを経てアウタリード４にそれぞれ
電気的に引き出されている。
そして、ヘッダ２は大略長方形の平盤形状に形成されて
おり、ヘッダ２の外周の上部にはヘッダ２における肉厚
の約半分の厚さを有する鍔部７が形成されている。この
鍔部７には複数個の凹部８ａおよび凸部８ｂが交互に配
されて形成されている。鍔部７および凹凸部８の形成方
法としては、ヘッダ２の打ち抜きプレス加工時に凹凸部
８をヘッダ２の外周部に同時に打ち抜き成形し、続いて
、ヘッダ２の外周下部における凹凸部８の四部８ａに相
当する幅の部分を約半分にコイニング（押印）加工して
形成する方法を使用するとよい。この方法によれば、生
産性の低下を抑制しつつ、凹凸部８を形成することがで
きる。
このトランジスタ１は樹脂封止型パッケージ９を備えて
おり、パッケージ９は適当な樹脂を用いてヘッダ２の下
面を除く部分、インナリード３、ペレット５およびボン
ディングワイヤ６を非気密封止するようにトランスファ
成形法等のような適当な手段により一体成形されている
。そして、ヘッダ２の外面上部に形成された鍔部７にお
ける凹凸部８はパッケージ９の内部に完全に埋め込まれ
ている。
次に作用を説明する。
前記のように構成されたＵＰＡＫ　ｌ−ランジスタ１は
、出荷時や入荷時において抜き取り検査を実施される。
この祭、熱衝撃試験や温度サイクル試験等が実施される
ため、［ＪＰＡＫ　トランジスタ１は加熱される。この
加熱により、パッケージ９およびヘッダ２は熱ストレス
を受ける。
ところで、ヘッダに凹凸部が形成されていない場合、熱
ストレスによってパッケージの樹脂が膨張して動くため
、ヘッダ上に固着されたペレットに応力が加わり、これ
によってペレットにクランク等のような損傷が発生する
。このようなペレットの損傷が発見されると、製品の信
頼性が低下されるため、使用はｆ挙止される。
しかし、本実施例においては、ヘッダ２の外周部に上部
７とともに凹凸部８が形成されているため、ペレットの
損傷は防止される。すなわち、パッケージ９の樹脂は鍔
部７および凹凸部８に喰い付くことによって！Ｂ械的に
拘束されるため、樹脂が動くのを阻止され、その結果、
樹脂からペレ。
ト５に応力が加わることは抑止ないしは抑制されるため
、ベレット５に損傷が発生することは防止される。
前記実施例によれば次の効果が得られる。
（１）　　ヘッダの外周部に凹凸部をバフケージの内部
において形成することにより、パッケージの樹脂を凹凸
部によって機械的に拘束させることができため、樹脂が
熱ストレスによって動くのを阻止することができ、ペレ
ットの損傷を防止することができる。
（２）熱ストレスによるペレットの損傷を防止すること
により、ＵＰＡＫ　トランジスタの品質および信頼性を
高めることができる。
（３）凹凸部を打ち抜きプレス加工およびコイニング加
工によって作成することにより、生産性の低下を抑制し
つつ凹凸部を形成することができるため、コスト環を招
くことなしに、製品の品質および信頼性を高めることが
できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸説しない範囲で種々変更可能
であることはいうまでもない。
例えば、凹凸部は打ち抜きプレス加工およびコイニング
加工によって作成するに限らず、エツチング加工によっ
て作成してもよい。この場合、マスクパターンにより一
体加工することができるとともに、鍔部は片面二ノチン
グ処理により作り出すことができる。
凹凸部の形状は四角形に形成するに限らず、三角形また
は半円形等に形成してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＵＰＡＫ）ランジス
タに適用した場合について説明したが、それに限定され
るものではなく、本発明は少なくとも、ヒートシンクが
必要な電子装置全般に適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
ヘッダの外周部に凹凸部をパッケージの内部において形
成することにより、パッケージの樹脂を凹凸部によって
機械的に拘束させることができるため、樹脂が熱ストレ
スによって動くのを阻止することができ、その結果、ベ
レットの損傷等の発生を防止することができる。
【図面の簡単な説明】
第１図は本発明の一実施例であるＵＰＡＫ　）ランジス
タを示すパフケージを除いた状態の斜視図、第２図は第
３図のＩＩ−［［線に沿う正面断面図、第３図は第２図
のｔｔ−ｎ線に沿う平面断面図である。 １・・・ＵＰＡＫ　）ランジスタ（電子装置）、２・　
・　・ヘッダ、３・　・　・インナリード、４・　・・
アウタリード、５・　　・ベレット、６・・・ボンディ
ングワイヤ、７・・・鍔部、８・・・凹凸部、８ａ・・
・凹部、８ｂ・・・凸部、９・・・パッケージ、１１・
・・透孔。

Claims (1)

  1. 【特許請求の範囲】 １、樹脂封止型パッケージに植設されているとともに、
    一部が露出されているヘッダが、パッケージの内部にお
    ける外周に凹凸部を設けられていることを特徴とする電
    子装置。 ２、凹凸部が、ヘッダの打ち抜きプレス加工時に同時成
    形された後、凸部を厚さ方向にコイニング加工されて形
    成されていることを特徴とする特許請求の範囲第１項記
    載の電子装置。 ３、凹凸部が、エッチング加工により一体成形されてい
    ることを特徴とする特許請求の範囲第１項記載の電子装
    置。
JP61119226A 1986-05-26 1986-05-26 電子装置 Pending JPS62276863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61119226A JPS62276863A (ja) 1986-05-26 1986-05-26 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61119226A JPS62276863A (ja) 1986-05-26 1986-05-26 電子装置

Publications (1)

Publication Number Publication Date
JPS62276863A true JPS62276863A (ja) 1987-12-01

Family

ID=14756079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61119226A Pending JPS62276863A (ja) 1986-05-26 1986-05-26 電子装置

Country Status (1)

Country Link
JP (1) JPS62276863A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
JP2008541435A (ja) * 2005-05-03 2008-11-20 インターナショナル レクティファイアー コーポレイション 細長い電極を有する半導体デバイス用のワイヤボンドデバイスパッケージ
JP2011077286A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
US5804468A (en) * 1993-03-17 1998-09-08 Fujitsu Limited Process for manufacturing a packaged semiconductor having a divided leadframe stage
JP2008541435A (ja) * 2005-05-03 2008-11-20 インターナショナル レクティファイアー コーポレイション 細長い電極を有する半導体デバイス用のワイヤボンドデバイスパッケージ
JP2011077286A (ja) * 2009-09-30 2011-04-14 Shindengen Electric Mfg Co Ltd 半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
JP2003282809A (ja) 半導体装置およびその製造方法
JPS62276863A (ja) 電子装置
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
JP2539432B2 (ja) 樹脂封止型半導体装置
JPS6381966A (ja) 電子装置
JP2002100722A (ja) 半導体装置
JPS6354759A (ja) 電子装置
JPH0870087A (ja) リードフレーム
JPH0236557A (ja) リードフレームおよびそれを用いた半導体装置
JPS6381965A (ja) 電子装置
JPS63164250A (ja) 電子装置
JPS62115752A (ja) 半導体装置
JPS63164254A (ja) 半導体装置
JPS63208257A (ja) リ−ドフレ−ム
KR970010672B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지의 형성방법
JPH0982849A (ja) 半導体パッケージ用放熱板
KR0124827Y1 (ko) 기판실장형 반도체 패키지
JPS6116701Y2 (ja)
JPS6165460A (ja) 半導体モ−ルド方法
WO2018040638A1 (zh) 智能功率模块及其制造方法
JPS63199451A (ja) 電子装置
JPS5949695B2 (ja) ガラス封止半導体装置の製法
KR970008530A (ko) 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법
JPS6352459A (ja) 電子装置