JPS62265723A - レジスト露光方法 - Google Patents

レジスト露光方法

Info

Publication number
JPS62265723A
JPS62265723A JP61110198A JP11019886A JPS62265723A JP S62265723 A JPS62265723 A JP S62265723A JP 61110198 A JP61110198 A JP 61110198A JP 11019886 A JP11019886 A JP 11019886A JP S62265723 A JPS62265723 A JP S62265723A
Authority
JP
Japan
Prior art keywords
pattern
resist
mask
alignment
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61110198A
Other languages
English (en)
Inventor
Hirohiko Sato
裕彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP61110198A priority Critical patent/JPS62265723A/ja
Publication of JPS62265723A publication Critical patent/JPS62265723A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は半導体集積回路装置などの製造工程におけるフ
ォトリソグラフィー(写真製版)技術で使用されるレジ
スト層の露光方法に関するものである。
(従来技術) 半導体集積回路装置などをfj5造する際、半導体基板
(以下、ウェハという)上の薄膜をエツチングによりパ
ターン化する必要がある。
エツチングには、まず対象となる薄膜上にレジスト層を
形成し、フォトマスクを通して露光し、現像してレジス
トパターンを形成することが行なわれる。
レジスト層を露光する方法としては、フォトマスクのパ
ターンを同一寸法で露光する1:l型露光と、フォトマ
スクのパターンを1/10や115に縮小して露光する
縮小投影露光とがある。縮小投影露光の場合、フォトマ
スクを特にレティクルと呼ぶ。縮小投影露光は特に微細
パターンを形成するのに好都合である。
通常、レジスト塗布→露光→現像→ニノチングの工程は
1個のウェハについて複数回にわたって繰り返して行な
われる。露光の際、パターンがずれないように目合わせ
が行なわれるが、目合わせにはマスクのパターンに目合
わせ用のパターンを設けておき、その目合わせ用パター
ンを目標にして目合わせが行なわれる。
しかしながら、目合わせ用パターンを用いて、いきなり
wl調整の目合わせを行なうことは時間がかかり能率的
ではない。そのため、目合わせのための何らかの粗調整
を行なうのが能率的である。
(目的) 本発明は縮小投影露光装置を用いてステップ・アンド・
リピートにより基板上のレジスト層を露光し現像してパ
ターンを形成した後、同一基板上に形成された他のレジ
スト層を1:1型露光装置を用いて露光する場合に、目
合わせのための粗調整を行なうことができるようにする
ことを目的とするものである。
(構成) 本発明のレジスト露光方法では、縮小投影露光装置を用
いてステップ・アンド・リピートによす露光する際、基
板上の一部分に非露光部分を作り。
1:1型露光装置用のマスクには前記非露光部分と同一
箇所にパターンのないブランク部を作っておき、1:1
型露光装置で目合せを行なう際に前記非露光部分による
レジストパターンと前記マスクのブランク部をg標とし
て目合せの粗調整を行なう。
以下、実施例について具体的に説明する。
第1図は縮小投影露光装置に用いるレティクルである。
このレティクル2には複数個(この場合は4個)のパタ
ーン4(4−1〜4−4)が形成されている。このレテ
ィクル2を用いて縮小投影露光装置により、第2図に示
されるようにウェハ6上のフォトレジストの露光を行な
う。ウェハ6上のフォトレジストには同時に4個ずつの
パターンがステップ・アンド・リピート法により繰り返
して転写されていく。転写されたレジストパターン8は
、レティクル2のパターン4の縮小パターンである。
10はパターン8の間に設けられた非露光部分である。
第3図に記号12で示されるのは、ウェハ6上の他のフ
ォトレジストにパターンを転写するための1:1型露光
装置で用いるフォトマスクである。
フォトマスク12には縮小投影露光装置で転写されたパ
ターン8に対応してパターン14が形成されている。そ
して、フォトマスク12において、ウェハ6上の非露光
部分によるパターンのない部分10に対応する位置には
、パターンのないブランク部16が設けられている。
フォトマスク12を用いて露光を行なうとき、フォトマ
スク12のブランク部16をウェハ6上のパターンのな
い部分10に合わせ、目合わせの粗調整を行なう。
(効果) 本発明では縮小投影露光装置を用いてステップ・アンド
・リピートにより露光する際、基板上の一部分に非露光
部分を作り、に1型露光装置用のマスクには前記非露光
部分と同一箇所にパターンのないブランク部を作り、1
:l型露光装置で目合せを行なう際にそのブランク部を
目標として目合せの粗調整を行なうようにしたので、1
:1型露光装置による目合わせの粗調整による時間が短
かくてすみ、また、目合わせてずれの起こる確率も小さ
くなる。
【図面の簡単な説明】
第1図は縮小投影露光装置で用いるレティクルを示す平
面図、第2図はウェハ上に転写されたパターンを示す平
面図、第3図は1:1型露光装置で用いるフォトマスク
を示す平面図である。 2・・・・・・レティクル、 6・・・・・・ウェハ、 10・・・・・・非露光によるパターンのない部分。 12・・・・・・フォトマスク、 16・・・・・・パターンのないブランク部。

Claims (1)

    【特許請求の範囲】
  1. (1)縮小投影露光装置を用いてステップ・アンド・リ
    ピートにより基板上のレジスト層を露光し現像してパタ
    ーンを形成した後、同一基板上に形成された他のレジス
    ト層を1:1型露光装置を用いて露光する方法において
    、 縮小投影露光装置を用いて露光する際、基板上の一部分
    に非露光部分を作り、1:1型露光装置用のマスクには
    前記非露光部分と同一箇所にパターンのないブランク部
    を作っておき、1:1型露光装置で目合せを行なう際に
    前記非露光部分によるレジストパターンと前記マスクの
    ブランク部を目標として目合せの粗調整を行なうことを
    特徴とするレジスト露光方法。
JP61110198A 1986-05-13 1986-05-13 レジスト露光方法 Pending JPS62265723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61110198A JPS62265723A (ja) 1986-05-13 1986-05-13 レジスト露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61110198A JPS62265723A (ja) 1986-05-13 1986-05-13 レジスト露光方法

Publications (1)

Publication Number Publication Date
JPS62265723A true JPS62265723A (ja) 1987-11-18

Family

ID=14529534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61110198A Pending JPS62265723A (ja) 1986-05-13 1986-05-13 レジスト露光方法

Country Status (1)

Country Link
JP (1) JPS62265723A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414812A (ja) * 1990-05-08 1992-01-20 Fujitsu Ltd パターン形成方法
JP2002184672A (ja) * 2000-12-14 2002-06-28 Nippon Inter Electronics Corp フォトマスクの位置合わせマークの形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414812A (ja) * 1990-05-08 1992-01-20 Fujitsu Ltd パターン形成方法
JP2002184672A (ja) * 2000-12-14 2002-06-28 Nippon Inter Electronics Corp フォトマスクの位置合わせマークの形成方法

Similar Documents

Publication Publication Date Title
WO1997011411A1 (en) Avoidance of pattern shortening by using an off axis illumination with twisting dipole and polarizing apertures
JP2001022051A (ja) レチクル及び半導体装置の製造方法
US6218057B1 (en) Lithographic process having sub-wavelength resolution
KR20020072533A (ko) 하부 해상도 정렬 마크 윈도우를 구비하는 사진 식각 마스크
JPH097924A (ja) 半導体装置の製造装置及び半導体装置の製造方法
US6027859A (en) Semiconductor substrate having extended scribe line test structure and method of fabrication thereof
US6306558B1 (en) Method of forming small contact holes using alternative phase shift masks and negative photoresist
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JPS62265723A (ja) レジスト露光方法
KR100230351B1 (ko) 패턴형성방법
JPH0448715A (ja) 半導体装置の製造方法
US6645707B2 (en) Device manufacturing method
CN115793413B (zh) 基于对位差与双重光刻的超分辨率图案实现方法及装置
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR100525090B1 (ko) 마스크 사이즈보다 미세한 폭을 갖는 감광막 패턴 형성 방법
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH05165195A (ja) ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法
JPH065508A (ja) 半導体の製造装置
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
JPH0451151A (ja) 位相シフトレチクルの製作方法
KR970006928B1 (ko) 반도체 장치의 제조 방법
US6258490B1 (en) Transmission control mask utilized to reduce foreshortening effects
JP2946637B2 (ja) 投影露光方法
KR20020030600A (ko) 감광막 콘택 홀 형성방법