JPH097924A - 半導体装置の製造装置及び半導体装置の製造方法 - Google Patents

半導体装置の製造装置及び半導体装置の製造方法

Info

Publication number
JPH097924A
JPH097924A JP7153734A JP15373495A JPH097924A JP H097924 A JPH097924 A JP H097924A JP 7153734 A JP7153734 A JP 7153734A JP 15373495 A JP15373495 A JP 15373495A JP H097924 A JPH097924 A JP H097924A
Authority
JP
Japan
Prior art keywords
pattern
electron beam
ultraviolet light
far
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7153734A
Other languages
English (en)
Inventor
Takeo Hashimoto
武夫 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7153734A priority Critical patent/JPH097924A/ja
Publication of JPH097924A publication Critical patent/JPH097924A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【目的】 コストの増加を招くことなく、高い生産性で
少量多品種製品を製造可能とする。 【構成】 工程Ｓ１で半導体基板に対するトランジスタ
の形成と配線層用のアルミニウム被膜の形成とからなる
成膜工程を行い、工程Ｓ２でその半導体基板上に遠紫外
光及び電子線各々に感光性を有するレジストを塗布す
る。工程Ｓ３でＫｒＦエキシマレーザを露光光源とする
露光装置を用いて同一ロットに含まれる複数品種に対し
て最大限共通する配線パターンを転写する。工程Ｓ４で
複数品種各々の独自パターンを露光する電子線描画を電
子線描画装置で行い、それに続けて工程Ｓ５の半導体基
板の現像工程と工程Ｓ６のエッチング工程とを行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造装置及
び半導体装置の製造方法に関し、特にゲートアレイ等の
少量生産製品のパターン形成方法に関する。
【０００２】
【従来の技術】従来、ゲートアレイやマスクロム等の少
量多品種製品の製造方法においては、品種毎に独立に製
造を行うと生産性が極めて低下することから以下に示す
ような製造方法がとられている。
【０００３】すなわち、上記のような製品の製造工程に
おいては、回路の配線パターンの転写工程に用いるレテ
ィクル（Ｒｅｔｉｃｌｅ：ガラスマスクの一種）が品種
毎に異なる以外は全く同一の製造工程を経る。
【０００４】そのため、この製造工程では、図６に示す
ように、成膜工程（図６の工程Ｓ２１）の後に行われる
配線工程において、配線パターンを形成するための感光
性有機材料を塗布して感光性有機材料被膜を形成する工
程（図６の工程Ｓ２２）の後または前にロットの分割
（図６の工程Ｓ２３）を行っている。
【０００５】これら分割された各ロットに対しては各々
異なる露光装置を用いて露光を行うか、あるいは同一の
露光装置で順次レティクルを交換して露光を行っている
（図６の工程Ｓ２４〜Ｓ２６）。
【０００６】これらの露光後に、各ロットの統合（図６
の工程Ｓ２７）を行ってから現像（図６の工程Ｓ２８）
及びエッチング（図６の工程Ｓ２９）が行われる。尚、
各ロット毎に現像を行ってから各ロットの統合を行う方
法もある。
【０００７】一般に、露光装置にレティクルを設置して
露光可能状態にするためにはペリクル（Ｐｅｌｌｉｃｌ
ｅ）でレティクル上に樹脂の薄膜を形成してレティクル
上のゴミによる露光工程への影響を除去し、レティクル
上のゴミ検査を不要とした場合でも５分以上の時間を必
要とする。また、ペリクルを用いない場合においては１
５分以上の時間を必要とする。
【０００８】この場合、少量多品種製品においては一枚
のレティクル当たりの製品の生産量が少ないため、露光
可能状態とするまでの時間を短縮するためにペリクルを
用いるとコストが非常に高くなってしまう。
【０００９】このため、少量多品種製品のリソグラフィ
工程では最近、電子線描画装置による半導体基板への直
接描画が検討されている。電子線描画装置による半導体
基板への直接描画ではレティクルを使用しないためにレ
ティクル作成に要する時間及び費用を削減することがで
き、またレティクルを露光装置に設置することによる生
産性の低下も発生しない。
【００１０】
【発明が解決しようとする課題】上述した従来の少量多
品種製品の製造方法では、回路中の僅かな部分のみ異な
った多数の品種を製造する場合、露光工程の前後で製造
ロットの分割及び統合を行っているので、少量多品種製
品を製造するために多数のレティクルを必要とし、それ
らレティクルを製造するために多額の費用が必要とな
る。
【００１１】また、露光装置では分割された各ロット毎
にレティクルを設置して露光可能状態としなければなら
ないので、各ロット毎にレティクルの設置と露光とを行
わなければならず、露光装置の生産性が著しく悪化して
しまう。
【００１２】一方、電子線描画装置を用いて半導体基板
に直接描画する場合にはレティクルを使用しないため、
レティクル作成に要する時間及び費用を削減することが
できるが、半導体基板個々に対して描画を行わなければ
ならないので、光による一括露光に比してスループット
が極めて悪くなり、８インチウェハを用いた場合には７
〜８枚／時間程度であり、半導体装置製造における生産
性の改善を見込むことができない。
【００１３】そこで、本発明の目的は上記の問題点を解
消し、コストの増加を招くことなく、高い生産性で少量
多品種製品を製造することができる半導体装置の製造装
置及び半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明による半導体装置
の製造装置は、複数種類の半導体基板各々に共通する製
造工程を含む半導体装置の製造装置であって、遠紫外光
及び電子線各々に感光性を有する感光性有機材料被膜を
半導体基板に形成する手段と、前記遠紫外光で前記感光
性有機材料被膜に所定パターンを露光する手段と、前記
所定パターンが露光された前記感光性有機材料被膜に前
記電子線で他のパターンを露光する手段と、前記感光性
有機材料被膜が前記遠紫外光及び前記電子線各々で露光
された前記半導体基板を現像する手段とを備えている。
【００１５】本発明による半導体装置の製造方法は、複
数種類の半導体基板各々に共通する製造工程を含む半導
体装置の製造方法であって、遠紫外光及び電子線各々に
感光性を有する感光性有機材料被膜を半導体基板に形成
する工程と、前記遠紫外光で前記感光性有機材料被膜に
所定パターンを露光する工程と、前記所定パターンが露
光された前記感光性有機材料被膜に前記電子線で他のパ
ターンを露光する工程と、前記感光性有機材料被膜が前
記遠紫外光及び前記電子線各々で露光された前記半導体
基板を現像する工程とを備えている。
【００１６】
【作用】遠紫外光及び電子線各々に対して感光性を有す
るレジストを用い、マスクを介して遠紫外光で少量多品
種の回路パターンの共通部分を露光し、少量多品種の品
種毎に異なる部分を電子線で露光する。
【００１７】これによって、少量多品種各々に最大限共
通する共通パターンを露光するための共通のマスクを用
いて遠紫外光による露光を行うことが可能となる。よっ
て、少量多品種製品を製造するために多数のレティクル
を必要とすることなく、露光装置で各ロット毎にレティ
クルを設置して露光可能状態とする必要もなくなるの
で、レティクル作成に要する時間及び費用を削減するこ
とが可能となる。
【００１８】また、半導体基板個々に対して電子線描画
装置で描画する範囲を最小限に抑えることができ、半導
体装置製造における生産性の改善を見込むことが可能と
なる。したがって、高い生産性で少量多品種製品を製造
することが可能となる。
【００１９】
【実施例】次に、本発明について図面を参照して説明す
る。
【００２０】図１は本発明の一実施例による半導体装置
の製造方法を示す工程図である。この図１を用いて本発
明の一実施例による半導体装置の製造工程について以下
説明する。
【００２１】半導体基板（図示せず）に対するトランジ
スタの形成と配線層用のアルミニウム被膜の形成とから
なる成膜工程（図１の工程Ｓ１）が終了すると、その半
導体基板上に遠紫外光及び電子線各々に感光性を有する
レジスト、例えばポリビニルフェノール誘導体からなる
樹脂と光酸発生剤との混合物からなるポジ型化学増幅レ
ジスト［具体的には、ＳＩＰＬＥＹ社製の遠紫外光（２
５０ｎｍ程度）用ポジレジストＡＰＥＸ−Ｅ］を膜厚
１．５μｍとなるように塗布する（感光性有機材料塗
布）（図１の工程Ｓ２）。
【００２２】続いて、５０枚の半導体基板からなるロッ
トに、ＫｒＦエキシマレーザを露光光源とする露光装置
（図示せず）を用いて配線パターンを転写する（図１の
工程Ｓ３）。このとき、転写される配線パターンはロッ
トに含まれる複数品種に対して最大限共通する共通パタ
ーンであり、電子線描画による露光パターン数を最小限
に抑えられるようにしたものである。
【００２３】この遠紫外光による露光の後に、複数品種
各々の独自パターンを露光する電子線描画１，電子線描
画２，電子線描画３を電子線描画装置（図示せず）で行
い（図１の工程Ｓ４）、それから半導体基板の現像工程
（図１の工程Ｓ５）及びエッチング工程（図１の工程Ｓ
６）を行う。
【００２４】したがって、遠紫外光による露光では複数
品種各々に最大限共通する共通パターンを露光するため
の共通のマスクを用いることができるので、少量多品種
製品を製造するために多数のレティクルを必要とするこ
となく、露光装置で各ロット毎にレティクルを設置して
露光可能状態とする必要もなくなるので、レティクル作
成に要する時間及び費用を削減することができる。
【００２５】また、半導体基板個々に対して電子線描画
装置で描画する範囲を最小限に抑えることができる。よ
って、半導体装置製造における生産性の改善を見込むこ
とが可能となる。
【００２６】図２は本発明の一実施例による配線パター
ンの形成例を示す図である。図において、長い配線パタ
ーン４はロットに含まれる複数品種に対して最大限共通
する共通パターンで、遠紫外光で露光転写されるパター
ンを示している。
【００２７】領域１〜３各々は複数品種各々の独自パタ
ーンで、回路構成上接続してはいけないパターンであ
り、電子線により露光転写されるパターンを示してい
る。すなわち、遠紫外光で露光転写された長い配線パタ
ーン４において、回路上必要最小限な領域１〜３各々が
電子線により露光転写される。
【００２８】図３は本発明の一実施例による電子線の露
光で用いられる位置合せ用のアライメントマークを示す
図である。図３（ａ）は十字形の位置合せ用のアライメ
ントマークを示す図であり、図３（ｂ）は井桁形の位置
合せ用のアライメントマークを示す図である。
【００２９】本発明の一実施例では遠紫外光による露光
と電子線による露光との位置合せ精度が高いことが必須
の要件となる。この要件を実現するために、該当リソグ
ラフィ工程よりも前のレティクルを用いた光露光工程
で、電子線による露光で用いる十字形のアライメントマ
ークＡまたは井桁形のアライメントマークＢを予め形成
しておく。
【００３０】この種のアライメントマークＡ，Ｂを用い
た場合、電子線露光においては０．０５〜０．０７μｍ
の重ね合せ精度が得られており、０．３μｍ程度の配線
パターンを形成する上では何等支障はない。
【００３１】図４は本発明の他の実施例による半導体装
置の製造方法を示す工程図である。この図４を用いて本
発明の他の実施例による半導体装置の製造工程について
以下説明する。
【００３２】半導体基板に対するトランジスタの形成と
配線層用のアルミニウム被膜の形成とからなる成膜工程
（図４の工程Ｓ１１）が終了すると、その半導体基板上
に遠紫外光及び電子線各々に感光性を有するレジストを
塗布する（感光性有機材料塗布）（図４の工程Ｓ１
２）。
【００３３】続いて、５０枚の半導体基板からなるロッ
トに対して、複数品種各々の独自パターンを露光する電
子線描画１，電子線描画２，電子線描画３を電子線描画
装置で行う（図４の工程Ｓ１３）。
【００３４】その後に、ＫｒＦエキシマレーザを露光光
源とする露光装置を用いて配線パターンを転写する（図
４の工程Ｓ１４）。このとき、転写される配線パターン
はロットに含まれる複数品種に対して最大限共通する共
通パターンであり、電子線描画による露光パターン数を
最小限に抑えられるようにしたものである。
【００３５】この遠紫外光による露光の後に、半導体基
板の現像工程（図４の工程Ｓ１５）及びエッチング工程
（図４の工程Ｓ１６）を行う。
【００３６】したがって、遠紫外光による露光では複数
品種各々に最大限共通する共通パターンを露光するため
の共通のマスクを用いることができるので、少量多品種
製品を製造するために多数のレティクルを必要とするこ
となく、露光装置で各ロット毎にレティクルを設置して
露光可能状態とする必要もなくなるので、レティクル作
成に要する時間及び費用を削減することができる。
【００３７】また、半導体基板個々に対して電子線描画
装置で描画する範囲を最小限に抑えることができる。よ
って、半導体装置製造における生産性の改善を見込むこ
とが可能となる。
【００３８】この場合でも、アライメントに関しては上
述した処理と全く同様であり、前工程までに遠紫外光露
光及び電子線露光の両方のアライメントマークＡ，Ｂを
形成しておき、遠紫外光露光及び電子線露光各々のマー
クに対してアライメントを行う。
【００３９】図５は本発明の別の実施例による配線パタ
ーンの形成例を示す図である。図において、適当な長さ
で区切られた配線パターン５各々はロットに含まれる複
数品種に対して最大限共通する共通パターンで、遠紫外
光で露光転写されるパターンを示している。
【００４０】配線パターン５間を接続する配線パターン
６各々は複数品種各々の独自パターンで、電子線により
露光転写されるパターンを示している。すなわち、遠紫
外光で露光転写された配線パターン５に対して、それら
の間で接続が必要な箇所を接続するために配線パターン
６各々が電子線により露光転写される。
【００４１】この場合、製造工程のフローは図１に示す
本発明の一実施例と同様であるが、成膜工程の後に工程
Ｓ２で半導体基板上に塗布するレジストとしてネガ型電
子線レジスト、例えばノボラック樹脂とメラミン誘導体
よりなる架橋剤と光酸発生剤との混合物からなるネガ型
化学増幅レジスト［具体的には、ＳＩＰＬＥＹ社製の化
学増幅型ネガレジストＳＡＬ ６０１］を用いている。
【００４２】このように、遠紫外光及び電子線各々に対
して感光性を有するレジストを用い、マスクを介して遠
紫外光で少量多品種の回路パターンの共通部分を露光
し、少量多品種の品種毎に異なる部分を電子線で露光す
ることによって、少量多品種各々に最大限共通する共通
パターンを露光するための共通のマスクを用いて遠紫外
光による露光を行うことができる。
【００４３】よって、少量多品種製品を製造するために
多数のレティクルを必要とすることなく、露光装置で各
ロット毎にレティクルを設置して露光可能状態とする必
要もなくなるので、レティクル作成に要する時間及び費
用を削減することができる。
【００４４】また、半導体基板個々に対して電子線描画
装置で描画する範囲を最小限に抑えることができるの
で、半導体装置製造における生産性の改善を見込むこと
が可能となる。したがって、高い生産性で少量多品種製
品を製造することができる。
【００４５】尚、請求項の記載に関連して本発明はさら
に次のような態様をとりうる。
【００４６】（１）複数種類の半導体基板各々に共通す
る製造工程を含む半導体装置の製造装置であって、遠紫
外光及び電子線各々に感光性を有する感光性有機材料被
膜を半導体基板に形成する手段と、前記遠紫外光で前記
感光性有機材料被膜に前記複数種類の半導体基板各々に
共通する所定パターンを露光する手段と、前記所定パタ
ーンが露光された前記感光性有機材料被膜に前記電子線
で前記複数種類の半導体基板各々に固有の独自パターン
を露光する手段と、前記感光性有機材料被膜が前記遠紫
外光及び前記電子線各々で露光された前記半導体基板を
現像する手段とを有することを特徴とする半導体装置の
製造装置。
【００４７】（２）前記遠紫外光は、略１９０ｎｍ乃至
３００ｎｍの遠紫外光であることを特徴とする（１）記
載の半導体装置の製造方法。
【００４８】（３）複数種類の半導体基板各々に共通す
る製造工程を含む半導体装置の製造装置であって、略１
９０ｎｍ乃至３００ｎｍの遠紫外光及び電子線各々に感
光性を有する感光性有機材料被膜を半導体基板に形成す
る手段と、前記遠紫外光で前記感光性有機材料被膜に所
定パターンを露光する手段と、前記所定パターンが露光
された前記感光性有機材料被膜に前記電子線で他のパタ
ーンを露光する手段と、前記感光性有機材料被膜が前記
遠紫外光及び前記電子線各々で露光された前記半導体基
板を現像する手段とを有することを特徴とする半導体装
置の製造装置。
【００４９】（４）前記半導体基板は、前記遠紫外光に
よる露光及び前記電子線による露光に用いられる位置合
せ用のアライメントマークを含むことを特徴とする
（１）から（３）のいずれか記載の半導体装置の製造方
法。
【００５０】（５）複数種類の半導体基板各々に共通す
る製造工程を含む半導体装置の製造装置であって、遠紫
外光及び電子線各々に感光性を有する感光性有機材料被
膜を半導体基板に形成する手段と、前記遠紫外光で前記
感光性有機材料被膜に所定パターンを露光する手段と、
前記所定パターンが露光された前記感光性有機材料被膜
に前記電子線で他のパターンを露光する手段と、前記感
光性有機材料被膜が前記遠紫外光及び前記電子線各々で
露光された前記半導体基板を現像する手段と、前記遠紫
外光による露光及び前記電子線による露光に用いられる
位置合せ用のアライメントマークとを有することを特徴
とする半導体装置の製造装置。
【００５１】（６）前記他のパターンは、前記所定パタ
ーンのうち前記複数種類の半導体基板固有に回路構成上
接続してはいけないパターンであることを特徴とする
（１）から（５）のいずれか記載の半導体装置の製造装
置。
【００５２】（７）複数種類の半導体基板各々に共通す
る製造工程を含む半導体装置の製造装置であって、遠紫
外光及び電子線各々に感光性を有する感光性有機材料被
膜を半導体基板に形成する手段と、前記遠紫外光で前記
感光性有機材料被膜に所定パターンを露光する手段と、
前記所定パターンが露光された前記感光性有機材料被膜
に前記電子線で前記所定パターンのうち前記複数種類の
半導体基板固有に回路構成上接続してはいけない他のパ
ターンを露光する手段と、前記感光性有機材料被膜が前
記遠紫外光及び前記電子線各々で露光された前記半導体
基板を現像する手段とを有することを特徴とする半導体
装置の製造装置。
【００５３】（８）前記他のパターンは、前記所定パタ
ーンを前記複数種類の半導体基板固有に回路構成上接続
するパターンであることを特徴とする（１）から（５）
のいずれか記載の半導体装置の製造装置。
【００５４】（９）複数種類の半導体基板各々に共通す
る製造工程を含む半導体装置の製造装置であって、遠紫
外光及び電子線各々に感光性を有する感光性有機材料被
膜を半導体基板に形成する手段と、前記遠紫外光で前記
感光性有機材料被膜に所定パターンを露光する手段と、
前記所定パターンが露光された前記感光性有機材料被膜
に前記電子線で前記所定パターンを前記複数種類の半導
体基板固有に回路構成上接続する他のパターンを露光す
る手段と、前記感光性有機材料被膜が前記遠紫外光及び
前記電子線各々で露光された前記半導体基板を現像する
手段とを有することを特徴とする半導体装置の製造装
置。
【００５５】
【発明の効果】以上説明したように本発明によれば、遠
紫外光及び電子線各々に対して感光性を有するレジスト
を用い、マスクを介して遠紫外光で少量多品種の回路パ
ターンの共通部分を露光し、少量多品種の品種毎に異な
る部分を電子線で露光することによって、コストの増加
を招くことなく、高い生産性で少量多品種製品を製造す
ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体装置の製造方法
を示す工程図である。
【図２】本発明の一実施例による配線パターンの形成例
を示す図である。
【図３】（ａ）は十字形の位置合せ用のアライメントマ
ークを示す図、（ｂ）は井桁形の位置合せ用のアライメ
ントマークを示す図である。
【図４】本発明の他の実施例による半導体装置の製造方
法を示す工程図である。
【図５】本発明の別の実施例による配線パターンの形成
例を示す図である。
【図６】従来例による半導体装置の製造方法を示す工程
図である。
【符号の説明】
１〜３ 領域 ４ 配線パターン ５ 電子描画パターン

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 複数種類の半導体基板各々に共通する製
    造工程を含む半導体装置の製造装置であって、遠紫外光
    及び電子線各々に感光性を有する感光性有機材料被膜を
    前記半導体基板に形成する手段と、前記遠紫外光で前記
    感光性有機材料被膜に所定パターンを露光する手段と、
    前記所定パターンが露光された前記感光性有機材料被膜
    に前記電子線で他のパターンを露光する手段と、前記感
    光性有機材料被膜が前記遠紫外光及び前記電子線各々で
    露光された前記半導体基板を現像する手段とを有するこ
    とを特徴とする半導体装置の製造装置。
  2. 【請求項２】 複数種類の半導体基板各々に共通する製
    造工程を含む半導体装置の製造方法であって、遠紫外光
    及び電子線各々に感光性を有する感光性有機材料被膜を
    前記半導体基板に形成する工程と、前記遠紫外光で前記
    感光性有機材料被膜に所定パターンを露光する工程と、
    前記所定パターンが露光された前記感光性有機材料被膜
    に前記電子線で他のパターンを露光する工程と、前記感
    光性有機材料被膜が前記遠紫外光及び前記電子線各々で
    露光された前記半導体基板を現像する工程とを有するこ
    とを特徴とする半導体装置の製造方法。
  3. 【請求項３】 前記所定パターンは、前記複数種類の半
    導体基板各々に共通する共通パターンであり、 前記他のパターンは、前記複数種類の半導体基板各々に
    固有の独自パターンであることを特徴とする請求項２記
    載の半導体装置の製造方法。
  4. 【請求項４】 前記遠紫外光は、略１９０ｎｍ乃至３０
    ０ｎｍの遠紫外光であることを特徴とする請求項２また
    は請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記半導体基板は、前記遠紫外光による
    露光及び前記電子線による露光に用いられる位置合せ用
    のアライメントマークを含むことを特徴とする請求項２
    から請求項４のいずれか記載の半導体装置の製造方法。
  6. 【請求項６】 前記他のパターンは、前記所定パターン
    のうち前記複数種類の半導体基板固有に回路構成上接続
    してはいけないパターンであることを特徴とする請求項
    ２から請求項５のいずれか記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記他のパターンは、前記所定パターン
    を前記複数種類の半導体基板固有に回路構成上接続する
    パターンであることを特徴とする請求項２から請求項５
    のいずれか記載の半導体装置の製造方法。
JP7153734A 1995-06-21 1995-06-21 半導体装置の製造装置及び半導体装置の製造方法 Pending JPH097924A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7153734A JPH097924A (ja) 1995-06-21 1995-06-21 半導体装置の製造装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7153734A JPH097924A (ja) 1995-06-21 1995-06-21 半導体装置の製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH097924A true JPH097924A (ja) 1997-01-10

Family

ID=15568938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7153734A Pending JPH097924A (ja) 1995-06-21 1995-06-21 半導体装置の製造装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH097924A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189415A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd レジストパターンの形成方法及びその装置
JPH11162844A (ja) * 1997-09-25 1999-06-18 Toshiba Corp パターン形成方法
US5989759A (en) * 1997-02-28 1999-11-23 Kabushiki Kaisha Toshiba Pattern forming method using alignment from latent image or base pattern on substrate
US5994030A (en) * 1997-02-28 1999-11-30 Kabushiki Kaisha Toshiba Pattern-forming method and lithographic system
US6337163B1 (en) 1998-09-22 2002-01-08 Kabushiki Kaisha Toshiba Method of forming a pattern by making use of hybrid exposure
WO2006120896A1 (ja) * 2005-05-02 2006-11-16 Tokyo Ohka Kogyo Co., Ltd. ポジ型レジスト組成物およびレジストパターン形成方法
WO2006120845A1 (ja) * 2005-05-11 2006-11-16 Tokyo Ohka Kogyo Co., Ltd. ネガ型レジスト組成物およびレジストパターン形成方法
JP2006317584A (ja) * 2005-05-11 2006-11-24 Tokyo Ohka Kogyo Co Ltd ｇ線、ｉ線、ＫｒＦエキシマレーザーおよび電子線から選ばれる少なくとも２種の露光光源を用いて露光する工程に用いられるネガ型レジスト組成物およびレジストパターン形成方法
WO2018047981A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Secure chips with serial numbers
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
WO2018047985A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
JP2018074133A (ja) * 2016-10-27 2018-05-10 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
JPWO2018061945A1 (ja) * 2016-09-30 2019-07-11 株式会社ニコン 計測システム及び基板処理システム、並びにデバイス製造方法
JP2019522820A (ja) * 2016-07-19 2019-08-15 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィステップにおける基板に施されるべきパターンの組み合わせの決定
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278230A (ja) * 1987-05-09 1988-11-15 Fujitsu Ltd 半導体装置の製造方法
JPH05343278A (ja) * 1992-06-10 1993-12-24 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278230A (ja) * 1987-05-09 1988-11-15 Fujitsu Ltd 半導体装置の製造方法
JPH05343278A (ja) * 1992-06-10 1993-12-24 Nec Corp 半導体装置の製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189415A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd レジストパターンの形成方法及びその装置
US6941008B2 (en) 1997-02-28 2005-09-06 Kabushiki Kaisha Toshiba Pattern forming method
US5989759A (en) * 1997-02-28 1999-11-23 Kabushiki Kaisha Toshiba Pattern forming method using alignment from latent image or base pattern on substrate
US5994030A (en) * 1997-02-28 1999-11-30 Kabushiki Kaisha Toshiba Pattern-forming method and lithographic system
US6093931A (en) * 1997-02-28 2000-07-25 Kabushiki Kaisha Toshiba Pattern-forming method and lithographic system
US6147355A (en) * 1997-02-28 2000-11-14 Kabushiki Kaisha Toshiba Pattern forming method
JPH11162844A (ja) * 1997-09-25 1999-06-18 Toshiba Corp パターン形成方法
US6337163B1 (en) 1998-09-22 2002-01-08 Kabushiki Kaisha Toshiba Method of forming a pattern by making use of hybrid exposure
WO2006120896A1 (ja) * 2005-05-02 2006-11-16 Tokyo Ohka Kogyo Co., Ltd. ポジ型レジスト組成物およびレジストパターン形成方法
US7816072B2 (en) 2005-05-02 2010-10-19 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition and method for forming resist pattern
WO2006120845A1 (ja) * 2005-05-11 2006-11-16 Tokyo Ohka Kogyo Co., Ltd. ネガ型レジスト組成物およびレジストパターン形成方法
JP2006317584A (ja) * 2005-05-11 2006-11-24 Tokyo Ohka Kogyo Co Ltd ｇ線、ｉ線、ＫｒＦエキシマレーザーおよび電子線から選ばれる少なくとも２種の露光光源を用いて露光する工程に用いられるネガ型レジスト組成物およびレジストパターン形成方法
US11747738B2 (en) 2016-07-19 2023-09-05 Asml Netherlands B.V. Determining the combination of patterns to be applied to a substrate in a lithography step
JP2019522820A (ja) * 2016-07-19 2019-08-15 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィステップにおける基板に施されるべきパターンの組み合わせの決定
WO2018047985A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US10714427B2 (en) 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
WO2018047981A1 (en) * 2016-09-08 2018-03-15 Mapper Lithography Ip B.V. Secure chips with serial numbers
US11688694B2 (en) 2016-09-08 2023-06-27 Asml Netherlands B.V. Secure chips with serial numbers
JP2018041950A (ja) * 2016-09-08 2018-03-15 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作するための方法及びシステム
US11004800B2 (en) 2016-09-08 2021-05-11 Asml Netherlands B.V. Secure chips with serial numbers
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
US11107718B2 (en) 2016-09-30 2021-08-31 Nikon Corporation Measurement system, substrate processing system, and device manufacturing method
US11430684B2 (en) 2016-09-30 2022-08-30 Nikon Corporation Measurement system, substrate processing system, and device manufacturing method
JPWO2018061945A1 (ja) * 2016-09-30 2019-07-11 株式会社ニコン 計測システム及び基板処理システム、並びにデバイス製造方法
US11915961B2 (en) 2016-09-30 2024-02-27 Nikon Corporation Measurement system, substrate processing system, and device manufacturing method
US10600733B2 (en) 2016-10-27 2020-03-24 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US10418324B2 (en) 2016-10-27 2019-09-17 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
JP2018074133A (ja) * 2016-10-27 2018-05-10 マッパー・リソグラフィー・アイピー・ビー．ブイ． 荷電粒子マルチビームレットリソグラフィーシステムを使用し、一意的チップを製作すること
US11152302B2 (en) 2016-10-27 2021-10-19 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US10079206B2 (en) 2016-10-27 2018-09-18 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system

Similar Documents

Publication Publication Date Title
JPH097924A (ja) 半導体装置の製造装置及び半導体装置の製造方法
US20030054642A1 (en) Production method of semiconductor device and production system of semiconductor device
JPH05289307A (ja) レチクルおよびレチクル製造方法
US6420077B1 (en) Contact hole model-based optical proximity correction method
US6656646B2 (en) Fabrication method of semiconductor integrated circuit device
KR900001665B1 (ko) 레지스트 도포방법
JP2002196470A (ja) フォトマスクの製造方法および半導体集積回路装置の製造方法
US7795601B2 (en) Method and apparatus to improve lithography throughput
US7491648B2 (en) Method of patterning a photoresist film using a lithographic
CN1833205B (zh) 测量耀斑对线宽的影响
JPH09218500A (ja) レジストパターンの作製方法
KR20090040614A (ko) 하프톤형 위상 시프트 마스크의 제조방법
JPH0448715A (ja) 半導体装置の製造方法
US6645707B2 (en) Device manufacturing method
JP2821394B2 (ja) 半導体装置の製造方法
KR100604041B1 (ko) 마스크 제조방법
CN115793413B (zh) 基于对位差与双重光刻的超分辨率图案实现方法及装置
JPH0544169B2 (ja)
JP2595886B2 (ja) 半導体装置の製造方法
US6225134B1 (en) Method of controlling linewidth in photolithography suitable for use in fabricating integrated circuits
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JP3529967B2 (ja) アライメントマーク付きフォトマスク用ブランクスの製造方法
KR100272519B1 (ko) 반도체소자의 패터닝방법
KR20010028305A (ko) 위치정합 보정 방법
JP2002072447A (ja) 半導体装置の製造方法