JPS62262436A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62262436A
JPS62262436A JP10611586A JP10611586A JPS62262436A JP S62262436 A JPS62262436 A JP S62262436A JP 10611586 A JP10611586 A JP 10611586A JP 10611586 A JP10611586 A JP 10611586A JP S62262436 A JPS62262436 A JP S62262436A
Authority
JP
Japan
Prior art keywords
chip
spring
semiconductor chip
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10611586A
Other languages
English (en)
Inventor
Yukinori Ishizawa
石沢　幸則
Mitsuhiro Oosawa
大澤　満洋
Toshiki Yoshida
俊樹 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10611586A priority Critical patent/JPS62262436A/ja
Publication of JPS62262436A publication Critical patent/JPS62262436A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 リードフレームに設けられたチップパッドに半導体チッ
プが取付けられた半導体装置において、チップパッドか
らばねを導出させ、半導体チップを該ばねで挟んで固定
することにより、半導体チップの取付は工程を単純化す
ると共に該工程の半導体チップに与える悪影響を緩和し
たものである。
（産業上の利用分野） 本発明は、リードフレームに設けられたチップバンドに
半導体チップが取付けられた半導体装置に係り、特に、
半導体チップ固定の構成に関す。
上記に類する半導体装置には、例えば第２図の側断面図
に示すモールド封止半導体集積回路（モールドＩＣ）な
どがある。
同図において、■は半導体チップ、２はチップバンド、
３はリード端子、４は接続ワイヤ、５は封止モールド、
である。
この半導体装置は、リード端子３とチップバンド２が相
互に繋がったリードフレームを用怠し、リードフレーム
の状態で、回路の形成されたチップ１がパッド２に取付
けられ、接続ワイヤ４がポンディングされ、封止モール
ド５により封止された後、リードフレームの不要部分が
切断除去されで製造される。
そして低コスト化のためには、これらの諸工程の内容が
単純化されることが望ましいので、本発明は、チップ１
の取付は工程の単純化を提起する。
〔従来の技術〕
第３図は、上記の如くリードフレームを用いた半導体装
置の従来例における半導体チップ取付は部の平面図（ａ
）と側面図（ｂｌである。
同図において半導体チップ１は、チップパッド２との対
向面間に接合材６を設けて取付は固定されている。
接合材６には、チップ１のシリコン（Ｓｉ）と共晶を作
る金（Ａｕ）や、低コスト化のために銀（Ａｇ）を主成
分にした銀ペーストが用いられる。
金を用いる場合の取付けは、チップパッド２を加熱し、
その上に金の薄板片を載せ、上からチップ１を押圧して
行われる。
また銀ペーストを用いる場合の取付けは、チップパッド
２上に銀ペーストを塗布または浦下し、その上にチップ
１を載せ、銀ペーストを固化（キュア）する加熱処理を
施して行われる。
〔発明が解決しようとする問題点〕
接合材６に金を用いる場合には、金の使用がコスト高を
招き、然もチップバット２の加熱温度が４００〜４５０
’Ｃ程度であるため、その熱がチップ１に悪影響を及ぼ
す恐れがある。
一方銀ペーストを用いる場合には、キュア温度が１５０
〜２００℃程度で良いといえども加熱時間に長時間例え
ば３時間を要するため、キュアを別工程にすることにな
って、チップ１の取付は工程が複雑になる。そしてこの
ことはコスト高に繋がって来る。
従って、チップ１の取付は固定に接合材６を使用した当
該半導体装置は、コスト高を招く材料の使用を避けたと
しても工程の面から十分な低コスト化が得られない問題
がある。
〔問題点を解決するための手段〕
上記問題点は、リードフレームに設けられたチップパッ
ドからばねが導出し、該ばねが半導体チップの対向側面
を挟んで該半導体チップを固定している本発明の半導体
装置によって解決される。
〔作用〕
半導体チップは上記ばねによって固定されるため、先に
説明した接合材６が不要になる。
然もこのばねは、半導体チップの対向側面を挟む構成で
あるため、半導体チップの取付けは、チップパッドに対
し上方より押下するのみで済ますようにすることが可能
である。
かくして半導体チップの取付は工程は、従来半導体装置
の場合より極めて単純化される。
更にこの工程では、加熱が不要であるため、半導体チッ
プに与える悪影響が従来半導体装置の場合より緩和され
る。
〔実施例〕
以下、本発明の実施例について第３図に対応させた第１
図の平面図（ａ）および側面図（ｂ）を用い説明する。
全図を通じ同一符号は同一対象物を示す。
同図において、７はチップパッド２の対向辺部のそれぞ
れから起立するばねである。
半導体チップ１は、その対向側面がばね７に決まれて固
定されており、上面が接続ワイヤ（第２図図示の４）の
ボンディングに支障のないようにばね７の先端より高く
なっている。
即ち、ばね７は、長さく起立高さ）が千ノブｌの厚さよ
り若干短く且つその長さの中間が内側に凸になって、そ
の凸部がチップ１を挟むようにばね力が作用している。
またこのばね７は、リードフレームの製造の際にチップ
パッド２と一体に製造される。
チップ１の取付けは、チップバット２に対し上方から押
下するのみで良い。
従って、本半導体装置のチップ１取付は工程は、従来半
導体装置の場合に必要であった接合材６の供給と加熱が
不要となり、極めて単純になる。更に加熱が不要である
ことがチップ１に与える悪影口を緩和する。
かくして本半導体装置は、従来の相当品より低コストに
なり然も品質が向上する。
〔発明の効果〕
以上説明したように本発明の構成によれば、リードフレ
ームに設けられたチップパッドに半導体装ノブが取付け
られた半導体装置において、半導体チップの取付は工程
が単純化されると共に該工程の半導体チップに与える悪
影響が緩和されて、低コスト化、品質向上を可能にさせ
る効果がある。
【図面の簡単な説明】
第１図は本発明実施例の要部を示す平面図（ａ）と側面
図（ｂ）、 第２図は本発明の対象となる半導体装置例の側断面図、 第３図は従来例の要部を示す平面図（ａ）と側面図（ｂ
ｌ、 である。 図において、 １は半導体チップ、　　　２はチップパッド、６は接合
材、　　　　　　７はばね、 である。

Claims (1)

    【特許請求の範囲】
  1. リードフレームに設けられたチップパッドからばねが導
    出し、該ばねが半導体チップの対向側面を挟んで該半導
    体チップを固定していることを特徴とする半導体装置。
JP10611586A 1986-05-09 1986-05-09 半導体装置 Pending JPS62262436A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10611586A JPS62262436A (ja) 1986-05-09 1986-05-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10611586A JPS62262436A (ja) 1986-05-09 1986-05-09 半導体装置

Publications (1)

Publication Number Publication Date
JPS62262436A true JPS62262436A (ja) 1987-11-14

Family

ID=14425458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10611586A Pending JPS62262436A (ja) 1986-05-09 1986-05-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS62262436A (ja)

Similar Documents

Publication Publication Date Title
JPH02278740A (ja) 半導体装置のパッケージング方法
KR970008546A (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
JPS59231825A (ja) 半導体装置
JPS62262436A (ja) 半導体装置
JPS6313337A (ja) 半導体素子の実装方法
JPH01243531A (ja) 半導体装置
JPH034543A (ja) 半導体装置
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0547988A (ja) 半導体装置
JPH0366152A (ja) 半導体集積回路モジュール
JPH0476504B2 (ja)
JPS63133653A (ja) 光消去型半導体メモリ装置
KR930008864B1 (ko) 반도체 패키지 및 그 제조방법
JPH03259555A (ja) リードフレーム
JPS6060743A (ja) リ−ドフレ−ム
JPH04355995A (ja) 半導体装置の製造方法
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JPH08139127A (ja) 半導体装置およびその製造方法
JPS5723254A (en) Semiconductor device
JPH03191561A (ja) リードフレーム
JPS63232360A (ja) 半導体装置及びその製造方法
JPS636848A (ja) 半導体装置
JPH05190705A (ja) 半導体装置およびその製造方法
JPH09237864A (ja) 樹脂封止型半導体装置およびその製造方法
KR970030745A (ko) 솔더 프리 프래팅 리드프레임(solder pre-plating lead frame)을 적용한 멀티 칩 패키지의 제조 방법