JPS62259295A - リフレツシユ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野〕 本発明は、リフレッシュ制御方式に関し、特にダイナミ
ックメモリのリフレッシュをＣＰＵ処理能力低下を伴う
ことなく行うのに好適なリフレッシュ制御方式に関する
ものである。

（従来の技術〕 従来、ダイナミックメモリのリフレッシュは、規定時間
経過後、基本的にメモリアクセスの無い時にリフレッシ
ュ起動を行っていた。しかし、実際はメモリアクセス要
求とリフレッシュ要求が同時に発生することがあり、競
合した時には、一般的にメモリアクセスを待たせ、優先
してリフレッシュを行っている。このようなリフレッシ
ュ制御を行う装置としては、例えば、特開昭５８−２９
１９７号公報に記載のように、ＤＭＡ制御装置の最高優
先順位のチャネルにメモリリフレシュ要求信号を周期的
に印加し、ＣＰＵをホールドしてリフレッシュを行う、
ものが知られている。また、特開昭５８−１７１７８８
号公報に記載のように、メモリアクセス要求とリフレッ
シュ要求の競合によりリフレッシュ動作が終了するまで
、メモリアクセス要求を待たせることによる処理能力の
低下を避けるために、マイクロ命令の中でメモリアクセ
ス要求の発生しない命令実行であることを判定してリフ
レッシュ要求を出力するものが知られている。

〔発明が解決しようとする問題点Ｊ しかしながら、前者の従来例では、システムスルーブツ
トの点において、リフレッシュ時にＣＰＵを毎回ホール
ドするオーバヘッドが大きく、ＣＰＵ処理能力が低下す
るという問題がある。また、後者の従来例では、現実的
にはソフトウェアの種類は数多くあり、またソフトウェ
アに無駄なステップを追加することは不可能である６ 本発明の目的は、このような従来のＩＸｉＪｇ点を解決
し、ダイナミックメモリのリフレッシュにおいて、リフ
レッシュ要求とメモリアクセス要求の競合回避、および
リフレッシュによるＣＰＵ処理能力低下の回避を行える
リフレッシュ制御方式を提供することにある。

〔問題点を解決するための手段〕

上記問題点を解決するために、本発明では、ダイナミッ
クメモリにより構成されたメモリ装置と、該メモリ装置
へのメモリアクセス要求を出力するプロセッサとを有す
るデータ処理システムにおいて、上記ダイナミックメモ
リを下位アドレス値によって順番に複数個に分けられた
メモリバンク構成とし、かつ所定時間（一定周期）でリ
フレッシュを行うためのカウンタと、該カウンタからの
所定時間経過を示す信号を受けて、各メモリバンク毎に
リフレッシュを実行制御する制御手段とを備え、上記制
御手段は、所定時間経過後、上記プロセッサから各メモ
リバンクへのメモリアクセス要求が発生すると、該メモ
リアクセス要求発生時にアクセスのあったメモリバンク
以外のリフレッシュを実行し、該リフレッシュ実行後、
上記アクセスのあったメモリバンクのリフレッシュを実
行し、上記プロセッサが停止命令を受けてメモリアクセ
ス要求が発生しないときは、所定時間経過後、上記プロ
セッサをホールドして全メモリバンクのリフレッシュを
実行することに特徴がある。

〔作用〕

メモリ装置のリフレッシュは、所定時間経過後、プロセ
ッサからメモリアクセス要求発生時にアクセスのあった
メモリバンク以外のリフレッシュを実行し、リフレッシ
ュ実行後、アクセスのあったメモリバンクのリフレッシ
ュを実行し、プロセッサが停止命令を受けてメモリアク
セスが発生しないときは、所定時間経過後、プロセッサ
をホールドして全メモリバンクのリフレッシュを実行す
る。

これにより、メモリアクセス要求とメモリリフレッシュ
要求の競合を回避でき、メモリリフレッシュによるＣＰ
Ｕ処理能力の低下を回避できる。

（実施例〕 以下、本発明の一実施例を、図面により詳細に説明する
。

本実施例では、ダイナミックメモリを複数に分けてバン
ク化することにより、メモリリフレッシュ制御を行うも
のとする。第２図に本実施例によるダイナミックメモリ
のバンク選択方式を示す。

第２図において、例えば、メモリアドレスが２゜〜２１
まで２０本あるとすると、下位アドレスの２’、２”ビ
ットをデコードし、その値によりメモリを４分割する。

その内の１つをメモリバンクと称し、各々をメモリバン
ク１→メモリバンク１゜メモリバンク２．メモリバンク
３と称する。この分割方法によれば、通常プログラムは
シーケンシャルに実行されて行くので、メモリアクセス
がプロセッサのオブジェクトコードのプリフェッチ動作
のため、順次メモリバンク０−メモリバンク１→メモリ
バンク２−メモリバンク３へと実行され、あるメモリバ
ンクへアクセスが集中することなく、各メモリバンクへ
のアクセスが均一化されるようになる。

第１図は、本実施例の一実施例を示すダイナミックメモ
リのリフレッシュ制御動作のフローチャートである。以
下、第１図のフローチャートに従って説明する ダイナミックメモリにより構成されたメモリ装置を有す
るデータ処理システムが電源ＯＮされているものとする
。また、メモリリフレッシュの制御を行う周期（規定時
間）は、例えば、１４ｔ１ｓとする。

まず、規定時間が経過したか否かを調べる（ステップ１
００）。規定時間経過後、プロセッサからのメモリアク
セスを検出しくステップ１０１）、メモリアクセスがあ
れば、そのアクセスの間にアクセスされたメモリバンク
以外のリフレッシュを実行しくステップ１０２）、メモ
リアクセスが終了後（ステップ１０３）、アクセスされ
たメモリバンクのリフレッシュを実行する（ステップ１
０４）。

しかし、規定時間が経過したのにもかかわらず、メモリ
アクセスが来ないまま次の規定時間が来た場合は（ステ
ップ１０１，１０５）、プロセッサに対してホールド要
求信号を出力しくステップ１０６）、プロセッサがホー
ルドされる（ホールド許可信号が来ることによりホール
ドされる）のを待つ（ステップ１０７）。プロセッサが
ホールドされる前にメモリアクセスが来ると（ステップ
１０８）、そのアクセスの間にアクセスされたメモリバ
ンク以外のリフレッシュを実行しくステップ１０９）、
メモリアクセス終了後（ステップ１１ｏ）、アクセスさ
れたメモリバンクのリフレッシュを実行しくステップ１
１１）、プロセッサがホールドされるのを待つ、プロセ
ッサからホールドされたことを示すホールド許可信号が
来ると（ステップ１０７）、プロセッサがホールドされ
メモリアクセスは発生しないので、全メモリバンクのリ
フレッシュを実行する（ステップ１１２）、また、プロ
セッサが停止命令を受けてＨＡＬＴＬ、メモリアクセス
要求が発生しない場合は規定時間毎にプロセッサをホー
ルドし、全メモリバンクのリフレッシュを実行する。

また、このリフレッシュ制御動作中、メモリアクセスの
あったメモリバンクのリフレッシュは行わないで、プロ
セッサが停止命令を受けてメモリアクセスが発生しない
場合は、規定時間経過後、プロセッサをホールドして、
全メモリバンクのリフレッシュを行うようにしてもよい
。

第３図は、本実施例のリフレッシュ制御を実現するため
のハードウェア構成図である。これは、ダイナミックメ
モリにより構成されたメモリ装置を有するデータ処理シ
ステムの構成を示している。

また、第４図に規定時間計数カウンタ出力パルス（信号
）を示す。

第３図において、■はメモリアクセス要求信号２、ホー
ルド許可信号３．プロセッサアドレス５等を送出して、
各種装置の制御を行うプロセッサ、６はプロセッサｌと
メモリバンク２９〜３２間でデータの転送を行うデータ
バス、８はクロック７により規定時間（ここでは、１４
μｓ）を計数し、１４μｓに１回有効になる信号９を出
力する規定時間計数カウンタ、１１はリフレッシュ起動
信号１２．１３．３４を送出するリフレッシュ起動装置
。

１４はリフレッシュサイクル終了信号１０．　　リフレ
ッシュ信号１５．リフレッシュアドレス更新信号１６を
発生するリフレッシュ信号発生装置、１７はプロセッサ
ｌからのアドレスをデコードして信号１８を出力するデ
コーダ、２０はメモリバンクを制御するメモリ制御信号
２１〜２４を送出する制御信号送出装置、２５はリフレ
ッシュアドレス更新信号１６によってリフレッシュアド
レスを計数し、リフレッシュアドレス２６を出力するリ
フレッシュアドレスカウンタ、２７はメモリリフレッシ
ュアドレス２６とプロセッサアドレス５を選択し、メモ
リアドレス２８を出力するアドレスセレクタ、２９〜３
２はメモリバンク、３３はメモリ制御信号１９を発生す
るメモリ制御信号発生装置である。

プロセッサｌからメモリバンク２９〜３２へのアクセス
は、メモリアクセス要求信号（メモリリード信号または
メモリライト信号）２が発生すると、メモリ制御信号発
生装置３３にてメモリ制御信号１９を作成し、プロセッ
サアドレス５の下位アドレスをデコーダ１７でデコード
した結果をもとに、制御信号送出装置２０でどのメモリ
バンク２９〜３２へ出力するかを決定し、メモリ制御信
号２１〜２４を通して、ある１つのメモリバンクを与え
、プロセッサアドレス５は、アドレスセレクタ２７で選
択されメモリアドレス２８をメモリに与え、プロセッサ
ｌとメモリバンク２９〜３２のデータ転送はデータバス
６を通して行う。

メモリバンク０〜３（２９〜３２）のリフレッシュ方法
を以下に説明する。規定時間計数カウンタ８は、クロッ
ク７によって計数し、１４１１ｓ経過した時点で第４図
に示すパルス信号９をリフレッシュ起動装置１１に連絡
する。リフレッシュ起動装置１１は、次の３通りのリフ
レッシュを起動する。

第１は、１４１Ｌｉ経過後、メモリアクセス要求２が来
た場合に、リフレッシュ起動信号１２を出力する。第２
は、１４１１ｓ経過後、メモリアクセス要求信号２が終
了した場合に、リフレッシュ起動信号１３を出力する。

第３は、１４１１ｓ経過したのにもかかわらず、メモリ
アクセスが来ないまま次の１４μｓ経過した場合に、プ
ロセッサ１にホールド要求信号４を出力し、プロセッサ
１がホールドされるのを待ち、プロセッサ１がホールド
される前にメモリアクセス要求信号２が来た場合は、リ
フレッシュ起動信号１２を出力し、アクセスが終了する
とリフレッシュ起動信号１３を出力し、プロセッサｌが
ホールドされ、プロセッサ１からホールド許可信号３が
戻ってくると、リフレッシュ起動信号３４を出力する。

これらのリフレッシュ起動信号は、リフレッシュサイク
ルの終了を示す信号１０によってクリアされる。以上の
３つのリフレッシュを以降第１リフレツシユ、第２リフ
レツシユ、第３リフレツシユと称する。

リフレッシュ信号発生装置１４は、リフレッシュ起動信
号１２，１３．３４を入力とし、これらのリフレッシュ
起動信号に基づいて、リフレッシュ信号１５を生成する
とともに、リフレッシュ起動信号をクリアするリフレッ
シュサイクル終了信号ｌＯと、リフレッシュアドレスカ
ウンタ２５の値を更新するリフレッシュアドレス更新信
号１６を出力する。

制御信号送出装置２０は、デコーダ１７でプロセッサア
ドレス５の下位アドレス２’、２”ビットをデコードし
た内容に基づいて、リフレッシュ信号１５およびプロセ
ッサ１のメモリアクセス要求信号２に基づきメモリ制御
信号発生装置３３で発生したメモリ制御信号１９をどの
メモリバンクに出力するかを次の通りに制御する。リフ
レッシュ起動信号１２によるリフレッシュは、メモリア
クセスのあったメモリバンク以外にリフレッシュ信号１
５を出力し、リフレッシュ起動信号１３によるリフレッ
シュは、メモリアクセス終了後、メモリアクセスのあっ
たメモリバンクにリフレッシュ信号１５を出力し、リフ
レッシュ起動信号３４によるリフレッシュは、全メモリ
バンクにリフレッシュ信号１５を与え、プロセッサｌか
らのメモリアクセスによるメモリ制御信号１９は、メモ
リアクセスのあったメモリバンクに与える。なお、各メ
モリバンク２９〜３２に対するリフレッシュ信号および
メモリ制御信号は、メモリ制御信号２１〜２４を通して
与えられる。

第５図は、本実施例による第１および第２リフレツシユ
の概略タイミングチャートである。ここで、全ての信号
は“Ｈ”で有効とする。以下、第５図のタイミングチャ
ートを用いて、第１および第２リフレツシユについて説
明する。

規定時間１４ｔ１ｓ経過後、信号９が有効になり、その
後メモリアクセス要求２が有効になるとリフレッシュ起
動信号１２が有効となり、リフレッシュ起動信号１５が
出力され、デコーダ１７でメモリバンク０がメモリアク
セスされているとすると。

メモリバンク０（２９）はメモリアクセスされ、その他
のメモリバンク１〜３（３０〜３２）はリフレッシュさ
れる。メモリバンク０（２９）へのメモリアクセスが終
了すると、リフレッシュ起動信号１３が有効となり、リ
フレッシュ起動信号１５が出力され、メモリバンク０（
２９）のリフレッシュを実行する。このような第１およ
び第２リフレツシユ実行後、リフレッシュサイクル終了
信号ｌＯにより、リフレッシュ起動信号をクリアし、リ
フレッシュアドレス更新信号１６によりリフレッシュア
ドレスを更新する。

第６図は、本実施例による第３リフレツシユの概略タイ
ミングチャートである。ここで、全ての信号は“Ｈ″で
有効とする。以下、第６図のタイミングチャートを用い
て、第３リフレツシユについて説明する。

最初の規定時間１４１１ｓ経過後、メモリアクセス要求
がないまま、さらに１４ＩＩｓ経過したときに、リフレ
ッシュ起動装置１１は、プロセッサ１に対してホールド
要求信号４を出力し、プロセッサｌからホールド許可信
号３が戻って来ると、リフレッシュ起動信号３４を有効
にして、リフレッシュ信号１５を出力し、全メモリバン
クのリフレッシュを実行する。リフレッシュ実行後、リ
フレッシュサイクル終了信号１０によりホールド要求信
号４とリフレッシュ起動信号３４をクリアし、リフレッ
シュアドレス更新信号１６により、リフレッシュアドレ
スを更新する。

このように、本実施例においては、ダイナミックメモリ
のリフレッシュは、メモリアクセス要求発生時に、メモ
リアクセスされたメモリバンク以外のメモリバンクをリ
フレッシュするので、メモリアクセス要求とリフレッシ
ュ要求とは競合しない、また、メモリアクセス終了後に
、メモリアクセスのあったメモリバンクをリフレッシュ
するので、同一メモリバンクへの連続アクセスがあって
も、次のメモリアクセスの間にリフレッシュを実行すれ
ば、メモリアクセス要求と競合しない、また、プロセッ
サが停止命令を受けてＨＡＬＴＬ、た場合に、プロセッ
サをホールドしてリフレッシュを実行するが、プロセッ
サの処理能力に何ら影響を与えない０以上のことがらプ
ロセッサの処理能力を低下させないリフレッシュ制御が
可能になる。

〔発明の効果〕

以上説明したように、本発明によれば、ダイナミックメ
モリのリフレッシュにおいて、リフレッシュ要求とメモ
リアクセス要求との競合が回避でき、リフレッシュによ
るＣＰＵ処理能力を低下させずに、リフレッシュ制御が
行える。

【図面の簡単な説明】

第１図は本発明の一実施例を示すリフレッシュ制御動作
のフローチャート、第２図はメモリバンク選択方式を説
明するための図、第３図は本実施例のリフレッシュ制御
を実現するためのハードウェア構成図、第４図は規定時
間計数カウンタ出力パルスを示す図、第５図は本実施例
による第１および第２リフレツシユの概略タイミングチ
ャート第６図は本実施例による第３リフレツシユの概略
タイミングチャートである。 １：プロセッサ、８：規定時間計数カウンタ、１１：リ
フレッシュ起動装置、１４：リフレッシュ信号発生装置
、１７：デコーダ、２ｏ：制御信号送出装置、２５：リ
フレッシュアドレスカウンタ。 ２７：アドレスセレクタ、２９〜３２：メモリバンク、
３３：メモリ制御信号発生装置。 第　　　　　２　　　　　図

Claims (1)

【特許請求の範囲】
1. １、ダイナミックメモリにより構成されたメモリ装置と
   、該メモリ装置へのメモリアクセス要求を出力するプロ
   セッサとを有するデータ処理システムにおいて、上記ダ
   イナミックメモリを下位アドレス値によって順番に複数
   個に分けられたメモリバンク構成とし、かつ所定時間を
   計数するカウンタと、該カウンタからの所定時間経過を
   示す信号を受けて、各メモリバンク毎にリフレッシュを
   実行制御する制御手段を備え、上記制御手段は、上記プ
   ロセッサから各メモリバンクへのメモリアクセス要求が
   発生すると、該メモリアクセス要求発生時にアクセスの
   あったメモリバンク以外のリフレッシュを実行し、上記
   プロセッサが停止命令を受けてメモリアクセス要求が発
   生しないときは、所定時間経過後、上記プロセッサをホ
   ールドして全メモリバンクのリフレッシュを実行するこ
   とを特徴とするリフレッシュ制御方式。