JPS62251941A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS62251941A JPS62251941A JP61096333A JP9633386A JPS62251941A JP S62251941 A JPS62251941 A JP S62251941A JP 61096333 A JP61096333 A JP 61096333A JP 9633386 A JP9633386 A JP 9633386A JP S62251941 A JPS62251941 A JP S62251941A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- copy
- key
- code
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、記憶保護機構を備えたデータ処理装置に関
する。
する。
第2図は従来の記憶保護機構を備えたデータ処理装置の
一例を示すブロック図であり、図において(1)はメモ
リ・バス、(2)は中央処理装置(以下CPUという)
、f31は主記憶装mt、141はチャネル装置り%(
20)はCPU 121のキャッシュ・メモリ、(21
)はCPU t21のキー・メモリの写し、(30)は
主記憶装置(31の記憶部、(31)は主記憶装置f3
1のキー・メモリである。キャッシュ争メモリ(20)
には主記憶装置(3)の記憶内容の一部の写しが格納さ
れており、キー・メモリの写しく21)にはキー拳メ七
I) (31)の内容と同じ内容が格納されている。
一例を示すブロック図であり、図において(1)はメモ
リ・バス、(2)は中央処理装置(以下CPUという)
、f31は主記憶装mt、141はチャネル装置り%(
20)はCPU 121のキャッシュ・メモリ、(21
)はCPU t21のキー・メモリの写し、(30)は
主記憶装置(31の記憶部、(31)は主記憶装置f3
1のキー・メモリである。キャッシュ争メモリ(20)
には主記憶装置(3)の記憶内容の一部の写しが格納さ
れており、キー・メモリの写しく21)にはキー拳メ七
I) (31)の内容と同じ内容が格納されている。
次に動作について説明する。
記憶保護機構を備えたデータ処理装置においては、主記
憶装[C31はキー・メモリ(31)を有する。
憶装[C31はキー・メモリ(31)を有する。
このキー・メモ’) (31)には、記憶部(30)を
適当な大きさのページ(二分割した時のそのページに対
する書き込み、または読み出しを制御する数ビットから
なる記憶保護用コードが格納されている。
適当な大きさのページ(二分割した時のそのページに対
する書き込み、または読み出しを制御する数ビットから
なる記憶保護用コードが格納されている。
CPU +21、チャネル装置t+41などが主記憶装
置(3)の記憶部(30)をアクセスする場合、アクセ
スすべき番地を示すアドレス信号の他に参照コードを付
加して主記憶装置(3)と問答を行なう。主記憶装置1
3)は、この参照コードと参照の領域に対応するキー・
メモリ(31)の内容とを比較し、比較の結果により、
アクセスの可否を決定する。これは主記憶装置(3)の
内容が誤った誓込みによって破壊されることを防止する
ためである。
置(3)の記憶部(30)をアクセスする場合、アクセ
スすべき番地を示すアドレス信号の他に参照コードを付
加して主記憶装置(3)と問答を行なう。主記憶装置1
3)は、この参照コードと参照の領域に対応するキー・
メモリ(31)の内容とを比較し、比較の結果により、
アクセスの可否を決定する。これは主記憶装置(3)の
内容が誤った誓込みによって破壊されることを防止する
ためである。
参照コードが適切でないために、記憶部(3o)の参照
を許可しない場合は、記憶保護違反として、そのことを
CPU (21またはチャネル装置(4)に通知する。
を許可しない場合は、記憶保護違反として、そのことを
CPU (21またはチャネル装置(4)に通知する。
CPU +21がキャッシュ0メモリを有するデータ処
理装置においては、動作が上記と少し異なってくる。チ
ャネル装置+41からの主記憶装置(3)への参照は上
記と同じであるが、CPUI21からの場合は、参照コ
ードとの比較は、CPUI21のキー管メモリの写しく
21 ) 1m格納されているコードとの間で行なう
。
理装置においては、動作が上記と少し異なってくる。チ
ャネル装置+41からの主記憶装置(3)への参照は上
記と同じであるが、CPUI21からの場合は、参照コ
ードとの比較は、CPUI21のキー管メモリの写しく
21 ) 1m格納されているコードとの間で行なう
。
記憶保護機構というのは、ソフトウェアを多重化して走
らせる場合、プログラムのミスによる他人のプログラム
の不正破壊を防ぐために設けられるものであるが、CP
UI21+二キヤツシユ・メモIバ20)が装備されて
いる上記データ処理装置のような場合(二は、CPU[
2)のキー争メモリの写しく21)とキー・メモリ(3
1)の内容が異なりてくるというようなハードウェアの
誤りが原因で、記憶保護違反が検出されることがある。
らせる場合、プログラムのミスによる他人のプログラム
の不正破壊を防ぐために設けられるものであるが、CP
UI21+二キヤツシユ・メモIバ20)が装備されて
いる上記データ処理装置のような場合(二は、CPU[
2)のキー争メモリの写しく21)とキー・メモリ(3
1)の内容が異なりてくるというようなハードウェアの
誤りが原因で、記憶保護違反が検出されることがある。
このハードウェアの誤りは、本来、マシンチェック割込
みとすべきものである。
みとすべきものである。
この発明は上記のような問題点を解消するためになされ
たもので、ハードウェアの誤りが原因で検出された記憶
保護違反を通常のプログラムのミスによる記憶保護違反
から分離して処理するデータ処理装置を提供することを
目的とする。
たもので、ハードウェアの誤りが原因で検出された記憶
保護違反を通常のプログラムのミスによる記憶保護違反
から分離して処理するデータ処理装置を提供することを
目的とする。
この発明のデータ処理装置は、記憶保護違反を検出する
と、主記憶装置のキー管メモリの当該ページのコードを
読み出し、該コードをキー・メモリの写しの当該ページ
のコードと比較する手段と、上記キー−メそりのコード
と上記キー・メモリの写しのコードが不一致の場合に、
記憶保護違反の割込みをハードウェアのマシンチェック
割込み(二切替える手段を持たせたものである。
と、主記憶装置のキー管メモリの当該ページのコードを
読み出し、該コードをキー・メモリの写しの当該ページ
のコードと比較する手段と、上記キー−メそりのコード
と上記キー・メモリの写しのコードが不一致の場合に、
記憶保護違反の割込みをハードウェアのマシンチェック
割込み(二切替える手段を持たせたものである。
この発明(=おける中央処理装置は、記憶保護違反を検
出すると、主記憶装置のキー1メモリの当該ページのコ
ードとキー・メモリの写しの当該ページのコードを比較
することによって、記憶保護違反からハードウェアの誤
りに起因するものを分離する。
出すると、主記憶装置のキー1メモリの当該ページのコ
ードとキー・メモリの写しの当該ページのコードを比較
することによって、記憶保護違反からハードウェアの誤
りに起因するものを分離する。
第1図はこの発明の一実施例を示すブロック図であり、
図においてfil、+31. (20) 、 (21)
。
図においてfil、+31. (20) 、 (21)
。
(31)は第2図の同一符号が示す部分と同じまたは相
当する部分を示し、(2a)はCPU、(22)はメモ
リ管理機構、(23)はキー・メモリ比軟機構、(24
)はメモリーバス(1)のインタフェース・レジスタ、
(25)はCPU (2a) の内部バス、(201
)は参照コード、(202)は記憶保護違反信号である
。
当する部分を示し、(2a)はCPU、(22)はメモ
リ管理機構、(23)はキー・メモリ比軟機構、(24
)はメモリーバス(1)のインタフェース・レジスタ、
(25)はCPU (2a) の内部バス、(201
)は参照コード、(202)は記憶保護違反信号である
。
次に動作について説明する。
メモリ管理機構(22)は、CPU C2&)内のメモ
リへのアクセスを制御する。すなわち、必要なデータが
キャッシュ・メモリ(20)上にあるかどうかの判断、
無い場合の主記憶装fR131からの当該データの取り
込み制御などを行うとともに、参照コード(201)と
キー・メモリの写しく21)の内容の比較を行う。
リへのアクセスを制御する。すなわち、必要なデータが
キャッシュ・メモリ(20)上にあるかどうかの判断、
無い場合の主記憶装fR131からの当該データの取り
込み制御などを行うとともに、参照コード(201)と
キー・メモリの写しく21)の内容の比較を行う。
メモリ管理機構(22)で、記憶保護違反が検出される
と、記憶保護違反信号(202)でキー・メモリ比較機
構(23)に伝えられる。
と、記憶保護違反信号(202)でキー・メモリ比較機
構(23)に伝えられる。
メモリ比較機構(23)は、記憶保護違反信号(202
)を受けると、主記憶装置(3)のキー・メモリ(31
)の当該ページのコードを読み出し、該コードとキー・
メモリの写しく21)の当該ページのコードを比較し、
不一致の場合には、ハードウェアの誤りとして、記憶保
護違反の割込みを、ハードウェアのマシンチェック割込
みに切替えて処理する。
)を受けると、主記憶装置(3)のキー・メモリ(31
)の当該ページのコードを読み出し、該コードとキー・
メモリの写しく21)の当該ページのコードを比較し、
不一致の場合には、ハードウェアの誤りとして、記憶保
護違反の割込みを、ハードウェアのマシンチェック割込
みに切替えて処理する。
なお、上記実施例には、キー・メモリ比較機構(23)
がハードウェアで構成されているものを示したが、これ
らの処理を全てマイクロプログラムで行う構成とするこ
ともできる。
がハードウェアで構成されているものを示したが、これ
らの処理を全てマイクロプログラムで行う構成とするこ
ともできる。
以上のように、この発明によれば、従来、ハードウェア
の誤りにもかかわらず、記憶保護違反として、ソフトウ
ェアに起因する誤りとして処理されていたものが、ハー
ドウェアの誤りとして正しく処理されることになり、信
頼性が向上するという効果がある。
の誤りにもかかわらず、記憶保護違反として、ソフトウ
ェアに起因する誤りとして処理されていたものが、ハー
ドウェアの誤りとして正しく処理されることになり、信
頼性が向上するという効果がある。
第1図はこの発明の一実施例を示すブロック図、第2図
は従来の記憶保護機構を備えたデータ処理装+lの一例
を示すブロック図である。 図においてillはメモリ・バス、(2a)はCPU。 (3)は主記憶装置!、(20)はキャッシュ・メモリ
、(21)はキー・メモリの写し、(22)はメモリ管
理機構、(23)はキー・メモリ比較機構、(24)は
インタフェース−レジスタ、(25)は内部バス、(3
1〕はキー・メモリ、(201)は参照コード、(20
2)は記憶保護違反信号である。 なお各図中同一符号は同一または相当部分を示す。
は従来の記憶保護機構を備えたデータ処理装+lの一例
を示すブロック図である。 図においてillはメモリ・バス、(2a)はCPU。 (3)は主記憶装置!、(20)はキャッシュ・メモリ
、(21)はキー・メモリの写し、(22)はメモリ管
理機構、(23)はキー・メモリ比較機構、(24)は
インタフェース−レジスタ、(25)は内部バス、(3
1〕はキー・メモリ、(201)は参照コード、(20
2)は記憶保護違反信号である。 なお各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 主記憶装置が記憶保護のためのキー・メモリを有し、中
央処理装置が上部主記憶装置の内容の一部の写しである
キャッシュ・メモリと上記キー・メモリの内容の写しで
あるキー・メモリの写しを有するデータ処理装置におい
て、 上記中央処理装置内に設けられ、上記中央処理装置のメ
モリアクセス要求に対し上記キャッシュ・メモリ内にあ
るものは上記キャッシュ・メモリにアクセスし、上記キ
ャッシュ・メモリにないものは上記主記憶装置から上記
キャッシュ・メモリへ転送した上で上記キャッシュ・メ
モリへアクセスするよう制御するメモリ管理機構、 上記中央処理装置からのメモリアクセス要求に際し、ア
ドレス信号と共に出力される参照コードを、上記アドレ
ス信号により定められる参照領域に対する上記キー・メ
モリの写しの内容と比較し、両者が不一致の場合記憶保
護違反信号を出力する手段、 この記憶保護違反信号が出力された時、上記参照領域に
対する上記キー・メモリの写しの内容を上記主記憶装置
内のキー・メモリの内容と比較し、両者が不一致の場合
上記記憶保護違反信号をマシンチェック信号に切換えて
出力する手段、 を備えたことを特徴とするデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61096333A JPS62251941A (ja) | 1986-04-25 | 1986-04-25 | デ−タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61096333A JPS62251941A (ja) | 1986-04-25 | 1986-04-25 | デ−タ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62251941A true JPS62251941A (ja) | 1987-11-02 |
Family
ID=14162087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61096333A Pending JPS62251941A (ja) | 1986-04-25 | 1986-04-25 | デ−タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62251941A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330039A (ja) * | 1989-06-28 | 1991-02-08 | Fujitsu Ltd | 記憶保護機構 |
-
1986
- 1986-04-25 JP JP61096333A patent/JPS62251941A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0330039A (ja) * | 1989-06-28 | 1991-02-08 | Fujitsu Ltd | 記憶保護機構 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4434464A (en) | Memory protection system for effecting alteration of protection information without intervention of control program | |
EP3588309B1 (en) | Semiconductor device, control system, and control method of semiconductor device | |
CA1182927A (en) | Memory management arrangement for microprocessor systems | |
EP0443557B1 (en) | Interrupt controller capable of realizing interrupt nesting function | |
EP0109504A2 (en) | Protection system for storage and input/output facilities and the like | |
JPH04213136A (ja) | 参照ビット,変更ビットの更新方法 | |
US5293496A (en) | Inhibit write apparatus and method for preventing bus lockout | |
JPS62251941A (ja) | デ−タ処理装置 | |
US5652837A (en) | Mechanism for screening commands issued over a communications bus for selective execution by a processor | |
JP2002536718A (ja) | アドレスリマッピング保証装置および方法 | |
JPS6074059A (ja) | 記憶装置アクセス制御方式 | |
JPH04305746A (ja) | キャッシュメモリ制御装置 | |
JPS59117658A (ja) | マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置 | |
US5218606A (en) | Current-spare switching control system | |
JP2533931B2 (ja) | 動的割当て領域のデ―タ内容保護方式 | |
JPH05265790A (ja) | マイクロプロセッサ装置 | |
JP2560312B2 (ja) | 情報処理システム | |
JPS63250753A (ja) | メモリアクセスチエツク方式 | |
JPH01180656A (ja) | メモリ保護装置 | |
JPS62248049A (ja) | バツフア記憶装置 | |
JPS63129440A (ja) | ストアスル−バツフア装置 | |
JPH02297650A (ja) | 受信装置 | |
JPS63752A (ja) | メモリ保護方式 | |
JPH0713865A (ja) | キャッシュメモリ制御システム | |
JPH0378052A (ja) | 仮想記憶管理方式 |