JPS6224658A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS6224658A JPS6224658A JP61116035A JP11603586A JPS6224658A JP S6224658 A JPS6224658 A JP S6224658A JP 61116035 A JP61116035 A JP 61116035A JP 11603586 A JP11603586 A JP 11603586A JP S6224658 A JPS6224658 A JP S6224658A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- contact pads
- circuit
- flexible circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路パッケージ、特に複数のＩＣチップを
含む集積回路パッケージに関する。
含む集積回路パッケージに関する。
当業者には周知のとおり、ＩＣチップを使用するにはチ
ップ内に形成したＩＣ回路と外部回路との相互接続をす
る必要がある。斯る接続はチップの１主而（以下相互接
続面という）の接触パッドを介して行なわれる。接触パ
ッドは例えばボンディングワイヤを用いて基板（サブス
トレート）の導電体片に接続される。ＩＣチップと基板
のパッケージはプリント回路基板（ＥＣＢ）に取付けて
、基板の導電体片の他端はＥＣＢの回路導体（ラン）に
接続される。このようにしてＩＣはＥＣＢ上に取付けら
れた他の回路素子と相互接続される。
ップ内に形成したＩＣ回路と外部回路との相互接続をす
る必要がある。斯る接続はチップの１主而（以下相互接
続面という）の接触パッドを介して行なわれる。接触パ
ッドは例えばボンディングワイヤを用いて基板（サブス
トレート）の導電体片に接続される。ＩＣチップと基板
のパッケージはプリント回路基板（ＥＣＢ）に取付けて
、基板の導電体片の他端はＥＣＢの回路導体（ラン）に
接続される。このようにしてＩＣはＥＣＢ上に取付けら
れた他の回路素子と相互接続される。
複数のチップを単一基板上に取付けたい場合がある。し
かし、複数チップを共通基板に取付ける際には、１個の
チップが不良であることが判明した場合に、作業をやり
直す必要が生じる。よって、数個のチップより構成され
る単一デバイステハ、欠陥チップを取除き、そのチップ
のみ良品と交換することにより残りのチップを生かし、
全一体を庚棄しないですむようにするのが好ましい。し
かし、不良チップを取り除き良品を取付けるのは、各ボ
ンディングを外してやり直す必要があるので、ワイヤボ
ンディングを採用のデバイスの場合には時間を要する。
かし、複数チップを共通基板に取付ける際には、１個の
チップが不良であることが判明した場合に、作業をやり
直す必要が生じる。よって、数個のチップより構成され
る単一デバイステハ、欠陥チップを取除き、そのチップ
のみ良品と交換することにより残りのチップを生かし、
全一体を庚棄しないですむようにするのが好ましい。し
かし、不良チップを取り除き良品を取付けるのは、各ボ
ンディングを外してやり直す必要があるので、ワイヤボ
ンディングを採用のデバイスの場合には時間を要する。
「フリップチップ」技法を使用すれば、ワイヤボンディ
ングの欠点は避けられる。この方法により、例えばセラ
ミック等の基板は、そのチップのフートプリント（領地
）の周縁部に、チップの接触パッドのパターンに対応す
る接続点のパターン状で終端する導電ストリップを含ん
でいる。次に、チップをその相互接続面を下にして基板
上にのせて、その接触パッドが接続点と物理的に直接接
触するようにする。ポンディングパッド又は接触点には
所定形状の半田（プレフォーム）が被着されており、チ
ップを介して加熱加圧することによりチップの接触パッ
ドと基板の接続点間に直接冶金ボンディングが行なわれ
る。しかし、この「フリップチップ」技法はチップと基
板間の熱膨張率の不一致があると、高信頼性で使用でき
るＩＣパッケージの温度範囲が狭い範囲に制限されると
いう欠点がある。
ングの欠点は避けられる。この方法により、例えばセラ
ミック等の基板は、そのチップのフートプリント（領地
）の周縁部に、チップの接触パッドのパターンに対応す
る接続点のパターン状で終端する導電ストリップを含ん
でいる。次に、チップをその相互接続面を下にして基板
上にのせて、その接触パッドが接続点と物理的に直接接
触するようにする。ポンディングパッド又は接触点には
所定形状の半田（プレフォーム）が被着されており、チ
ップを介して加熱加圧することによりチップの接触パッ
ドと基板の接続点間に直接冶金ボンディングが行なわれ
る。しかし、この「フリップチップ」技法はチップと基
板間の熱膨張率の不一致があると、高信頼性で使用でき
るＩＣパッケージの温度範囲が狭い範囲に制限されると
いう欠点がある。
′Ｓ３のパッケージング方法にはエポキシ接着剤を用い
てチップをセラミックの如き剛性の又は可撓性の基板に
固着するものである。しかし、不良チップを取除く際に
は基板を破損するという欠点がある。
てチップをセラミックの如き剛性の又は可撓性の基板に
固着するものである。しかし、不良チップを取除く際に
は基板を破損するという欠点がある。
本発明の好適一実施例によると、各々相互接続面に第１
パターン状に配列した複数の接触パッドを有する少なく
とも２個の接触パッドがパッケージされる。その為には
各チップに関連する少なくとも２（闘の主面を有する弾
性（柔軟性）のあるシート状相互接続部材を使用する。
パターン状に配列した複数の接触パッドを有する少なく
とも２個の接触パッドがパッケージされる。その為には
各チップに関連する少なくとも２（闘の主面を有する弾
性（柔軟性）のあるシート状相互接続部材を使用する。
この接続部材は？Ａ電体材料とこれに支持され且つ電気
的に絶縁され、一端に各々第１パターンと対応してその
主面に少なくとも２個の第２パターン状に配置された導
体ランとより構成される。各チップの相互接続面は関連
する相互接続部材の主面領域に対向配置し、チップの接
触パッドと関連主面領域のターミネーションポイントは
相互位置合せ関係になされ、これにより接触パッドとタ
ーミネーションポイント間に導電接触を行ない、各接触
パッドと対応するターミネーションポイント間に冶金ボ
ンディングを行なう。相互接続部材とＩＣチップのアセ
／ブリは第１及び第２の実質的に剛性の包囲部材間に圧
着関係で配置され、第１包囲部材はチップの少なくとも
１つの裏面と熱伝導関係であり良熱伝導材料製である。
的に絶縁され、一端に各々第１パターンと対応してその
主面に少なくとも２個の第２パターン状に配置された導
体ランとより構成される。各チップの相互接続面は関連
する相互接続部材の主面領域に対向配置し、チップの接
触パッドと関連主面領域のターミネーションポイントは
相互位置合せ関係になされ、これにより接触パッドとタ
ーミネーションポイント間に導電接触を行ない、各接触
パッドと対応するターミネーションポイント間に冶金ボ
ンディングを行なう。相互接続部材とＩＣチップのアセ
／ブリは第１及び第２の実質的に剛性の包囲部材間に圧
着関係で配置され、第１包囲部材はチップの少なくとも
１つの裏面と熱伝導関係であり良熱伝導材料製である。
チップと両剛性包囲部材（放熱部材）間に物理的なボン
ドの使用を避け、且つ弾性相互接続部材を使用すること
により、熱膨張率の差の問題を回避している。更に、チ
ップと相互接続部材間のボンディングは接触パッドとタ
ーミネーションポイント間のボンディングにより局部的
に行なっているので、チップは相互接続部材から容易に
取外しでき、よって作業のやり直しが可能である。
ドの使用を避け、且つ弾性相互接続部材を使用すること
により、熱膨張率の差の問題を回避している。更に、チ
ップと相互接続部材間のボンディングは接触パッドとタ
ーミネーションポイント間のボンディングにより局部的
に行なっているので、チップは相互接続部材から容易に
取外しでき、よって作業のやり直しが可能である。
ＩＣチップは従来ウェハレベルで行なわれ、各ウェハは
１００以上のチップを含み、ウェハを切断して＋ＡＩ
（固のチップとなしてパッケージされている。
１００以上のチップを含み、ウェハを切断して＋ＡＩ
（固のチップとなしてパッケージされている。
例えば多量の計算機構を要する場合等の用途によっては
、ウェハを別個のチップに切断せず、ウェハの製作後に
チップ間の相互接続を行ない、ウェハ全体をパッケージ
して１個のユニットとして使用することが提案されてい
る。これらチップは製作中、機能上は別個のままであり
、最終的にいずれのチップが不良であるか予想できない
。その場合に１つのチップが不良であるとの理由でウェ
ハ全体を廃棄するのは好ましくないので、ウェハには冗
長チップを含んでいる。「ウェハスケール集積」と呼ば
れるこの方法はある場合には有効であるが、欠点もある
。特に、特定のバッチの各ウェハは少なく、とも理論上
はユニークな１組のチップを使用し、チップ間の相互接
続用配線が複雑になり、チップの相対位置がウェハ間で
違うとタイミングの問題を生じ得る。
、ウェハを別個のチップに切断せず、ウェハの製作後に
チップ間の相互接続を行ない、ウェハ全体をパッケージ
して１個のユニットとして使用することが提案されてい
る。これらチップは製作中、機能上は別個のままであり
、最終的にいずれのチップが不良であるか予想できない
。その場合に１つのチップが不良であるとの理由でウェ
ハ全体を廃棄するのは好ましくないので、ウェハには冗
長チップを含んでいる。「ウェハスケール集積」と呼ば
れるこの方法はある場合には有効であるが、欠点もある
。特に、特定のバッチの各ウェハは少なく、とも理論上
はユニークな１組のチップを使用し、チップ間の相互接
続用配線が複雑になり、チップの相対位置がウェハ間で
違うとタイミングの問題を生じ得る。
本発明によると、ウェハスケール集積の利点の多くは保
有したままでその欠点を回避することができる。利点が
保有できる理由は、本発明ではチップを相互接続部材に
チップを付けるのに高温を使用する必要がないので、チ
ップは互いに近づけて配置できるからである。また、上
述した欠点が回避できる理由は、欠陥チップの可能性を
受は入れる必要がないからである。
有したままでその欠点を回避することができる。利点が
保有できる理由は、本発明ではチップを相互接続部材に
チップを付けるのに高温を使用する必要がないので、チ
ップは互いに近づけて配置できるからである。また、上
述した欠点が回避できる理由は、欠陥チップの可能性を
受は入れる必要がないからである。
第１図はｔＣチップ（２）を示し、このＩＣチップには
接触パッド（４）がチップの相互接続面（６）に形成さ
れている。第１図では３個の接触パッドのみが示されて
いるが、本発明の実用例ではＩＣチップ（２）の相互接
続面には２００個もの接触パッドが存在し得る。このチ
ップ（２）の下側主面には、例えばアルミニウム製のヒ
ートシンク（７）と良熱伝導接触している。
接触パッド（４）がチップの相互接続面（６）に形成さ
れている。第１図では３個の接触パッドのみが示されて
いるが、本発明の実用例ではＩＣチップ（２）の相互接
続面には２００個もの接触パッドが存在し得る。このチ
ップ（２）の下側主面には、例えばアルミニウム製のヒ
ートシンク（７）と良熱伝導接触している。
チップ（２）の上方には薄ｆｌ！ ’ｉＪ撓回路（８）
が伸びている。この回路（８）はポリイミド等の可撓性
誘電体層と夫々誘電体材料で絶縁された数個の導体ラン
より構成される。このｒＪＪ撓回路は既知の方法で製造
される。例えば、ポリイミドの第１層（１０）はテフロ
ンＰＴＦＥその他ポリイミドが被着しない材料のシート
にスプレーにより形成しζもよい。２５μＩ以上の直径
の開口（１２）が層（１０）のバイア（誘電体層を貫通
する導電リンク）位置に例えばフォトリソグラフィ技法
により形成される。金属層（１６）がこのポリイミド層
（１０）上に蒸着され、例えばフォトリソグラフィ及び
選択エツチング技法により導電ランを所望レイアウトの
パターン状に形成する。導体ランを特定のバイア（図示
の例ではバイア（１４ｃ））の金属と接触させたい場合
には、金属層を、第１層（１０）の特定の開口の周囲近
傍から除去しないようにパターン化する。また導体ラン
を特定バイア（図示の例ではバイア（１４ａ ）及び（
１４ｂ ） ）の金属に接触させたくなければ、この層
は開口のまわりの所定距離内の金属をすべて除去するよ
うにパターン化する。ポリイミドの第２層（１８）を残
りの金属及び露出した第１ｍ（１０）上にスプレー形成
する。以下同様に行ない、希望するポリイミド層と金属
層とが形成され、バイアの開口は例えば電気めっき法に
より金属（２２）で充填される。よって、バイアの金属
とバイア開口の周囲に伸びる導体の金属との間の良好な
電気接触が行なわれる。可撓回路の下面（５）で露出す
るバイアの端部はバイアに接続される導体ラン用ターミ
ネーションポイントを構成する。
が伸びている。この回路（８）はポリイミド等の可撓性
誘電体層と夫々誘電体材料で絶縁された数個の導体ラン
より構成される。このｒＪＪ撓回路は既知の方法で製造
される。例えば、ポリイミドの第１層（１０）はテフロ
ンＰＴＦＥその他ポリイミドが被着しない材料のシート
にスプレーにより形成しζもよい。２５μＩ以上の直径
の開口（１２）が層（１０）のバイア（誘電体層を貫通
する導電リンク）位置に例えばフォトリソグラフィ技法
により形成される。金属層（１６）がこのポリイミド層
（１０）上に蒸着され、例えばフォトリソグラフィ及び
選択エツチング技法により導電ランを所望レイアウトの
パターン状に形成する。導体ランを特定のバイア（図示
の例ではバイア（１４ｃ））の金属と接触させたい場合
には、金属層を、第１層（１０）の特定の開口の周囲近
傍から除去しないようにパターン化する。また導体ラン
を特定バイア（図示の例ではバイア（１４ａ ）及び（
１４ｂ ） ）の金属に接触させたくなければ、この層
は開口のまわりの所定距離内の金属をすべて除去するよ
うにパターン化する。ポリイミドの第２層（１８）を残
りの金属及び露出した第１ｍ（１０）上にスプレー形成
する。以下同様に行ない、希望するポリイミド層と金属
層とが形成され、バイアの開口は例えば電気めっき法に
より金属（２２）で充填される。よって、バイアの金属
とバイア開口の周囲に伸びる導体の金属との間の良好な
電気接触が行なわれる。可撓回路の下面（５）で露出す
るバイアの端部はバイアに接続される導体ラン用ターミ
ネーションポイントを構成する。
ターミネーション半田ポイントのパターンはＩＣチップ
（２）の接触パッドのパターンに対応する。これは、可
撓回路をポリイミドの第１層（１０）がチップの相互接
続面と対向配置されると、ターミネーションポイントは
接触パッド（４）と位置合せされることを意味する。従
って、ポリイミドの第１層（１０）を見れば、ターミネ
ーションポイントのパターンは接触パッド（４）の鏡（
象となることがわかる。
（２）の接触パッドのパターンに対応する。これは、可
撓回路をポリイミドの第１層（１０）がチップの相互接
続面と対向配置されると、ターミネーションポイントは
接触パッド（４）と位置合せされることを意味する。従
って、ポリイミドの第１層（１０）を見れば、ターミネ
ーションポイントのパターンは接触パッド（４）の鏡（
象となることがわかる。
ポリイミドは半透明である。ポリイミド層が４層以下で
、各層が約１ミル（０，０２５ミリ）の厚さであれば、
可撓回路（８）は可視光線に対して十分に透明であり、
可撓回路を介して接触パッド（４）が見える。可撓回路
をチップ（２）に接続するには、チップの相互接続面を
上にしてチップ（２）を顕微鏡の台上に乗せ、その上に
可撓回路をその面（５）を下にして重ねる。チップ（２
）と可撓回路（８）の相対位置を開整してターミネーシ
ョンポイントのパターンを接触パッドのパターン位置と
合わせる。次に、クランプを可撓回路上に下げてそれを
所定位置に保持する。その後、加熱溶接工具を各バイア
上に移動して、この加熱工具を押圧してバイアと接触パ
ッド間の熱圧縮溶接を行なう。熱圧縮溶接の代りに、こ
のｉｉＪ撓回路は超音波加熱溶接してもよい。この場合
、接続は順次行なうか或いはバイア（１４）に付着形成
した半田プレフォームを使用して半田付けしてもよい。
、各層が約１ミル（０，０２５ミリ）の厚さであれば、
可撓回路（８）は可視光線に対して十分に透明であり、
可撓回路を介して接触パッド（４）が見える。可撓回路
をチップ（２）に接続するには、チップの相互接続面を
上にしてチップ（２）を顕微鏡の台上に乗せ、その上に
可撓回路をその面（５）を下にして重ねる。チップ（２
）と可撓回路（８）の相対位置を開整してターミネーシ
ョンポイントのパターンを接触パッドのパターン位置と
合わせる。次に、クランプを可撓回路上に下げてそれを
所定位置に保持する。その後、加熱溶接工具を各バイア
上に移動して、この加熱工具を押圧してバイアと接触パ
ッド間の熱圧縮溶接を行なう。熱圧縮溶接の代りに、こ
のｉｉＪ撓回路は超音波加熱溶接してもよい。この場合
、接続は順次行なうか或いはバイア（１４）に付着形成
した半田プレフォームを使用して半田付けしてもよい。
可撓回路の各導電層が信号路を形成する必要はない。第
１図に示す本発明の好適実施例では、層（１６）と（２
４）は接地プレーンであり、例えばバイア（１４ｃ）に
より相互接続してＩＣへの接地接続を行なうのに使用す
る。層（２８）は接地プレーン（１６）と（２４）の存
在により一定特性インピーダンスの信号伝送路（ラン）
が複数形成される。また、層（２８）は電源ラインも含
んでもよい。この層（３２）はマイクロストリップライ
ンの信号ラン、即ち層（３２）と接地プレーン（２４）
間のポリイミド層の厚さの２倍の一様な幅を有し、はり
一様な特性インピーダンスを有する。或いは電源ライン
等には任意形状で一様でない特性インピーダンスであっ
てもよい。
１図に示す本発明の好適実施例では、層（１６）と（２
４）は接地プレーンであり、例えばバイア（１４ｃ）に
より相互接続してＩＣへの接地接続を行なうのに使用す
る。層（２８）は接地プレーン（１６）と（２４）の存
在により一定特性インピーダンスの信号伝送路（ラン）
が複数形成される。また、層（２８）は電源ラインも含
んでもよい。この層（３２）はマイクロストリップライ
ンの信号ラン、即ち層（３２）と接地プレーン（２４）
間のポリイミド層の厚さの２倍の一様な幅を有し、はり
一様な特性インピーダンスを有する。或いは電源ライン
等には任意形状で一様でない特性インピーダンスであっ
てもよい。
別の導体層をパターン化し°ζ可撓回路が透明になるよ
うにする。よって、接地プレーン（１６）（２４）は可
撓回路全体にわたり連続ではなくバイア（■４）の領域
で細いストリップ状である。しかし、バイアから離れた
場所では実質的に連続である。信号又は電源層の中には
異なるバイアに接続された２以上の別個の導体ランを形
成するようパターン化してもよい。また、導体ランの中
には選択されたパーツ間の外部相互接続を必要とするＩ
Ｃの場合には２以上のバイアに接続してもよい。
うにする。よって、接地プレーン（１６）（２４）は可
撓回路全体にわたり連続ではなくバイア（■４）の領域
で細いストリップ状である。しかし、バイアから離れた
場所では実質的に連続である。信号又は電源層の中には
異なるバイアに接続された２以上の別個の導体ランを形
成するようパターン化してもよい。また、導体ランの中
には選択されたパーツ間の外部相互接続を必要とするＩ
Ｃの場合には２以上のバイアに接続してもよい。
ｕＪ撓回路の接続点をパッド（４）に直接位置合せする
代りに、チップの四隅の位置を合わせる位置合せマーク
を可撓回路の面（５）にプリントしてチップをこれらマ
ークを基準にして可撓回路（８）と位置合せするように
してもよい。可撓回路（８）をその而（５）を上向きに
して顕ｗＩ鏡の台に乗せ、チップ（４）の面（６）をＦ
向きにしてβＪ撓回路（８）の上に重ねてもよい。
代りに、チップの四隅の位置を合わせる位置合せマーク
を可撓回路の面（５）にプリントしてチップをこれらマ
ークを基準にして可撓回路（８）と位置合せするように
してもよい。可撓回路（８）をその而（５）を上向きに
して顕ｗＩ鏡の台に乗せ、チップ（４）の面（６）をＦ
向きにしてβＪ撓回路（８）の上に重ねてもよい。
チップ（４）の四隅を位置合せマークに合わせる。加熱
コレットを用い、チップを加熱し、パッド（４）を半田
付けにより接続点（２０）に固定する。この方法による
と、ｐＪ撓回路（８）は最早透明である必要がないので
、更に多層構造とすることが可能である。
コレットを用い、チップを加熱し、パッド（４）を半田
付けにより接続点（２０）に固定する。この方法による
と、ｐＪ撓回路（８）は最早透明である必要がないので
、更に多層構造とすることが可能である。
この場合、ｒｉＪ撓回路（８）は層（２４）の上に均一
特性インピーダンスではないが、接地ブレーン（２４）
の為に例えば４０９Ｆ以十の極めて低い未補償インピー
ダンスを有する複数の電源ラインを含んでもよい。
特性インピーダンスではないが、接地ブレーン（２４）
の為に例えば４０９Ｆ以十の極めて低い未補償インピー
ダンスを有する複数の電源ラインを含んでもよい。
第２図に示す如（、可撓回路（８）は夫々ＩＣチップの
パッドに接続する為のターミネーションポイントの多重
パターンを有する。この可撓回路は順次数個のチップに
接続され、接触パッドのターミネーションポイント間の
冶金的ボンディングにより、ＨＪｍ回路のターミネーシ
ョンポイントのパターンとチップの接触パターン間の位
置合せの為の可撓回路の操作が可撓回路と他のチップ間
で既に確立ずみの接続を妨害しない。
パッドに接続する為のターミネーションポイントの多重
パターンを有する。この可撓回路は順次数個のチップに
接続され、接触パッドのターミネーションポイント間の
冶金的ボンディングにより、ＨＪｍ回路のターミネーシ
ョンポイントのパターンとチップの接触パターン間の位
置合せの為の可撓回路の操作が可撓回路と他のチップ間
で既に確立ずみの接続を妨害しない。
ｉｉＪ撓回路（８）とＩＣチップのアセンブリを１対の
アルミニウム扱（４０）及び（４２）間に設けてｌＣパ
ッケージ（４３）を得る。第３図に示す如く、各チップ
の背面は板（４２）に直接接触させてヒートシンクを構
成し、ここでエラストマの圧力バッド（４４）が可撓回
路（８）と板（４０）間に挿入される。
アルミニウム扱（４０）及び（４２）間に設けてｌＣパ
ッケージ（４３）を得る。第３図に示す如く、各チップ
の背面は板（４２）に直接接触させてヒートシンクを構
成し、ここでエラストマの圧力バッド（４４）が可撓回
路（８）と板（４０）間に挿入される。
Ｂステージのエポキシ接着剤製の２個のフレーム（４６
）と（４８）を使用して板（４０）と（４２）を可撓回
路（８）に固定し、且つチップと可撓回路間の耐環境性
強化を行なう。
）と（４８）を使用して板（４０）と（４２）を可撓回
路（８）に固定し、且つチップと可撓回路間の耐環境性
強化を行なう。
その周縁部に、可撓回路は第２図に示す如く接触パッド
（５０）を有し、この接触パッドは可撓回路（８）の面
（５）に露出している。接触パッド（５０）はＥＣＢ（
５４）の開口（５２）の周囲に配置した多数の接触パッ
ド（図示せず）と位置合せ後配置している。板（４０）
のフランジ（５６）は板（４２）の端部より突出してお
り、また＆（４０）はパッケージ（４３）をＥＣＢ（５
４）に固定するのに使用される。
（５０）を有し、この接触パッドは可撓回路（８）の面
（５）に露出している。接触パッド（５０）はＥＣＢ（
５４）の開口（５２）の周囲に配置した多数の接触パッ
ド（図示せず）と位置合せ後配置している。板（４０）
のフランジ（５６）は板（４２）の端部より突出してお
り、また＆（４０）はパッケージ（４３）をＥＣＢ（５
４）に固定するのに使用される。
パッケージ（４３）の板（４２）はＥＣＢ（５４）の−
例（６０）から開口に向って配し、この開口内に挿入さ
れ、＆（４０）はそのフランジ部（５６）がＥＣＢ（５
４）の−側（６０）で残ってＥＣＢ（５４）とオーバー
ラツプしている。フレーム（５８）はＥＣＢ（５４）の
反対側（６２）で開口のまわりに配置される。基板（５
４） 、可撓回路（８１，＆ （４０）及びフレーム（
５８）にはすべて穴（可撓回路（８）のものは第２図中
（６４）で示す）が予め形成され、これにボルト（図示
せず）が挿入されてパッケージ（４３）をＥＣＢ（５４
）に固定する。＆（４０）のフランジ部（５６）と可撓
回路（８）間の圧力バッド（６４）は接触圧を与え、ｌ
ｉＩ撓回路（８）の接触パッドとＥＣＢ（５４）の接触
パッド間の圧着を維持する。圧カバソド（４４）は接触
圧を与えてチップ（２）と板（４２）間に良好な熱導電
接触を維持する。本発明の好適実施例ではチップ（２）
のバルク体をｔ＆（４２）から電気的に絶縁する必要が
なく、従ってチップ（２）と扱（４２）間に誘電体を間
挿する必要はない。しかし、チップ全体の絶縁が必要な
場合には、熱伝導性を失わない程度に薄い誘電体層をチ
ップ（２）と＆（４２）間に間挿ずれば殆んどの目的は
達成される。
例（６０）から開口に向って配し、この開口内に挿入さ
れ、＆（４０）はそのフランジ部（５６）がＥＣＢ（５
４）の−側（６０）で残ってＥＣＢ（５４）とオーバー
ラツプしている。フレーム（５８）はＥＣＢ（５４）の
反対側（６２）で開口のまわりに配置される。基板（５
４） 、可撓回路（８１，＆ （４０）及びフレーム（
５８）にはすべて穴（可撓回路（８）のものは第２図中
（６４）で示す）が予め形成され、これにボルト（図示
せず）が挿入されてパッケージ（４３）をＥＣＢ（５４
）に固定する。＆（４０）のフランジ部（５６）と可撓
回路（８）間の圧力バッド（６４）は接触圧を与え、ｌ
ｉＩ撓回路（８）の接触パッドとＥＣＢ（５４）の接触
パッド間の圧着を維持する。圧カバソド（４４）は接触
圧を与えてチップ（２）と板（４２）間に良好な熱導電
接触を維持する。本発明の好適実施例ではチップ（２）
のバルク体をｔ＆（４２）から電気的に絶縁する必要が
なく、従ってチップ（２）と扱（４２）間に誘電体を間
挿する必要はない。しかし、チップ全体の絶縁が必要な
場合には、熱伝導性を失わない程度に薄い誘電体層をチ
ップ（２）と＆（４２）間に間挿ずれば殆んどの目的は
達成される。
以上、本発明を一実施例に基づき説明したが、本発明の
要旨を逸脱することなく種々の変形変更がｉｊ■能であ
るので、本発明はこの実施例に限定されるものではない
こと勿論である。例えば、可撓回路は上述の実施例では
ポリイミドｊ―をスプレーするごとにより製造したが、
可撓性誘電体層を積、＋ｉｉＩして可撓回路を形成する
ことも可能である。この場合にはスプレー形成の場合よ
りも厚い誘電体ｊ−となるので、可撓回路を通して位置
合せできるようにする為には、誘電体としてポリイミド
より１）透明な材料を使用する必要があろう。相互接続
面内に多数の接触パッドを有するＩＣチップに通用する
場合、本発明は特に有益であるが、本発明はまた相互接
続面の外縁のみに接触パッドを有するチップにも適用６
■能である。しかし、板（４０）はそれ自体セラミック
基板であって導体ランを有すると共に例えばサーフェス
マウンティング（面取付け）法によりそれに取付けた電
気部品を有するものでもよい。
要旨を逸脱することなく種々の変形変更がｉｊ■能であ
るので、本発明はこの実施例に限定されるものではない
こと勿論である。例えば、可撓回路は上述の実施例では
ポリイミドｊ―をスプレーするごとにより製造したが、
可撓性誘電体層を積、＋ｉｉＩして可撓回路を形成する
ことも可能である。この場合にはスプレー形成の場合よ
りも厚い誘電体ｊ−となるので、可撓回路を通して位置
合せできるようにする為には、誘電体としてポリイミド
より１）透明な材料を使用する必要があろう。相互接続
面内に多数の接触パッドを有するＩＣチップに通用する
場合、本発明は特に有益であるが、本発明はまた相互接
続面の外縁のみに接触パッドを有するチップにも適用６
■能である。しかし、板（４０）はそれ自体セラミック
基板であって導体ランを有すると共に例えばサーフェス
マウンティング（面取付け）法によりそれに取付けた電
気部品を有するものでもよい。
以上説明したとおり、本発明の集積回路パッケージによ
ると、透明多層構成の可撓回路の接触パッドと複数のＩ
Ｃチップの接触パッドとを位置合せして弾性パッドを介
してヒートシンクを構成する板状体で挟持する。それ故
に、多数のチップで構成される複雑な大規模電子回路を
ウェハレベルで構成することによる低歩留り、又は低作
業性。
ると、透明多層構成の可撓回路の接触パッドと複数のＩ
Ｃチップの接触パッドとを位置合せして弾性パッドを介
してヒートシンクを構成する板状体で挟持する。それ故
に、多数のチップで構成される複雑な大規模電子回路を
ウェハレベルで構成することによる低歩留り、又は低作
業性。
低効率を配してチンプレベルで構成し得るので、作業能
率がよく、高い歩留りが得られる。また、口Ｊ撓回路は
多層構造であるので高密度・多ビン構成が可能であり、
透明であるのでＩＣチップの接触パッドとの位置合せが
簡単且つ確実である。
率がよく、高い歩留りが得られる。また、口Ｊ撓回路は
多層構造であるので高密度・多ビン構成が可能であり、
透明であるのでＩＣチップの接触パッドとの位置合せが
簡単且つ確実である。
第１図は本発明による集積回路パッケージの一実施例の
部分拡大断面図、第２図は可撓性相互接続回路の一例の
平面図、第３図は第１図の集積回路パッケージを回路基
板に取付けた状態を示す開面図である。 （２）はＩＣチップ、（４）は接触パッド、（８）は司
！ｆ１回路、（４３）は集積回路パッケージ、（４０）
、 （４２）は放熱用板状体、（５４）は回路基板
、（４４）はエラストマ圧力パッドである。
部分拡大断面図、第２図は可撓性相互接続回路の一例の
平面図、第３図は第１図の集積回路パッケージを回路基
板に取付けた状態を示す開面図である。 （２）はＩＣチップ、（４）は接触パッド、（８）は司
！ｆ１回路、（４３）は集積回路パッケージ、（４０）
、 （４２）は放熱用板状体、（５４）は回路基板
、（４４）はエラストマ圧力パッドである。
Claims (1)
- 【特許請求の範囲】 １、夫々一面に複数の接触パッドを有する複数の集積回
路チップと、該集積回路チップの各接触パッドに対応す
る接触パッド及び他の回路との相互接続部が形成された
多層構成の可撓回路と、上記集積チップ及び可撓回路を
挟持固定する放熱板状部材とを具える集積回路パッケー
ジ。 ２、上記可撓回路の少なくとも接触パッド部近傍を透明
としたことを特徴とする特許請求の範囲第１項記載の集
積回路パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US736205 | 1985-05-20 | ||
| US06/736,205 US4628406A (en) | 1985-05-20 | 1985-05-20 | Method of packaging integrated circuit chips, and integrated circuit package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6224658A true JPS6224658A (ja) | 1987-02-02 |
| JPH0691180B2 JPH0691180B2 (ja) | 1994-11-14 |
Family
ID=24958941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61116035A Expired - Lifetime JPH0691180B2 (ja) | 1985-05-20 | 1986-05-20 | 集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4628406A (ja) |
| JP (1) | JPH0691180B2 (ja) |
| DE (1) | DE3616493A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| US4796156A (en) * | 1987-12-04 | 1989-01-03 | General Electric Company | Self packaging chip mount |
| US5216807A (en) * | 1988-05-31 | 1993-06-08 | Canon Kabushiki Kaisha | Method of producing electrical connection members |
| JP2702507B2 (ja) * | 1988-05-31 | 1998-01-21 | キヤノン株式会社 | 電気的接続部材及びその製造方法 |
| US4914829A (en) * | 1988-12-16 | 1990-04-10 | Ag Communication Systems Corporation | Image alignment indicators |
| US4928061A (en) * | 1989-03-29 | 1990-05-22 | International Business Machines Corporation | Multi-layer printed circuit board |
| FR2659495B1 (fr) * | 1990-03-06 | 1997-01-24 | Andre Schiltz | Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication. |
| US5357403A (en) * | 1990-06-29 | 1994-10-18 | General Electric Company | Adaptive lithography in a high density interconnect structure whose signal layers have fixed patterns |
| US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
| US5258330A (en) * | 1990-09-24 | 1993-11-02 | Tessera, Inc. | Semiconductor chip assemblies with fan-in leads |
| US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
| US7198969B1 (en) | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5196652A (en) * | 1990-12-26 | 1993-03-23 | Xerox Corporation | Wireless electrical connections of abutting tiled arrays |
| US5291064A (en) * | 1991-04-16 | 1994-03-01 | Nec Corporation | Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing |
| US5973910A (en) * | 1991-12-31 | 1999-10-26 | Intel Corporation | Decoupling capacitor in an integrated circuit |
| US5472900A (en) * | 1991-12-31 | 1995-12-05 | Intel Corporation | Capacitor fabricated on a substrate containing electronic circuitry |
| US5285017A (en) * | 1991-12-31 | 1994-02-08 | Intel Corporation | Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias |
| US5414221A (en) * | 1991-12-31 | 1995-05-09 | Intel Corporation | Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias |
| US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
| US5261593A (en) * | 1992-08-19 | 1993-11-16 | Sheldahl, Inc. | Direct application of unpackaged integrated circuit to flexible printed circuit |
| US5414298A (en) * | 1993-03-26 | 1995-05-09 | Tessera, Inc. | Semiconductor chip assemblies and components with pressure contact |
| KR960705359A (ko) * | 1993-09-13 | 1996-10-09 | 폴 와인스타인 | 금속 전자 패키지에서의 플립칩(Flip chip in metal electronic packages) |
| US5820014A (en) | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
| US5614377A (en) | 1994-02-28 | 1997-03-25 | Myco Pharmaceuticals, Incorporated | Methods for identifying inhibitors of fungal pathogenicity |
| WO1996008037A1 (en) * | 1994-09-06 | 1996-03-14 | Sheldahl, Inc. | Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture |
| US5719749A (en) * | 1994-09-26 | 1998-02-17 | Sheldahl, Inc. | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board |
| US5929517A (en) | 1994-12-29 | 1999-07-27 | Tessera, Inc. | Compliant integrated circuit package and method of fabricating the same |
| US5937515A (en) * | 1995-04-25 | 1999-08-17 | Johnson; Morgan T. | Reconfigurable circuit fabrication method |
| US5994152A (en) | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| US5937276A (en) | 1996-12-13 | 1999-08-10 | Tessera, Inc. | Bonding lead structure with enhanced encapsulation |
| US5938452A (en) * | 1996-12-23 | 1999-08-17 | General Electric Company | Flexible interface structures for electronic devices |
| US5900674A (en) | 1996-12-23 | 1999-05-04 | General Electric Company | Interface structures for electronic devices |
| US5891753A (en) | 1997-01-24 | 1999-04-06 | Micron Technology, Inc. | Method and apparatus for packaging flip chip bare die on printed circuit boards |
| RU2133522C1 (ru) | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Способ изготовления и контроля электронных компонентов |
| US6117797A (en) | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Attachment method for heat sinks and devices involving removal of misplaced encapsulant |
| US6288905B1 (en) * | 1999-04-15 | 2001-09-11 | Amerasia International Technology Inc. | Contact module, as for a smart card, and method for making same |
| TW434821B (en) * | 2000-02-03 | 2001-05-16 | United Microelectronics Corp | Allocation structure of via plug to connect different metal layers |
| US6897565B2 (en) | 2001-10-09 | 2005-05-24 | Tessera, Inc. | Stacked packages |
| US6977440B2 (en) | 2001-10-09 | 2005-12-20 | Tessera, Inc. | Stacked packages |
| US7335995B2 (en) | 2001-10-09 | 2008-02-26 | Tessera, Inc. | Microelectronic assembly having array including passive elements and interconnects |
| DE102012103217B3 (de) * | 2012-04-13 | 2013-08-22 | Elka-Elektronik Gmbh | Steuerungsgerät für ein Gebäudeinstallationssystem |
| US11497468B2 (en) | 2018-12-21 | 2022-11-15 | Fujifilm Sonosite, Inc. | Ultrasound probe |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5747965A (en) * | 1980-08-30 | 1982-03-19 | Yoshida Kogyo Kk | Beam connecting liquid treating apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4109377A (en) * | 1976-02-03 | 1978-08-29 | International Business Machines Corporation | Method for preparing a multilayer ceramic |
| JPS57166051A (en) * | 1981-04-06 | 1982-10-13 | Mitsubishi Electric Corp | Semiconductor device |
-
1985
- 1985-05-20 US US06/736,205 patent/US4628406A/en not_active Expired - Fee Related
-
1986
- 1986-05-16 DE DE19863616493 patent/DE3616493A1/de not_active Ceased
- 1986-05-20 JP JP61116035A patent/JPH0691180B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5747965A (en) * | 1980-08-30 | 1982-03-19 | Yoshida Kogyo Kk | Beam connecting liquid treating apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691180B2 (ja) | 1994-11-14 |
| US4628406A (en) | 1986-12-09 |
| DE3616493A1 (de) | 1986-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6224658A (ja) | 集積回路パツケ−ジ | |
| US4509096A (en) | Chip-carrier substrates | |
| JPH0226391B2 (ja) | ||
| US5201451A (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| US5182632A (en) | High density multichip package with interconnect structure and heatsink | |
| US5159535A (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| JP2703745B2 (ja) | マルチダイパッケージ装置 | |
| US6853058B2 (en) | Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member | |
| TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US7196418B2 (en) | Semiconductor device and stacked semiconductor device that can increase flexibility in designing a stacked semiconductor device | |
| US5170931A (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| JP5198265B2 (ja) | 薄型可撓性基板の平坦な表面を形成する装置及び方法 | |
| JPH05183280A (ja) | マルチチップ・モジュール | |
| JPH0550134B2 (ja) | ||
| JPS61111561A (ja) | 半導体装置 | |
| JPH04273466A (ja) | 電子回路とその熱制御 | |
| US6090633A (en) | Multiple-plane pair thin-film structure and process of manufacture | |
| US5138429A (en) | Precisely aligned lead frame using registration traces and pads | |
| KR960016006B1 (ko) | Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치 | |
| EP0281899B1 (en) | Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate | |
| JPH0864636A (ja) | 電子デバイス組立体 | |
| JPH0135484Y2 (ja) | ||
| WO1999022553A1 (en) | Transistor clamp | |
| JPH03142943A (ja) | 半導体装置とプリント配線板構造の組合せ | |
| JPH07297359A (ja) | マルチチップモジュールとマルチチップモジュール用コネクタ |