KR960016006B1 - Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치 - Google Patents

Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치 Download PDF

Info

Publication number
KR960016006B1
KR960016006B1 KR1019920014263A KR920014263A KR960016006B1 KR 960016006 B1 KR960016006 B1 KR 960016006B1 KR 1019920014263 A KR1019920014263 A KR 1019920014263A KR 920014263 A KR920014263 A KR 920014263A KR 960016006 B1 KR960016006 B1 KR 960016006B1
Authority
KR
South Korea
Prior art keywords
top surface
substrate
chip
tab
thermally conductive
Prior art date
Application number
KR1019920014263A
Other languages
English (en)
Inventor
에스. 콘티 알프레드
Original Assignee
선 마이크로시스템즈 인코오퍼레이티드
마이클 에이치. 모리스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선 마이크로시스템즈 인코오퍼레이티드, 마이클 에이치. 모리스 filed Critical 선 마이크로시스템즈 인코오퍼레이티드
Application granted granted Critical
Publication of KR960016006B1 publication Critical patent/KR960016006B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/5317—Laminated device

Abstract

내용없음

Description

TIB 기술을 이용한 디바이스의 상호 접속방법 및 장치
제1도는 TAB 공정에 의해 내·외부 빔 리드를 갖는 다이의 평면도.
제2(a)도는 본 발명에 따라서 제조되고, 외부 빔 리드가 다이 윗표면과 평행하게 연장된 제1도에 도시된 다이의 측면도.
제2(b)도는 TAB 빔 리드를 구부러뜨려 조립을 용이하게 한 종래 기술의 측면도.
제3도는 패키징 기판의 동공내에 수용되고 TAB로서 패키지된 다이를 갖는 본 발명인 멀티-칩 모듈 평면도.
제4도는 다이와 히트싱크 사이의 접촉을 표시하기 위해 제3도의 4-4선을 따라 취해진 멀티-칩 모듈의 단면도.
[본 발명의 분야]
본 발명은 테이프 자동 본딩(Tape Automated Bonding, TAB) 기술을 사용해서 전자소자를 패키징하는 것에 관한 것이며, 좀더 상세히는 TAB 공정이 적용된 반도체 다이가 멀티-칩 모듈(MCM)의 패키징 기판안으로 수용되어 히트싱크(heatsink)에 의해 냉각되는 보드내 TAB(TAB In Board, TIB) 패키징에 관한 것이다.
[종래 기술]
최근 몇년 동안 집적회로와 같은 반도체 디바이스는 인간의 머리카락 직경 정도의 크기를 갖는 작은 권선에 의해 외부에 연결되었다.
말할 것도 없이 이러한 상호 접속 절차는 까다롭고, 자동화하기에는 정밀한 제조장비를 필요로 했다. 또한 리드수가 증가함에 따라 와이어본딩은 상당한 노력을 필요로 했다. 이것은 곧 인간의 실수에 기인한 잘못으로 인해 장치의 오동작의 위험뿐 아니라 제조원가를 증가시켰다.
더욱이 더 고속의 회로는 더 많은 상호 접속을 요구하고 VLSI 회로의 표면적이 더욱 작아짐에 따라 권선의 상호 접속에 대한 제조상의 제한은 더욱 더 두드러졌다. 어떤 디바이스의 리드수가 300 이상을 넘어감에 따라, 그러한 공간적 제한은 종래 와이어본딩 공정의 처리능력을 상당히 벗어난 것이었다.
다행히 테이프 자동 본딩(TAB) 패키징 기술의 개발로 인해 반도체 디바이스에 있어 상호 접속을 자동으로 조립하는 기회가 급격히 향상되었다.
1972년에 TAB 기술은 제너럴 일렉트릭사에 의해 개발되었다.
이 기술은 당시 자동 본딩 머신에 의해 조작될 수 있었던 상호 접속을 갖는 상대적으로 작고, 다중 권선인 패키지에 쉽게 채택될 수 있었다.
실제로 현재 TAB 기술은 멀티-칩 TAB의 영역으로 옮겨가고 있으며, 여기에서는 몇배 조밀하게 권선된 칩을 작은 영역에 채운다.
TAB 기술은 또한 다중 층 기판의 구성을 용이하게 한다.
많은 변형이 있을 수 있겠지만 보통의 TAB 패키징 공정은 아래의 단계를 포함한다. 이 공정을 시작하기 위해서는 35 내지 105미리미터 폭을 갖는 폴리이미드 막의 스트립이 필요하다. 폴리이미드 막은 사진필름과 유사하며, Tedlar, Kapton 혹은 Mylar 같은 상표명을 갖고 상업적으로 알려져 있다. 캐리어 테이프라고 불리우는 막은 그것의 길이방향을 따라 다수의 개구와 윈도우를 갖는다. 스프로킷 홀은 일반 사진필름에서와 같이 가장자리를 따라 대등하게 공간을 두고 위치한다.
전기전도 금속으로 이루어진 얇은 호일이 캐리어 테이프의 표면에 얇게 적층된다. 이 금속 호일은 보통 구리가 기본이 된 물질이며 대략 0.5 내지 3mil 정도의 극히 얇은 두께로 만들어진다.
포토레지스트 혹은 포토리소그래피 공정을 통해서 이 금속 호일은 에칭되어 소위 빔 리드라고 알려진 캔틸레버 리드(cantilevered leads)를 형성한다.
캐리어 테이프에서의 개구와 거의 만나게 되는 금속 호일내에 제공된 개구는 반도체 칩 혹은 다이가 통과하도록 허용한다.
빔 리드가 개구위에 놓여지므로, 이 빔 리드는 반도체 칩이 개구를 통해 삽입될때 이 반도체 칩에 대한 전기적 접속위치에 놓이게 된다.
반도체 칩은 빔 리드와 정렬하기 위해 그것의 표면상에서 위치한 본딩패드를 가지게 된다. 그후 빔 리드를 반도체 칩에 부착하기 위해 열압착 본딩 공정이 이용된다. 알려져 있듯이, 열압착 공정은 본드를 형성하기 위해 열 즉, 가열된 압판을 이용해서 패드에 대해서 빔 리드를 압착한다.
중요한 것은 빔 리드는 그의 대향단이 캐리어 테이프내 다른 윈도우 또는 개구위로 연장되어 이들 리드가 다른 칩, 팩킹 칩 캐리어, 혹은 기판에 결합될 수 있도록 각 양단에 본딩될 수 있는 것이다.
다시 말해, 내부 빔 리드는(내부 리드본딩 즉, ILB라 불리우는) 다이에 부착되고 외부 빔 리드는 패키지 혹은(외부 리드본딩 즉, OLB라 불리우는) 다른 디바이스에 부착된다. 자동화로서 대량 생산하기 위해서 캐리어 테이프의 가장자리를 따라 스프로킷 홀은 다수 작동 스테이션을 지나서 테이프의 증가되는 공급을 허용하여, 이들중 하나는 한꺼번에 열압착을 이용해서 모든 리드를 본딩한다. 본드를 형성한 후 그 구조를 폴리머 물질로 코팅함으로서 반도체 칩상의 상호 접속을 감싸는 것이 보통이다.
그 폴리머 물질은 적소에서 굳어져서 상호 접속에 대해 힘을 부여한다.
그러나 TAB 패키징 기술은 여전히 많은 제한을 가지고 있다.
그러한 제한중 하나는 TAB 패키징이 멀티-칩 모듈 또는 MCA 기술과 결합되어 사용될때 나타난다. 일반 용어로서 MCM은 몇개의 다이를 실리콘 기판에 본딩하는 기술이다. 각 다이간의 상호 접속은 리소그라픽 공정 혹은 TAB 기술에 의해 수행될 수 있다.
하나의 응용분야인 PC 워크스테이션에서 처리 데이타의 능력을 높은 준위까지 높이는데 MCM 기술이 요구됨은 잘 이해할 수 있다.
IC간의 거리를 좁힘으로서 IC의 실행을 증대시키고, 그 부산물로서 귀중한 보드 공간을 유지하는 것이 가능하다.
현재 여러가지 MCM 기술이 존재한다. 이들은 보드상에 IC를 갖는 기본 FR4 시스터 보드로부터 특이한 실리콘 기판이 기본이 된 모듈까지 여러가지가 있다.
그러나 MCM은 문제점을 갖고 있는데, 즉 예를들어 어떤 누군가가 여러 회사들로부터 복수의 IC를 구입해서 특정 MCM 을 만들려고 할때 부딪치는 하나의 쟁점은 많은 회사들이 자기들과 경쟁관계에 있는 어느누구에 의해서도 자기회사 웨이퍼의 특정 데이터가 알려지기를 바라지는 않는다는 사실이다.
또다른 쟁점은 열처리에 관한 것이다. 산업체들이 실리콘 IC가 더욱 빠른 속도로 진행되기를 요구함에 따라, 통상 더 많은 에너지가 필요하다. 열처리 문제를 더욱 악화시키는 것은 보드 공간을 최대로 이용하기 위해 IC를 근접해서 패킹시키는 통상의 작업이고 이것으로 인해 더 많은 열의 축적을 발생시킨다.
또다른 본 쟁점은 재가동성(reworkabilily)에 관한 것이다.
예를들어 통상의 파이브 칩 MCM의 총 생산을 조사할때, 몇몇 MCM이 재수리 혹은 재가동이 필요함을 알 수 있다.
그러나 만약 그 MCM이 쉽게 수리가 되지 않을 경우 MCM으로부터 회복될 수 없는 IC로 인해 엄청난 소득을 잃게 된다.
MCM에 대한 또다른 매우 중요한 관심사는 검사능력(testability)이다.
MCM 사용자는 타당한 모듈 생산을 얻을 수 있도록 MCM이 조립되기 전에 그 디바이스를 미리 테스트할 수 있어야만 한다.
MCM에서 미리 테스트하는 것이 가능하지 않다는 사실을 알고 난 후에는 이미 조립비용 뿐 아니라 상당히 많은 재료비를 잃은 상황이다.
MCM에 대한 마지막 관심사는 융통성 있는 제조능력이다.
즉, 엄청난 자본투자 없이는 모방할 수 없는 고가의 IC 제조환경에 의존하지 않고 누구든지 한 회사에 대해 MCM을 생산할 수 있는 능력을 일컫는다.
이러한 관점에서 명백하듯이 MCM 기술에서는 전술한 모든 관심사에 주의하는 것이 필요하다.
따라서, 본 발명의 목적은 누구이든 이용가능한 현존하는 현행 상호 접속 기술을 사용해서 MCM 기술을 향상시키는 것이다
본 발명의 다른 목적은 칩과 칩간의 공간이 극히 좁아지더라도 양호한 신호 속도와 우수한 보드영역을 유지할 수 있게 하는 것이다.
본 발명의 또다른 목적은 특별한 설비없이도 쉽게 행할 수 있는 소자의 사전 검사능력을 제공하는 것이다.
본 발명의 나머지 목적들은 패키지에서 열의 축적을 조절하고; 상이한 IC 벤더 칩에서의 혼합능력을 달성하고; MCM의 내부 구성을 간소화하고; 현존하는 툴을 이용해서 결함이 있는 MCM을 재가동시키는 것을 포함한다.
[발명의 요약]
본 발명은 냉각시킬 목적으로 패키지에 채택되는 히트싱크를 갖는 보드 패키징에서 TAB에 관한 것이다. 본 발명에 따라서 몇몇의 반도체 칩이 폴리이미드 혹은 세라믹 재료로 만들어지는 MCM 패키징 기판 안에 수용된다.
IC 칩 혹은 다이간의 상호 접속은 당해 기술에서 알려진 TAB 기술에 의해 행해진다. 그러나 종래 TAB기술과는 달리 본 발명은 외부 빔 리드를 구부릴 필요가 없는 TAB 기술을 제공한다.
사실 리드는 다이가 설치될때 MCM 기판의 윗표면에 대해 거의 평행하고 곧게 유지된다.
빔 리드를 상대적으로 곧게 유지시키기 위해, 본 발명에서는 다이를 MCM 패키징 기판 안으로 움푹 들어가게 한다.
그러기 위해서 패키징 기판은 다이의 형상과 일치하는 커트-아웃트 또는 동공을 갖는다. 그후 다이가 이 동공안으로 밀려 내려가서 그것의 윗표면이 실제적으로 패키징 기판의 윗표면과 일치된다. 이러한 특정 방향에서 외부로 뻗어 있는 외부 빔 리드는 기판의 윗표면을 덮는다.
나머지 모든 면에 있어서는 나머지 남아있는 상호 접속은 종래와 같다.
다이로부터 연장되는 신호, 전원 및 그라운드 내부 빔 리드는 종래 TAB 기술에 의해 이미 형성되어 있다.
그후 외부 빔 리드는 패키징 기판상에 형성되고 미리 배열된 신호통로에 본딩되며, 여기서 신호통로는 패키징 기판의 외부로 뻗어 있는 핀과 연결된다.
냉각시킬 목적으로, 본 발명은 패키징 기판의 바닥면 안에 들어가는 구리슬럭(Copper slug) 같은 히트싱크를 제공한다.
다이를 설치하기 전에 히트싱크를 기판의 하측에 위치한 리세스 안으로 삽입하고 리세스와 히트싱크 사이의 마찰결합에 의해 적소에 유지된다.
그후 다이는 기판의 윗표면으로부터 그들의 각각의 동공안으로 밀려 내려간다. 이 동공은 리세스와 교통하므로 다이의 바닥은 히트싱크의 윗면과 맞물리는 깊이까지 내려갈 수 있다.
당해 기술분야에서 알려진 어떠한 본딩 혹은 결합 공정도 다이를 히트싱크에 부착해서 열접합을 형성하는데 사용될 수 있다
그러나 본 발명의 바람직한 실시예에서는 다이를 히트싱크에 본딩하는데 유연 열도관(compliant thermal conduit, CTC) 열결합 공정이 사용된다.
이 공정은 공동 출원중인 미국 특허출원(번호 : 07/589,094)에 개시되어 있다.
간단히 언급하면, 이 공정은 유연하고 열전도성인 열가소성 재료를 결합부위에 주입하는 과정을 포함한다. 이 재료는 경화되어서 열전달에 도움이 되는 가요성 본드를 형성한다.
주로 전도를 통해서 작동중 다이에 의해 발생된 열은 열접합을 통해 히트싱크로 전달되며, 이 히트싱크는 다시 열을 대기중으로 전달한다.
또한 MCM을 마더보드에 조립할때 패키징 기판이 반전된다.
일단 설치후 반전되면 패키지 기판의 아랫면은 위로 향하고 따라서 히트싱크도 마찬가지로 위로 향한다. 그러므로 반전된 위치는 마땅히 히트싱크로부터 유출된 열을 대류시키는데 도움이 된다.
그러므로, 본 발명은 종래 기술에 비해 많은 진보성을 가지고 있다.
우선 칩 벤더를 분리시킬 수 있으므로 이 완성된 제품을 웨이퍼 수준까지 인도할 필요가 없다. 따라서 벤더는 칩에 관련된 독점적인 비밀이 알려지는 것에 대해 신경쓸 필요가 없다. 두번째로 테이프 캐리어내에 개별 TAB 성분을 가짐으로서 사전 검사능력을 용이하게 한다.
세번째로, TAB 패키징이 바람직한 실시예에서처럼 이용된다면 결함이 있는 칩의 재가동을 쉽게 할 수 있다.
네번째로, 제조 융통성이 가능한데 그 이유는 실제로 동일한 기판이 상이한 제품설계 및 환경에서 이용될 수 있기 때문이다.
또한 본 발명은 복수의 윈도우 TAB 패키지와 함께 사용을 위해 수정될 수 있다.
다섯번째로, 극히 강력한 열분산이 필요할때 히트싱크를 여러가지 냉각 구성에 손쉽게 채택되는 것이 가능하다 마지막으로, 본 발명은 또한 패키징 기판의 적층을 허용함으로써 다중 패키지 능력이 가능하다.
그 결과, 설비구입을 최대화하려는 사용자의 요구가 증가됨에 따라 MCM은 확장될 수 있다.
[본 발명의 상세한 설명]
아래의 설명에서는 특정 재료 및 구성과 같은 여러가지 상술이 본 발명의 더욱 완벽한 이해를 제공하고자 도입된다.
그러나 당해 분야의 기술자라면 그러한 상술없이도 본 발명을 실시할 수 있는 것을 이해할 것이다.
또한 예로, 본 발명을 모호하게 하지 않도록 하기 위해 이미 알려진 공지의 요소들은 상세하게는 표현하지 않는다.
본 발명은 테이프 자동 본딩(TAB) 기술을 이용해서 궁극적으로 멀티-칩 모듈(MCM) 패키징 기판의 동공내로 수용되는 반도체 IC 칩을 준비하는 장치 및 공정에 관한 것이다. 바람직한 실시예에서는 동공은 기판의 바닥면에 위치한 리세스내로 삽입되는 히트싱크와 교통한다.
그러므로 칩을 동공내로 밀어내리면 그 바닥면은 히트싱크와 맞물린다.
이같은 방식으로, 칩으로부터의 열전달은 효율적이며, 효과적인 MCM의 냉각이 가능하다. 이 기술은 보드내에서 TAB(TAB In Board)를 나타내는 TIB란 이름으로 명명된다.
바람직한 실시예에서 본 발명은 제1도의 평면도에서 도시된 것치럼 IC 칩 혹은 다이(10)를 제공한다. TAB 공정을 통하여 내부 리드(14)와 외부 리드(1b)는 TAB 폴리이미드 캐리어 테이프 혹은 막으로 형성된다.
TAB 공정에 따르면 개구 즉, 윈도우(18)가 개리어 테이프 내부로 커트됨으로서 다이(10)가 관통할 수 있다.
윈도우(18)와 빔 리드(14, 16)를 형성한 후 이어서 몇몇 캐리어 테이프가 제거된다. 이와같이 남아 있는 테이프를 테이프 몸체(12)라 칭한다
다이(10)가 윈도우(18)를 통해 삽입된 후, 내부 빔 리드(14)는 다이 표면상에 위치한 전기접촉패드(도시안됨)에 열압착되어 부착된다.
이러한 구성으로 내부 빔 리드(14)가 다이(10)와 접속되는 한편 외부 빔 리드(16)는 다른 디바이스와 접속된다.
특정 내부 빔 리드(14)를 특정 외부 빔 리드(16)와 상호 접속시킬 필요가 있으면 신호통로(도시안됨)가 테이프 몸체(12)의 표면상에 제공된다.
다이(10), 테이프 몸체(12) 및 빔 리드(14, 16)을 한데 뭉쳐 TAB 소자라 칭한다.
본 발명이 캐리어내 개별 TAB 소자를 이용해서 조립하기 전에 소자들을 사전 검사능력을 획득할 수 있다는 사실을 염두해 두는 것은 중요하다.
또한 바람직한 내부 접속으로서 TAB를 이용함으로서 본 발명은 MCM 재가동 현안을 풀게 된다.
본 발명의 독특한 특징은 손질된(trimmed-out) TAB 소자(22)에 있다.
본 발명에 따르면 빔 리드(14, 16)를 기계적으로 형성하는 것은 없다.
제2(a)도에 도시되는 것처럼 외부 빔 리드(16)는 구부릴 필요없이 평행하게 손질된다. 이것은 테이프 패키지상의 TAB 칩에 대해 최소한으로 리드길이를 줄인다.
반면에, 종래 TAB 소자는 제2(b)도에 도시된 것처럼 패키징 기판에 있어 조립을 용이하게 하기 위해 외부 빔 리드를 구부려서 즉, 오그라뜨리는 것이 요구된다. 그러나 구부림은 기계적 스트레스를 섬세한 리드에 발생시키며 따라서 리드가 파괴되거나 전도성을 해칠 위험이 증가한다.
본 발명에 따르면, TAB 소자(22)을 잘라낸 후 이것은 제3도의 평면도 도시되는 것처럼 패키징 기판(20)내에 설치된다.
제4도는 제3도의 4-4선 따라 취해진 단면도이다.
TAB 소자가 단순히 기판(20) 위에 위치하는 것이 아니라 기판내로 수용된다는 것을 여기서 명백히 알 수 있다. 설치된 각 다이(10)에 대해서 기판(20)은 그 안에 특정 칩(10)을 보유하는 웰 즉, 동공(24)을 갖는다.
신호통로(도시안됨)가 기판(20)의 표면 안으로 놓여진다.
결과적으로, IC 칩(10)이 동공(24) 안으로 내려가면 그것의 외부 빔 리드(16)는 이러한 신호통로에 본딩될 수 있다. 즉, 다른 디바이스에 접속된다.
신호통로는 칩(10)을 외부와 접속시키며, 기존의 신호 혹은 전력 전도체 혹은 그라운드로서 작용한다.
제4도의 단면도에 도시되는 것처럼, 곧게 뻗은 리드의 중요성을 볼 수 있다. 각 TAB 소자(22)는 TAB소자(22)의 윗면이 거의 기판(20)의 윗면(26)과 일치하는 깊이까지 동공(24)내로 내려간다. 외부 빔 리드(16)가 외부로 도달해서 신호통로와 접속하기 위해 윗면(26) 위로 평행하게 위치한다.
그러므로 이러한 곧게 뻗은 외부 빔 리드(16)으로 인해 멀티-칩 모듈 기판(20)에 대해 손쉬운 본딩을 할 수 있다.
물론 내·외부 빔 리드(14, 16)는 제1도에 도시되는 것처럼 구성을 가질 필요가 없다. 당해 기술자라면 특정 목적에 알맞은 다른 빔 리드 설계를 쉽게 고안해 낼 수 있다.
더욱이 멀티-칩 모듈 기판(20)내 TAB 소자(22)의 배열을 제3도에 도시된 6개 칩의 배치로부터 벗어나서 설계 요구를 만족시키도록 변형시킬 수 있다.
각 동공(24)은 기판(20)을 통해 수직하게 히트싱크(28)로 인도하는 통로이다. 실제 조립단계에서는 TAB 소자(22)에 앞서 히트싱크(28)를 기판(20)내에 장착한다. 히트싱크(28)는 제4도에 도시되는 것처럼 기판(20)의 바닥내의 리세스 안으로 삽입되는데 통상 히트싱크(28)을 리세스 안으로 힘으로 밀어넣어 맞춘다. 그러므로 두 구조 사이의 서로 간섭하는 맞춤은 예상치 못한 분해를 방지한다.
본 바람직한 실시예에서 히트싱크(28)는 구리 슬럭으로 만들어진다.
구리는 우수한 열전도체이며 기판(20) 아래의 공기중에 노출될때 그것의 커다란 표면적은 열을 발산시키기에 좋다.
본 기술분야에서 알려진 다른 열전도체도 사용할 수 있다
또한 본 기술분야에 알려진 다른 냉각장치와 어울리도록 히트싱크(28)를 꿰뚫거나 접속시킬 수 있다. 또한 히트싱크(28)상에 나사기둥을 장착할 수도 있다. 이와같이 히트싱크를 직접 다이에 접촉시키는 형태는 MCM 접근방법에 있어 독특하다. 이러한 열통로에 의해 열의 축적을 유효하게 제거할 수 있다. 만약 추가적인 냉각이 필요한 경우는 또다른 히트싱크 또는 히트파이프를 손쉽게 기판내에 이미 설치된 히트싱크에 첨가시킬 수 있다. 과용으로 인해 전력이 넘쳐서 부가되면 다이(10)로부터 열이 발생한다.
결과적으로, 다이(10)와 히트싱크(28) 사이의 접촉영역은 적절한 냉각을 하는데 특히 중요하다. 다이(10)의 바닥과 히트싱크(28)의 윗면 사이의 잘못된 접속은 열이 다이(10)로부터 발산되는 것을 막는다
열이 잘 전달되도록 하기 위해서는 특별한 공정이 필요하다.
본 발명은 각 다이(10)와 히트싱크(28)간을 열접합하는네 프린트회로 보드용 유연 열도관(Compliant Thermal Conduit For Printed Circuit Boards)이라는 공정을 채택했다. 이 공정은 선 마이크로시스템즈 인 코오퍼레이티드에 양도되고 1990년 9월 27일 출원되어 계속중인 미합중국 특허출원(번호 : 07/589,094)에 개시되어 있다.
간단히 설명하면, 이 다이 부착 공정은 다이(10)를 히트싱크(28)에 결합하기 위해 열을 잘 전달하는 열가소성 재료를 제공하는 과정을 포함한다.
우선 열가소성 재료를 녹여서 결합부위내에 어떠한 보이드(void)도 남아 있지 않도록 홀러보낸다. 그후 경화가 되면 본드가 굳어져서 더 이상의 유동이 발생하지 않지만 그 결합부위는 계속해서 유연성을 유지하고 있다.
바람직한 실시예에서, 열가소성 재료는 육방정계 보론 질화물이어야 하는데, 그외 본 기술분야에 알려진 caulk 또는 RTV 같은 재료들도 적절하다 중요한 것은 열가소성 재료의 유연한 성질은 기판(20)이 조립중 계속해서 휘어지더라도 열본드를 단단하게 유지한다는 것이다.
또다른 장점은 이 공정에 의해 이루어진 열결합 부위에는 다이(10)와 기판(20) 사이의 열전달율을 해칠 수도 있는 보이드가 생길 염려가 없다는 것이다.
또다른 실시예(도시안됨)에서, 본 발명은 패키징 기판을 동일한 방식으로 준비된 다른 기판상에 적재하는 것을 요구한다
기판내에 블라인드 바이어스가 형성되어 그들을 수직으로 상호 접속시킨다. 더욱이 전기접촉에 있어 180도 바뀔때마다 열출력을 다루기 위해 멀티-칩 모듈의 측면으로 열을 발산하는 냉각장치를 내장하는 것이 가능하다.
본 발명은 당해 기술분야에 알려진 마더보더로의 랜드 그리드 어래이(Land Grid Array) 상호 접속에 쉽게 이용될 수 있다.
본 발명에서 마더보더로의 접촉은 TAB 소자(22)와 동일면상에 있다.
MCM 조립후, 기판을 마더보더에 장착하는 동안 기판은 뒤바뀐다.
이것은 MCM에서 히트싱크(28)의 후면(즉 바닥면) 노출시킴으로서 그것의 방향은 열통로가 정확히 위로 향하도록 해서 열의 유동을 용이하게 한다.
이것은 또한 TAB IC을 취급하다 생길 수 있는 손상으로부터 보호해준다. 만약 추가적인 냉각이 필요하다면 노출선 히트싱크에 대해서 냉각 기술상의 풍부한 선택을 적용할 수 있다. 지금까지를 요약하면 본 발명은 복수의 윈도우 TAB 캐리어 테이프와 함께 훌륭히 이용될 수 있는 MCM 수단을 제공한다.
즉, TAB 캐리어 테이프는 수용된 복수의 IC 칩으로 만들어질 수 있다.
이 기술은 최소 신호통로 거리를 필요로 하는 두개 IC 칩 사이의 매우 근접한 결합을 얻는데 유용하다. 본 발명은 재가공을 허용하고 양호한 열처리를 제공하면서 이런 형태의 테이프 설계가 채택되도록 허용한다.

Claims (8)

  1. 윗면과 바닥면을 갖고 패키징 기판의 윗면내에 다수의 동공이 배치된 패키징 기판; 기판의 바닥면내로 수용되어 열전도수단의 윗표면이 동공들과 교통하는 열전도수단; 각각의 반도체 칩이 윗표면과 바닥표면을 갖고 윗표면이 전기접촉을 가지며, 그리고 동공 내부로 배치되어서 각 바닥표면이 열도전수단의 윗표면과 맛물리며 각 윗표면이 실제로 패키징 기판의 윗면과 일치하는 다수의 반도체 칩; 윗표면과 바닥표면을 갖고 다수의 개구를 내부에 가지며, 윗표면에는 윗표면에 형성되고 기판의 윗면과 동일 면상으로 막 주변에서 개구로부터 내외부로 돌출되는 다수의 빔 러드가 제공되고, 칩이 개구를 통해 돌출되고 빔 리드가 전기접촉에 접속되는 정렬로 기판의 윗면에 설치되는 가요성 유전체막; 및 빔 리드를 외부신호, 전원 또는 그라운드 소오스에 접속하기 위해 기판상에 배치된 상호 접속수단으로 이루어지는 것을 특징으로 하는 멀티-칩 모듈.
  2. 제1항에 있어서, 칩들은 유연하고 열전도성인 열가소성 재료를 이용해서 열전도수단에 부착되는 것을 특징으로 하는 멀티-칩 모듈.
  3. 제2항에 있어서, 기판이 세라믹 재료로 만들어지는 것을 특정으로 하는 멀티-칩 모듈.
  4. 제2항에 있어서, 기판이 폴리이미드 재료로 만들어지는 것을 특징으로 하는 멀티-칩 모듈.
  5. 제2항에 있어서, 막이 폴리이미드 재료로 만들어지는 것을 특징으로 하는 멀티-칩 모듈.
  6. 제2항에 있어서, 열전도수단이 구리 슬럭인 것을 특징으로 하는 멀티-칩 모듈.
  7. 제2항에 있어서, 유연하고 열전도성인 열가소성 재료가 육방정계 보론 질화물인 것을 특징으로 하는 멀티-칩 모듈.
  8. 멀티-칩 모듈을 제조하는 방법에 있어서, 윗표면과 바닥표면을 가지며 그 윗표면이 전기접촉을 포함하는 다수의 반도체 칩을 제공하는 단계; 빔 리드가 막 주변에서 개구로부터 내외부로 돌출하도록 내부에 형성된 개구와 위에 형성된 빔 리드를 갖는 가요성 유전체막을 칩의 윗표면상에 적층시키는 단계, 여기서 그 칩은 개구를 통과하고; 칩의 윗표면상에서 빔 리드를 전기접촉에 부착하는 단계; 윗면과 바닥면을 갖는 기판, 윗면내에 배치되는 다수의 동공, 및 윗면상에 배치되는 신호통로를 갖는 기판을 제공하는 단계; 기판의 바닥면 내부에 윗표면과 바닥표면을 갖는 열전도수단을 수용해서 열전도수단의 윗표면이 동공들과 교통하는 단계; 칩의 바닥표면이 열전도수단의 윗표면과 맞물리고 빔 리드가 기판의 윗면과 동일면상에 있도륵 기판의 동공 안으로 칩을 삽입하는 단계; 유연하고 열전도성인 열가소성 재료를 열전도수단 사이에 가하여 그 열가소성 재료를 경화되게 함으로서 열전도수단의 윗표면에 침의 바닥표면을 부착하는 단계; 및 기판상에서 빔 리드를 신호통로에 부착하는 단계를 포함하는 것을 특징으로 하는 멀티-칩 모듈을 제조하는 방법.
KR1019920014263A 1991-08-08 1992-08-08 Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치 KR960016006B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US742,294 1991-08-08
US07/742,294 US5121293A (en) 1991-08-08 1991-08-08 Method and apparatus for interconnecting devices using tab in board technology

Publications (1)

Publication Number Publication Date
KR960016006B1 true KR960016006B1 (ko) 1996-11-25

Family

ID=24984246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014263A KR960016006B1 (ko) 1991-08-08 1992-08-08 Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치

Country Status (5)

Country Link
US (1) US5121293A (ko)
EP (1) EP0527583B1 (ko)
JP (1) JPH0748546B2 (ko)
KR (1) KR960016006B1 (ko)
DE (1) DE69219531T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
TW238419B (ko) * 1992-08-21 1995-01-11 Olin Corp
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
DE19520676A1 (de) * 1995-06-07 1996-12-12 Deutsche Telekom Ag Hybridschaltung und Verfahren zur Herstellung derselben
JP2663928B2 (ja) * 1995-08-30 1997-10-15 日本電気株式会社 Ｔａｂテープ及びｔａｂテープを用いた半導体装置
EP0974163A2 (en) * 1998-02-17 2000-01-26 Koninklijke Philips Electronics N.V. Module tape with modules for dual-mode data carriers
US6313522B1 (en) 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6208519B1 (en) 1999-08-31 2001-03-27 Micron Technology, Inc. Thermally enhanced semiconductor package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160149A (ja) * 1984-01-26 1985-08-21 Fujitsu Ltd 集積回路装置の冷却方式
US4890194A (en) * 1985-11-22 1989-12-26 Texas Instruments Incorporated A chip carrier and mounting structure connected to the chip carrier
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4829405A (en) * 1988-03-14 1989-05-09 International Business Machines Corporation Tape automated bonding package
FR2629272B1 (fr) * 1988-03-22 1990-11-09 Bull Sa Support de circuit integre de haute densite et appareil d'etamage selectif des conducteurs du support
FR2629665B1 (fr) * 1988-03-30 1991-01-11 Bendix Electronics Sa Boitier pour circuit electronique
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
US4939570A (en) * 1988-07-25 1990-07-03 International Business Machines, Corp. High power, pluggable tape automated bonding package
JP2662991B2 (ja) * 1988-07-29 1997-10-15 イビデン株式会社 混成集積回路パッケージ
US5010387A (en) * 1988-11-21 1991-04-23 Honeywell Inc. Solder bonding material
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
US4953060A (en) * 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
US5053922A (en) * 1989-08-31 1991-10-01 Hewlett-Packard Company Demountable tape-automated bonding system
AU6966391A (en) * 1989-11-22 1991-06-13 Tactical Fabs, Inc. High density multichip package
US5053853A (en) * 1990-05-08 1991-10-01 International Business Machines Corporation Modular electronic packaging system
JPH04162454A (ja) * 1990-10-24 1992-06-05 Nec Corp 混成集積回路装置
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems

Also Published As

Publication number Publication date
DE69219531D1 (de) 1997-06-12
EP0527583A2 (en) 1993-02-17
EP0527583A3 (en) 1993-06-09
JPH0748546B2 (ja) 1995-05-24
US5121293A (en) 1992-06-09
DE69219531T2 (de) 1997-12-11
JPH0661300A (ja) 1994-03-04
EP0527583B1 (en) 1997-05-07

Similar Documents

Publication Publication Date Title
EP0567814B1 (en) Printed circuit board for mounting semiconductors and other electronic components
US5901041A (en) Flexible integrated circuit package
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US5359768A (en) Method for mounting very small integrated circuit package on PCB
US4231154A (en) Electronic package assembly method
US6449159B1 (en) Semiconductor module with imbedded heat spreader
US6320397B1 (en) Molded plastic carrier for testing semiconductor dice
EP0120500B1 (en) High density lsi package for logic circuits
JP2501019B2 (ja) フレキシブル回路ボ―ド
US5357672A (en) Method and system for fabricating IC packages from laminated boards and heat spreader
US6927095B2 (en) Low cost and compliant microelectronic packages for high I/O and fine pitch
JPH0550134B2 (ko)
US20060194373A1 (en) Methods for assembling semiconductor devices and interposers
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
KR20000010587A (ko) 그리드 어레이 어셈블리 및 그의 제조 방법
US20050285279A1 (en) Method and structure for manufacturing improved yield semiconductor packaged devices
US6353326B2 (en) Test carrier with molded interconnect for testing semiconductor components
KR960016006B1 (ko) Tib 기술을 이용한 디바이스의 상호 접속방법 및 장치
EP0413542A2 (en) Direct mount semiconductor package
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH10115659A (ja) ベアチップテスト用治具
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板
KR19980025893A (ko) 멀티칩 장착용 고방열 패키지의 제조 방법
JPH10321792A (ja) 半導体装置及びその製造方法
JPH012343A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee