JPS62245825A - Equalizer - Google Patents

Abstract

PURPOSE:To equalize both the phase and amplitude characteristic by combining a means giving a differentiation characteristic to a differential amplification means and giving a frequency characteristic in obtaining a difference signal between both the signals. CONSTITUTION:A delay output of a delay line 2 and an echo signal are fed to bases of transistors (TRs) 11, 12. The amplitude of the echo signal is adjusted by a variable resistor 18 and the result is fed to a base of a TR 20. A couple of TRs 19,20 constitutes the differential amplifier to obtain a signal difference between the delay signal and the echo signal, and each emitter is connected to a collector of a TR 26 constituting a constant current source. A capacitor 29 (capacitance Cx) is connected between the intermediate point between resistors 27, 28 and the collector of the TR 26 and the phase equalizing characteristic is given by a differentiation circuit comprising the resistors 27, 28 and the capacitor 29.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 木発明は、ディジタル磁気記録の再生波形の等化を行う
簡易構成のイコライザーに閏するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an equalizer with a simple configuration that equalizes the reproduction waveform of digital magnetic recording.

［従来の技術］ 従来、磁気ディスク、磁気トラム装置等のディジタル磁
気記録の再生波形を簡便に等化する方法として、余弦等
化法が知られている。[Prior Art] A cosine equalization method has been known as a method for easily equalizing the reproduction waveform of digital magnetic recording such as a magnetic disk or a magnetic tram device.

余弦等化法の場合の従来の回路構成は、たとえば第６図
のようであり、入力信号（すなわち再生波形）ｆ（ｔ）
を、入力抵抗１より、ディレーライン２および可変抵抗
３に供給する。ディレーライン２は、入力信号ｆ　（ｔ
）を時間でだけ遅延させるものであり、たとえば電圧の
全反射形のものとすることができる。すなわち、ここで
は、その出力端を開放端として電圧反射を生じさせ、入
力端においては、得られる反射信号ｆ（ｔ−２で）と入
力信号ｆ　（ｔ）とを合成して入力信号と同極性のエコ
ー信号［ｆ　（ｔ）　＋ｆ　（ｔ−２で）］を得る。こ
のエコー信号を可変抵抗３を経てに倍にした信号に［ｆ
　（ｔ）　＋ｆ　（ｔ−２で）］と、ディレーライン２
からの出力信号２ｆ（ｔ−２で）とを差動増幅器４に供
給して、その差動出力として、 ２ｆ（ｔ−２τ）−Ｋ［ｆ　（ｔ）　＋ｆ　（ｔ−２で
）］を得る。これら信号は第７図に示すようになり、こ
れによって、最終的に再生波形の細化が可能となる。The conventional circuit configuration in the case of the cosine equalization method is, for example, as shown in FIG.
is supplied from the input resistor 1 to the delay line 2 and variable resistor 3. The delay line 2 has an input signal f (t
), and can be of the total voltage reflection type, for example. That is, here, the output end is set as an open end to cause a voltage reflection, and at the input end, the obtained reflected signal f (at t-2) and the input signal f (t) are combined to produce the same signal as the input signal. Obtain a polar echo signal [f (t) +f (at t-2)]. This echo signal is converted into a doubled signal by passing through variable resistor 3 [f
(t) +f (at t-2)] and delay line 2
The output signal 2f (at t-2) is supplied to the differential amplifier 4, and its differential output is 2f(t-2τ)-K[f (t) +f (at t-2)]. obtain. These signals become as shown in FIG. 7, which ultimately makes it possible to narrow down the reproduced waveform.

余弦等化法はこのように簡単な構成でよいが、これは差
動増幅器４に周波数特性がない場合の方法であって、伝
達特性は、原理的には、振幅特性の等化のみが可能であ
る。したがって、再生波形が非対称であって位相歪があ
る場合には、位相の等化は行うことができない。Although the cosine equalization method may have such a simple configuration, this is a method when the differential amplifier 4 does not have frequency characteristics, and in principle, it is possible to equalize only the amplitude characteristics of the transfer characteristics. It is. Therefore, if the reproduced waveform is asymmetric and has phase distortion, phase equalization cannot be performed.

再生波形に位相歪がある場合には、上述のディレーライ
ンに代えて、３タツプのトランスバーサル形構成のフィ
ルタを用い、その各タップの係数を調整して等化を行う
必要があり、したがって、その回路構成が複雑となるか
ら、ハード量が増え、しかもその上、ディレーラインの
時間の太きいものを必要とするので、特性上からも制限
が生じやすい欠点がある。If there is phase distortion in the reproduced waveform, it is necessary to use a 3-tap transversal filter instead of the delay line described above and adjust the coefficients of each tap to perform equalization. Since the circuit configuration becomes complicated, the amount of hardware increases, and in addition, a longer delay line is required, which has the disadvantage that limitations tend to occur in terms of characteristics.

あるいはまた、位相歪を等化可能な方法としては、ｆＩ
算増幅器を用いて、１　＋　（ａ−ｂ）　ｓ−ａｂＳ２
（ｓはラプラス演算子、ａ、ｂは定数）を実現し、その
（ａ−ｂ）Ｓ項を調整する方法も提案されているが、原
理的に振幅特性が単調増幅の伝達特性であるため不要帯
域を除去するのに工夫を要し、素子数が多くなる等の欠
点があった。Alternatively, as a method capable of equalizing phase distortion, fI
Using an operational amplifier, 1 + (a-b) s-abS2
(s is the Laplace operator, a and b are constants) and a method has been proposed in which the (a-b) S term is adjusted, but in principle the amplitude characteristic is the transfer characteristic of monotone amplification. It required some effort to remove unnecessary bands, and had drawbacks such as an increase in the number of elements.

［発明が解決しようとする問題点］ そこで、木発明の目的は、入力信号（再生波形）に位相
歪が存在する場合にも、再生波形細化のためのエコー信
号を作るディレーラインを反射形の構成としたままで、
再生波形の細化および位相歪の除去の双方を可能とする
ように適切に構成した簡易構成のイコライザーを提供す
ることに°ある。[Problems to be Solved by the Invention] Therefore, the purpose of the invention is to provide a reflection-type delay line that creates an echo signal for thinning the reproduced waveform even when there is phase distortion in the input signal (reproduced waveform). Keeping the configuration as
The object of the present invention is to provide an equalizer with a simple structure that is appropriately configured to make it possible to both narrow the reproduced waveform and eliminate phase distortion.

［問題点を解決するための手段コ このような目的を達成するために、木発明は、入力信号
を遅延して遅延信号を形成すると共に、その遅延した入
力信号に対し時間的に前後するエコー信号を発生する信
号遅延手段と、エコー信号の大きさを可変とする手段と
、遅延信号およびエコー信号の差信号を得る差動増幅手
段とを有するイコライザーにおいて、差動増幅手段は、
遅延信号およびエコー信号をそれぞれ入力され、遅延信
号およびエコー信号の差信号を得る１対の差動トランジ
スタと、１対の差動トランジスタから遅延信号およびエ
コー信号の和信号を取り出す手段と、当該和信号に微分
特性を付与する手段とを具えたことを特徴とする。[Means for Solving the Problems] To achieve this purpose, the invention delays an input signal to form a delayed signal, and generates echoes that precede and follow the delayed input signal in time. In an equalizer having a signal delay means for generating a signal, a means for making the magnitude of an echo signal variable, and a differential amplification means for obtaining a difference signal between the delayed signal and the echo signal, the differential amplification means comprises:
a pair of differential transistors each receiving a delayed signal and an echo signal and obtaining a difference signal between the delayed signal and the echo signal; means for extracting a sum signal of the delayed signal and the echo signal from the pair of differential transistors; It is characterized by comprising means for imparting differential characteristics to the signal.

また、本発明の他の形態は、入力信号を遅延して遅延信
号を形成すると共に、その遅延した人カイ３号に対し時
間的に前後するエコー信号を発生する信号遅延手段と、
エコー信号の大きさを可変とする手段と、遅延信号およ
びエコー信号の差信号を得る差動増幅手段とを有するイ
コライザー手段、このイコライザー手段と縦続結合され
、遅延信号およびエコー信号の和信号を取り出す１対の
差動トランジスタ、および、当該和信号を供給され、そ
の和信号に微分特性を付与する手段を具えたことを特徴
とする。Further, another aspect of the present invention includes a signal delaying means for delaying an input signal to form a delayed signal, and generating an echo signal that is delayed in time relative to the delayed input signal;
Equalizer means having means for making the magnitude of the echo signal variable and differential amplification means for obtaining a difference signal between the delayed signal and the echo signal, which is coupled in cascade with the equalizer means and extracts a sum signal of the delayed signal and the echo signal. The device is characterized in that it includes a pair of differential transistors, and means that is supplied with the sum signal and gives differential characteristics to the sum signal.

［作　用コ 本発明では、反射旧構成のディレーラインからの遅延信
号とエコー信号とを供給される差動増幅手段に微分特性
を付与する手段を組合せることによって、両信号の差信
号を得る際に周波数特性を持たせるようにしたのて、位
相および振幅特性の双方を等化することが可能であり、
しかもその構成は抵抗や容量なとのような単純な素子の
付加にとどまり、構成上有利である。[Function] In the present invention, a difference signal between both signals is obtained by combining a differential amplification means supplied with a delayed signal and an echo signal from a delay line with a reflection old configuration with a means for imparting differential characteristics. It is possible to equalize both the phase and amplitude characteristics by giving them frequency characteristics.
Furthermore, the structure is advantageous because it requires only the addition of simple elements such as resistors and capacitors.

［実施例］ 以下、図面を参照して本発明の詳細な説明する。[Example] Hereinafter, the present invention will be described in detail with reference to the drawings.

本発明の一実施例を第１図に示す。An embodiment of the present invention is shown in FIG.

第１図において、１１および１２は信号バッファ用のエ
ミッタフォロワを構成するトランジスタであり、トラン
ジスタ１１および１２の各ベースには、ディレーライン
２の遅延出力およびエコー信号を供給する。１３および
１４はトランジスタ１１および１２のエミッタ抵抗であ
り、共通電位ｖＧに接続する。トランジスタ１１および
１２のコレクタを電源電圧Ｖｃｃに接続する。In FIG. 1, reference numerals 11 and 12 indicate transistors constituting an emitter follower for a signal buffer, and the delayed output of the delay line 2 and an echo signal are supplied to the respective bases of the transistors 11 and 12. 13 and 14 are emitter resistors of transistors 11 and 12, which are connected to a common potential vG. The collectors of transistors 11 and 12 are connected to power supply voltage Vcc.

トランジスタ１１および１２の各エミッタフォロワ出力
をコンデンサ１５および１６と抵抗１７および可変抵抗
１８を介して１対のトランジスタ１９および２０のベー
スに容量結合する。コンデンサ１５および１６は直流結
合を避けるためのものであり、エコー信号は可変抵抗１
８によりその振幅を調整されてからトランジスタ２０の
ベースに供給される。抵抗１７と１８の各一端は共通電
位Ｖａに接続しておく。The emitter follower outputs of transistors 11 and 12 are capacitively coupled to the bases of a pair of transistors 19 and 20 via capacitors 15 and 16, resistor 17, and variable resistor 18. Capacitors 15 and 16 are for avoiding DC coupling, and the echo signal is connected to variable resistor 1.
After its amplitude is adjusted by 8, it is supplied to the base of transistor 20. One end of each of the resistors 17 and 18 is connected to a common potential Va.

１対のトランジスタ１９と２０は遅延信号２ｆ（ｔ−τ
）とエコー信号に［ｆ　（ｔ）＋ｆ　（ｔ−２で）］と
の差信号を得るための差動増幅器を構成し、各コレクタ
を抵抗値Ｒｃの抵抗２１および２２を通して共通コレク
タ抵抗としての可変抵抗ｚ３に共通に接続する。この可
変抵抗２３の他端には電源電圧Ｖｃｃを印加する。トラ
ンジスタ１９および２０の各エミッタをエミッタ抵抗２
４および２５を介して、差動増幅器の定電流源を渇甜ナ
スＩ＋→〜ノＳンフ々ｔ６の１１ノｈ々？ご土官鉢する
。A pair of transistors 19 and 20 output a delay signal 2f(t-τ
) and the echo signal [f (t) + f (at t-2)]. Commonly connected to variable resistor z3. A power supply voltage Vcc is applied to the other end of the variable resistor 23. Each emitter of transistors 19 and 20 is connected to an emitter resistor 2.
4 and 25, the constant current source of the differential amplifier is supplied to the constant current source of the differential amplifier. Dokan bowl.

抵抗２７と２８を電源電圧ＶｃｃとＶ、どの間に直列に
接続し、その中間点をトランジスタ２６のベースに接続
してベース電位を決める。さらに、容量ＣＸのコンデン
サ（容量）２９を抵抗２７と２８の中間点とトランジス
タ２６のコレクタとの間に接続して、抵抗２７．２８と
容量２９とから成る微分回路によって位相の等化特性を
付与する。トランジスタ２６のエミッタを抵抗３０を介
して電源電圧ｖＥＥに接続する。Resistors 27 and 28 are connected in series between power supply voltages Vcc and V, and the midpoint thereof is connected to the base of transistor 26 to determine the base potential. Furthermore, a capacitor (capacitance) 29 with a capacitance of CX is connected between the midpoint between the resistors 27 and 28 and the collector of the transistor 26, and the phase equalization characteristic is determined by a differentiating circuit consisting of the resistors 27 and 28 and the capacitor 29. Give. The emitter of transistor 26 is connected to power supply voltage vEE via resistor 30.

この抵抗３０によって定電流値を規定する。This resistor 30 defines a constant current value.

ここで、トランジスタ２６のコレクタ電位ｅＸが変動す
る場合の入力信号成分についてのみ、コンデンサ２９を
介しての電流のバイパス通路が形成される。コレクタ電
位ｅＸが変動するときのかかる入力信号成分は、トラン
ジスタ１９および２０への入力信号ＡおよびＢの和信号
（へ十Ｂ）で与えられるので、トランジスタ１９および
２０をそれぞれ流れる電流ｉＬおよびｉＲの和は、差動
増幅出力としての差信号（八−Ｂ）により定まる電流と
、上述の変動成分に対応する和信号（へ十Ｂ）により定
める電流との和になる。Here, a current bypass path via the capacitor 29 is formed only for the input signal component when the collector potential eX of the transistor 26 fluctuates. Such an input signal component when the collector potential eX fluctuates is given by the sum signal (H+B) of the input signals A and B to the transistors 19 and 20, so the currents iL and iR flowing through the transistors 19 and 20, respectively, are The sum is the sum of the current determined by the difference signal (8-B) as the differential amplified output and the current determined by the sum signal (8-B) corresponding to the above-mentioned fluctuation component.

但し、かかる和信号により誘起される電位ｅつの変動分
が、容量２９およびトランジスタ２６をバイアスする抵
抗２７．２８などで形成される微分回路を通してトラン
ジスタ２６のベースに伝達されるので、和信号（Ａ＋Ｂ
）　　により定まる電流は、かかる微分回路により得ら
れる微分特性が乗ぜられたものとなる。However, since the potential e fluctuations induced by the sum signal are transmitted to the base of the transistor 26 through the differential circuit formed by the capacitor 29 and the resistors 27 and 28 that bias the transistor 26, the sum signal (A+B
) The current determined by is multiplied by the differential characteristic obtained by such a differential circuit.

次に、本実施例により入力信号ｆ　（ｔ）の等化を行っ
た結果を従来例の場合と対比して第２図（八）〜（Ｃ）
　　に示す。Next, the results of equalizing the input signal f(t) according to this embodiment will be compared with those of the conventional example, as shown in Fig. 2 (8) to (C).
Shown below.

第２図（Ａ）は入力信号ｆ　（ｔ）を示す。第２図（Ｂ
）は従来の余弦等化出力を示し、第２図（Ｃ）は本実施
例による等化出力を示す。第２図（Ｂ）と（Ｃ）　　と
を対比するとよくわかるように、第２図（Ｃ）では、位
相歪が大幅に軽減されて、再生波形の等化も行われてい
ることがわかる。FIG. 2(A) shows the input signal f(t). Figure 2 (B
) shows the conventional cosine equalization output, and FIG. 2(C) shows the equalization output according to this embodiment. As can be clearly seen by comparing FIGS. 2(B) and 2(C), it can be seen that in FIG. 2(C), the phase distortion has been significantly reduced and the reproduced waveform has been equalized.

第１図において、容量２９の値Ｃｘによって位相等化の
周波数領域を調整して指定することができる。可変抵抗
２３の値Ｒｘによって等化量の大きさを調整して指定す
ることができる。In FIG. 1, the frequency range of phase equalization can be adjusted and specified by the value Cx of the capacitor 29. The magnitude of the equalization amount can be adjusted and specified by the value Rx of the variable resistor 23.

第１図において、トランジスタ２６とその周辺の抵抗２
７および２８と容量２９とによる回路はコレクタ電位ｅ
８に微分特性を付与するための回路網であるが、この回
路網は第１図の例に限られず、種々に変更できる。In FIG. 1, a transistor 26 and a resistor 2 around it are shown.
7 and 28 and the capacitor 29 has a collector potential e
Although this is a circuit network for imparting differential characteristics to 8, this circuit network is not limited to the example shown in FIG. 1, and can be modified in various ways.

たとえば、第１図において、トランジスタ２６のコレツ
４とベースとの間に容量２９のみてなく、この容量２９
と直列に抵抗を挿入してもよい。For example, in FIG. 1, there is not only a capacitor 29 between the collector 4 and the base of the transistor 26;
A resistor may be inserted in series with.

第３図に示すように、トランジスタ２６へのベース電位
は抵抗２７とツェナーダイオード３１との直列回路によ
り与え、そのコレクタと電源電圧、たとえばＶＥＥやＶ
ｃｃとの間に容量２９と抵抗３２とを直列に接続するこ
ともで診る。As shown in FIG. 3, the base potential of the transistor 26 is given by a series circuit of a resistor 27 and a Zener diode 31, and the collector and power supply voltage, such as VEE or V
It is also possible to connect a capacitor 29 and a resistor 32 in series between cc and cc.

あるいはまた、第４図に示すように、トランジスタ２６
を用いずに、容量２９と並列に抵抗３３を接続した回路
を電源電圧ｖｃｅと抵抗２４と２５との接続点との間に
接続してもよい。Alternatively, as shown in FIG.
Instead, a circuit in which a resistor 33 is connected in parallel with the capacitor 29 may be connected between the power supply voltage vce and the connection point between the resistors 24 and 25.

ここで、位相等化特性の調整はコンデンサ２９のみなら
ず、抵抗２７，３２．３３などの抵抗値を可変として調
整するようにしてもよい。Here, the phase equalization characteristic may be adjusted by changing not only the capacitor 29 but also the resistance values of the resistors 27, 32, 33, etc.

さらにまた、第１図の実施例では、波形細化と位相歪の
除去とを同時に行うように差動増幅器を構成しているが
、このようにする代わりに、差動増幅器が位相等化特性
を有することを利用して、波形細化と位相等化を別個に
行うように構成することも勿論可能である。すなわち、
トランジスタ２６のコレクタとベース間、あるいはコレ
クタと電源電圧との間に接続される容量または容量と抵
抗との直列回路を除いて、このトランジスタ２６には直
流バイアスのみを印加するようにして、第６図と同様の
構成のイコライザーを構成し、そのイコライザーに第１
図に示したように、微分特性を付与するための差動増幅
器を継続接続することもできる。Furthermore, in the embodiment shown in FIG. 1, the differential amplifier is configured to simultaneously perform waveform thinning and phase distortion removal, but instead of doing so, the differential amplifier has a phase equalization characteristic. Of course, it is also possible to configure the waveform thinning and phase equalization to be performed separately by utilizing the fact that the waveform has the following characteristics. That is,
Except for a capacitor or a series circuit of a capacitor and a resistor connected between the collector and the base of the transistor 26 or between the collector and the power supply voltage, only a DC bias is applied to the transistor 26. Configure an equalizer with the same configuration as shown in the figure, and add the first
As shown in the figure, it is also possible to continuously connect a differential amplifier for providing differential characteristics.

その−例を第５図に示す。ここで、第１図、第３図、第
６図と同様の個所には同一符号を付す。An example thereof is shown in FIG. Here, the same parts as in FIGS. 1, 3, and 6 are given the same reference numerals.

第５図において、入力信号ｆ　（ｔ）を、入力抵抗４１
を介して、差動接続されたトランジスタ１９．２０のう
ちの一方のトランジスタ１９のベースに供給する。他方
のトランジスタ２０のベースは抵抗４１を介して電位Ｖ
。に接続しておく。４３および４４はそれぞれトランジ
スタ１９および２０のコレクタ抵抗である。抵抗２４と
２５との接続点には、第３図に示すように、トランジス
タ２６．抵抗２７，３Ｑおよびツェナーダイオード３１
による定電流源を容量２９と抵抗３２とによる微分回路
と共に設ける。In FIG. 5, the input signal f (t) is connected to the input resistor 41
is supplied to the base of one of the differentially connected transistors 19, 20 through the transistors 19 and 20. The base of the other transistor 20 is connected to the potential V via the resistor 41.
. Connect to. 43 and 44 are collector resistances of transistors 19 and 20, respectively. At the connection point between the resistors 24 and 25, as shown in FIG. 3, a transistor 26. Resistor 27, 3Q and Zener diode 31
A constant current source is provided together with a differentiating circuit including a capacitor 29 and a resistor 32.

トランジスタ１９のコレクタの出力をバッファ４５を介
して、第６図示の構成の余弦等止器４６に供給する。The output of the collector of the transistor 19 is supplied via a buffer 45 to a cosine equalizer 46 having the configuration shown in FIG.

なお、ディレーライン２は、上側のように電圧の全反射
形とする代わりに、部分反射形としてもよいことは勿論
である。It goes without saying that the delay line 2 may be of a partial reflection type instead of the voltage total reflection type as shown above.

［発明の効果］ 以上から明らかなように、本発明では、主として抵抗や
容量などの単純な素子を付加することにより、差動増幅
器に位相等化特性をもたせることができ、以て入力信号
の再生波形についての波形細化を行うとともに、その波
形の位相歪を簡単に除去できる利点がある。[Effects of the Invention] As is clear from the above, in the present invention, by adding simple elements such as resistors and capacitors, it is possible to impart phase equalization characteristics to the differential amplifier, thereby improving the input signal. This has the advantage that the reproduced waveform can be thinned and the phase distortion of the waveform can be easily removed.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明イコライザーの一実施例を示す回路図、 第２図（Ａ）　、　（Ｂ）および（Ｃ）は、それぞれ、
入力信号、従来例の等化出力および本発明による等化出
力を示す信号波形図、 第３図、第４図およびＳ５図は本発明の他の実施例を示
す回路図、 第６図は従来例を示す回路図、 第７図はその各部信号波形図である。 １・・・入力抵抗、 ２・・・ディレーライン、 ３・・・可変抵抗、 ４・・・差動増幅器、 １１．１２・・・バッファ用エミッタフォロワトランジ
スタ、 １３．１４・・・エミッタフォロワ抵抗、１５．１６・
・・容量結合用容量、 １７・・・ベース抵抗、 １８・・・可変ベース抵抗、 １９．２０・・・差動増幅用トランジスタ、２１．２２
・・−コレクタ抵抗、 ２３・・・等化１指定用可変共通コレクタ抵抗２４．２
５・・・エミッタ抵抗、 ２６・・・定電流７原トランジスタ、 ２７．２８・・・ベースバイアス設定用抵抗、２９・・
・位相等化特性付与用容量、 ３０・・・定電流値規定用抵抗、 ３１・・・ベースバイアス設定用ツェナーダイオード、 ３２．３３・・・位相等化特性付与用抵抗、４１．４２
・・・入力抵抗、 ４３．４４・・・コレクタ抵抗、 ４５・・・バッファ、 ４６・・・余弦等止器。 ｑ） ＠ＰＡ　（ｎｓｅｃ） （Ａ） 犠 ＦｌｒＰＰｌ（ｎ　５ｅｃ） ＣＢ） 器間（ｎ　Ｓｅｔ　） （Ｃ） 第？図FIG. 1 is a circuit diagram showing an embodiment of the equalizer of the present invention, and FIGS. 2(A), (B), and (C) are, respectively,
Signal waveform diagrams showing the input signal, the equalized output of the conventional example, and the equalized output according to the present invention; FIGS. 3, 4, and S5 are circuit diagrams showing other embodiments of the present invention; FIG. 6 is the conventional example. A circuit diagram showing an example, and FIG. 7 are signal waveform diagrams of each part thereof. 1... Input resistance, 2... Delay line, 3... Variable resistor, 4... Differential amplifier, 11.12... Emitter follower transistor for buffer, 13.14... Emitter follower resistor , 15.16・
...Capacitance for capacitive coupling, 17...Base resistance, 18...Variable base resistance, 19.20...Transistor for differential amplification, 21.22
...-Collector resistance, 23...Variable common collector resistance for equalization 1 specification 24.2
5... Emitter resistance, 26... Constant current 7 source transistor, 27.28... Base bias setting resistor, 29...
・Capacitor for imparting phase equalization characteristics, 30...Resistance for regulating constant current value, 31...Zener diode for base bias setting, 32.33...Resistance for imparting phase equalization characteristics, 41.42
...Input resistance, 43.44...Collector resistance, 45...Buffer, 46...Cosine equalizer. q) @PA (nsec) (A) Sacrificial FlrPPl (n 5ec) CB) Equipment (n Set) (C) No.? figure

Claims (1)

【特許請求の範囲】 １）入力信号を遅延して遅延信号を形成すると共に、そ
の遅延した入力信号に対し時間的に前後するエコー信号
を発生する信号遅延手段と、前記エコー信号の大きさを
可変とする手段 と、 前記遅延信号および前記エコー信号の差信号を得る差動
増幅手段とを有するイコライザーにおいて、 前記差動増幅手段は、 前記遅延信号および前記エコー信号をそれぞれ入力され
、前記遅延信号および前記エコー信号の差信号を得る１
対の差動トランジスタ と、 該１対の差動トランジスタから前記遅延信号および前記
エコー信号の和信号を取り出す手段と、 当該和信号に微分特性を付与する手段と を具えたことを特徴とするイコライザー。 ２）特許請求の範囲第１項記載のイコライザーにおいて
、前記差信号を得る手段は、前記１対の差動トランジス
タに共通に配置され、等化量の大きさを調整する手段を
有することを特徴とするイコライザー。 ３）特許請求の範囲第１項記載のイコライザーにおいて
、前記微分特性を付与する手段は、位相等化特性の周波
数領域を調整する手段を有することを特徴とするイコラ
イザー。 ４）特許請求の範囲第１項記載のイコライザーにおいて
、前記微分特性を付与する手段は、前記１対の差動トラ
ンジスタに対する定電流源を含むことを特徴とするイコ
ライザー。 ５）入力信号を遅延して遅延信号を形成すると共に、そ
の遅延した入力信号に対し時間的に前後するエコー信号
を発生する信号遅延手段と、前記エコー信号の大きさを
可変とする手段と、前記遅延信号および前記エコー信号
の差信号を得る差動増幅手段とを有するイコライザー手 段、 該イコライザー手段と縦続結合され、前記遅延信号およ
び前記エコー信号の和信号を取り出す１対の差動トラン
ジスタ、および 当該和信号を供給され、その和信号に微分特性を付与す
る手段 を具えたことを特徴とするイコライザー。[Scope of Claims] 1) Signal delay means for delaying an input signal to form a delayed signal and generating an echo signal temporally preceding and following the delayed input signal; and a differential amplifying means for obtaining a difference signal between the delayed signal and the echo signal, wherein the differential amplifying means receives the delayed signal and the echo signal, respectively, and obtains a difference signal between the delayed signal and the echo signal. and obtain the difference signal of the echo signal 1
An equalizer comprising a pair of differential transistors, means for extracting a sum signal of the delayed signal and the echo signal from the pair of differential transistors, and means for imparting differential characteristics to the sum signal. . 2) The equalizer according to claim 1, wherein the means for obtaining the difference signal includes means for adjusting the magnitude of the equalization amount, which is disposed in common to the pair of differential transistors. Equalizer. 3) The equalizer according to claim 1, wherein the means for imparting the differential characteristic includes means for adjusting the frequency domain of the phase equalization characteristic. 4) The equalizer according to claim 1, wherein the means for imparting differential characteristics includes a constant current source for the pair of differential transistors. 5) signal delay means for delaying an input signal to form a delayed signal and generating an echo signal temporally preceding and following the delayed input signal; and means for making the magnitude of the echo signal variable; equalizer means having differential amplification means for obtaining a difference signal between the delayed signal and the echo signal; a pair of differential transistors connected in cascade with the equalizer means for extracting a sum signal of the delayed signal and the echo signal; An equalizer, characterized in that it is supplied with the sum signal and includes means for imparting differential characteristics to the sum signal.