JPS62229892A - 半導体装置およびその製法 - Google Patents
半導体装置およびその製法Info
- Publication number
- JPS62229892A JPS62229892A JP23921085A JP23921085A JPS62229892A JP S62229892 A JPS62229892 A JP S62229892A JP 23921085 A JP23921085 A JP 23921085A JP 23921085 A JP23921085 A JP 23921085A JP S62229892 A JPS62229892 A JP S62229892A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- forming
- high concentration
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 8
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract 4
- 239000000377 silicon dioxide Substances 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 4
- 238000013459 approach Methods 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の属する技術分野)
本発明は同一構造で半導体レーザ及びダブルへテロ接合
バイポーラトランジスタの両機能を可能とする半導体装
置及びその製法に関する。
バイポーラトランジスタの両機能を可能とする半導体装
置及びその製法に関する。
(従来技術)
従来、同一素子構造でレーザおよびバイポーラ・トラン
ジスタ動作する素子としては、InP基板上に形成した
レーザ・トランジスタに関する森らの報告がある。(Y
oMorL etat、 i The /AthCon
ference on 8olid 5tate De
vices and Materials、P。
ジスタ動作する素子としては、InP基板上に形成した
レーザ・トランジスタに関する森らの報告がある。(Y
oMorL etat、 i The /AthCon
ference on 8olid 5tate De
vices and Materials、P。
lr)しかしながら、この素子は結晶成長法として液相
エピタキシャル法を用いているため、活性層のストライ
プ形成には埋込み成長を採用していた。このため、いわ
ゆるメルトバック等の理由により、レーザとして動作さ
せる場合の電流注入領域及びその垂直方向に形成された
光閉じ込め領域の幅を高精度に微細化することが困難と
なシ、集積化の観点から、又、注入電流密度を高めるこ
とができないため、レーザ発振閾値を低下せしめること
ができないという欠点があった。これは、又半導体装置
をバイポーラトランジスタとして動作させる場合には、
高周波特性が劣ることに等しい。
エピタキシャル法を用いているため、活性層のストライ
プ形成には埋込み成長を採用していた。このため、いわ
ゆるメルトバック等の理由により、レーザとして動作さ
せる場合の電流注入領域及びその垂直方向に形成された
光閉じ込め領域の幅を高精度に微細化することが困難と
なシ、集積化の観点から、又、注入電流密度を高めるこ
とができないため、レーザ発振閾値を低下せしめること
ができないという欠点があった。これは、又半導体装置
をバイポーラトランジスタとして動作させる場合には、
高周波特性が劣ることに等しい。
また、大量主意に適するMOOVD法等による結晶成長
法のみでは、埋込み成長は難しいため、埋込み型構造で
は量産による経済性の向上は期待できない。
法のみでは、埋込み成長は難しいため、埋込み型構造で
は量産による経済性の向上は期待できない。
(発明の目的)
本発明は上記の問題点を解決し、簡便かつ高精度の狭ス
トライプ構造を実現するととKよシ、半導体レーザとし
て機能させる場合には、発振閾値が低下でき、一方、バ
イポーラトランジスタとして機能させる場合には高周波
特性が向上できる半導体装置を実現するととKある。ま
た、これらの特性を利用して光源と駆動回路要素を同一
構造で実現するモノリシック化した半導体装置を実現す
ることにある。
トライプ構造を実現するととKよシ、半導体レーザとし
て機能させる場合には、発振閾値が低下でき、一方、バ
イポーラトランジスタとして機能させる場合には高周波
特性が向上できる半導体装置を実現するととKある。ま
た、これらの特性を利用して光源と駆動回路要素を同一
構造で実現するモノリシック化した半導体装置を実現す
ることにある。
(発明の構成)
本発明の構造上の特徴は、ヘテロエピタキシャル成長さ
せた複数層に狭ストライブリッジガイド構造を形成し、
かつ、このようにして形成された各部分相互のビルトイ
ンポテンシャルの差を利用して、実効的pn接合を、上
記ストライプリッジガイド構造における縦方向にのみ形
成し、この場合の接合断面寸法が、極めて微細にかつ高
精度に形成できる点を利用して半導体装置の光学的特性
、及び電気的特性を向上させるものである。
せた複数層に狭ストライブリッジガイド構造を形成し、
かつ、このようにして形成された各部分相互のビルトイ
ンポテンシャルの差を利用して、実効的pn接合を、上
記ストライプリッジガイド構造における縦方向にのみ形
成し、この場合の接合断面寸法が、極めて微細にかつ高
精度に形成できる点を利用して半導体装置の光学的特性
、及び電気的特性を向上させるものである。
又、本発明の製法上の特徴は、ヘテロエピタキシャル成
長させた後K、イオン注入により狭ストライブリッジガ
イド構造をセル7アラインにょシ形成すること、及び、
狭ストライブ電極形成をもセルフ了ラインによル形成す
る点にある。
長させた後K、イオン注入により狭ストライブリッジガ
イド構造をセル7アラインにょシ形成すること、及び、
狭ストライブ電極形成をもセルフ了ラインによル形成す
る点にある。
これらの構成とそれに基く効果は、以下に示す実施例に
より、より明らかになるであろう、。
より、より明らかになるであろう、。
(実施例)
図1は本発明の第1の実施例である。■は半絶縁GaA
s基板、■は下部n −AZGB ABクラッド層、■
はP−GaAs活性層であシ、■は上部n1すGaAs
クラッド層であシ、これらがリッジ型光導波路となる、
■はn−GBksキャップ層である。■は電流注入領域
の狭窄化のため設けたイオン注入P領域である。また■
は8i01絶縁層、■、■、@は各々電極である。電極
としては人n/Ge /N t s 又はAn/Ge
等が利用できる。
s基板、■は下部n −AZGB ABクラッド層、■
はP−GaAs活性層であシ、■は上部n1すGaAs
クラッド層であシ、これらがリッジ型光導波路となる、
■はn−GBksキャップ層である。■は電流注入領域
の狭窄化のため設けたイオン注入P領域である。また■
は8i01絶縁層、■、■、@は各々電極である。電極
としては人n/Ge /N t s 又はAn/Ge
等が利用できる。
このような構成において、電極0部0間に電流経路を形
成する場合pn接合は、0部と■の界面にできる可能性
と、■と■の界面にできる可能性がある。しかしながら
、材料によるビルトインボランシャルの差を考慮すると
、■と■の界面部の方が小さな値となシ、との部分が実
効的なpn接合として作用することになる。従って、電
極■。
成する場合pn接合は、0部と■の界面にできる可能性
と、■と■の界面にできる可能性がある。しかしながら
、材料によるビルトインボランシャルの差を考慮すると
、■と■の界面部の方が小さな値となシ、との部分が実
効的なpn接合として作用することになる。従って、電
極■。
0間にバイアスをかけると、0→Q−1−(j)→■→
■→■→■の1!流経路が形成され、■が活性層として
作用し、電子とホールの結合による光放出が起こシ、レ
ーザ発振が生じる。この場合の活性層の電流密度を決定
し、レーザ発振閾値に影響を与えるのは、0.0間のp
n接合面の断面寸法であシ、これは後述の製法により極
めて微細かつ高精度に実現できるものであるから、発振
閾値を容易に低下できるのである。
■→■→■の1!流経路が形成され、■が活性層として
作用し、電子とホールの結合による光放出が起こシ、レ
ーザ発振が生じる。この場合の活性層の電流密度を決定
し、レーザ発振閾値に影響を与えるのは、0.0間のp
n接合面の断面寸法であシ、これは後述の製法により極
めて微細かつ高精度に実現できるものであるから、発振
閾値を容易に低下できるのである。
又、本構造においては、0,0間にバイアスをかければ
、0→@→@→■→■→■の形路が成立し、同様にレー
ザ発振が起こる。即ち、両方向のpn接合を利用できる
。
、0→@→@→■→■→■の形路が成立し、同様にレー
ザ発振が起こる。即ち、両方向のpn接合を利用できる
。
また、この半導体装置をバイポーラトランジスタとして
動作させるには、■、■、■からなる狭ストライブリッ
ジガイド部に、縦方向にnpn接合が形成され、これが
実効的にトランジスタとして機能する。従って電極0を
ベース、■をエミッタ■をコレクタどすれば、■をn領
域、■をp領域、■をn領域とする縦Wnpロトランジ
スタとして動作する。この場合もpn接合断面寸法を極
めて小さくできるので高周波特性を容易に向上できる。
動作させるには、■、■、■からなる狭ストライブリッ
ジガイド部に、縦方向にnpn接合が形成され、これが
実効的にトランジスタとして機能する。従って電極0を
ベース、■をエミッタ■をコレクタどすれば、■をn領
域、■をp領域、■をn領域とする縦Wnpロトランジ
スタとして動作する。この場合もpn接合断面寸法を極
めて小さくできるので高周波特性を容易に向上できる。
次K、本発明の半導体装置の製法について、第2図を用
いて説明する。
いて説明する。
まず、MOOVD法等で積層したエピタキシャル結晶の
上にSi、N、膜をプラズマOVD法などによ多形成し
、この上にホトレジストを塗布した後、ホトリング2フ
イーでエミッタ領域のレジスト層a?)を残す。(図−
,2(a) )次に、OF、によるドライエッチ等でS
i3N、Iiを上記レジストαDをマスクとしてエツチ
ングし、エミッタ領域の部分のみ8i@N4層αQを残
す。(図−j(b))次に塩素系ガスを用いたドライエ
ツチングにより n”−GaA31i1α9、n A
l、GB A@ @ (14をエツチングし、リッジス
トライプを形成する。(図−J (C) )この後、s
;、NtluHをマスクとしてBe + ’Mg等のイ
オン注入を行い、電流注入領域の狭窄を行うP型領域(
I81ヲ形成スル。C図−J(d))次K、” s N
4 dl オよびその上のレジスト9面を残したまま、
これらの上に8i0.層翰をスパッタ法などにより積層
する。(図−,2(e) ) その後、アセトン中の超音波処理で、レジスト層を溶解
しリフトオフ法によりエミッタ領域の810を層−′を
抜く。この状態では表面はS i O!(19又は8i
、N、膜四がおおっておシ、これを保護膜として熱処理
を行ない、イオン注入領域を活性化する0次に、エミッ
タ電極のレジスト9面/を形成し、81sN*l1(L
*ヲRIE xッf7りFcヨッテ8i0を側壁層を
残したまま除去することにより、n+−GBA4キャッ
プ1iaSを露出させ、エミッタ電極翰を蒸着する。(
図−コ(f)) 次にベース領域、コレクタ領域は、メサエッチにより露
出させた後、電極の形成を行う。これらの工程は公知で
あるので、図示を省略する。このように、本発明ではり
ッジストライプ領域、電流狭窄領域およびエミッタ電極
をセル7アライン技術によ多形成するため、微細なスト
ライプ構造を容易に実現でき、この結果、狭ストライプ
化に基〈低閾値のレーザ及び高速バイボー2を高集積化
して形成することが可能となる。
上にSi、N、膜をプラズマOVD法などによ多形成し
、この上にホトレジストを塗布した後、ホトリング2フ
イーでエミッタ領域のレジスト層a?)を残す。(図−
,2(a) )次に、OF、によるドライエッチ等でS
i3N、Iiを上記レジストαDをマスクとしてエツチ
ングし、エミッタ領域の部分のみ8i@N4層αQを残
す。(図−j(b))次に塩素系ガスを用いたドライエ
ツチングにより n”−GaA31i1α9、n A
l、GB A@ @ (14をエツチングし、リッジス
トライプを形成する。(図−J (C) )この後、s
;、NtluHをマスクとしてBe + ’Mg等のイ
オン注入を行い、電流注入領域の狭窄を行うP型領域(
I81ヲ形成スル。C図−J(d))次K、” s N
4 dl オよびその上のレジスト9面を残したまま、
これらの上に8i0.層翰をスパッタ法などにより積層
する。(図−,2(e) ) その後、アセトン中の超音波処理で、レジスト層を溶解
しリフトオフ法によりエミッタ領域の810を層−′を
抜く。この状態では表面はS i O!(19又は8i
、N、膜四がおおっておシ、これを保護膜として熱処理
を行ない、イオン注入領域を活性化する0次に、エミッ
タ電極のレジスト9面/を形成し、81sN*l1(L
*ヲRIE xッf7りFcヨッテ8i0を側壁層を
残したまま除去することにより、n+−GBA4キャッ
プ1iaSを露出させ、エミッタ電極翰を蒸着する。(
図−コ(f)) 次にベース領域、コレクタ領域は、メサエッチにより露
出させた後、電極の形成を行う。これらの工程は公知で
あるので、図示を省略する。このように、本発明ではり
ッジストライプ領域、電流狭窄領域およびエミッタ電極
をセル7アライン技術によ多形成するため、微細なスト
ライプ構造を容易に実現でき、この結果、狭ストライプ
化に基〈低閾値のレーザ及び高速バイボー2を高集積化
して形成することが可能となる。
次に第3図により、本発明の第2の実施例について説明
する。第1図の第1の実施例とはP−GaAaからなる
活性層に接するn−AzGll AB 11の構成が異
なる。即ち、第3図に示す第2の実施例ではn型ktG
ak、 @ (半導体レーザの場合はクラッド層)のa
とGaの組成比を連続的に変化させた傾斜接合を用いる
点に特徴がある。例えばn型のAj)(Gl AIB
で示される組成を、x = 0、lからυ!−X の範囲でp−o、A、鳴(8)と接する層から順次連続
的に増加させるものである。このようKした場合のバン
ド構造は第μ図(b)のようになる。
する。第1図の第1の実施例とはP−GaAaからなる
活性層に接するn−AzGll AB 11の構成が異
なる。即ち、第3図に示す第2の実施例ではn型ktG
ak、 @ (半導体レーザの場合はクラッド層)のa
とGaの組成比を連続的に変化させた傾斜接合を用いる
点に特徴がある。例えばn型のAj)(Gl AIB
で示される組成を、x = 0、lからυ!−X の範囲でp−o、A、鳴(8)と接する層から順次連続
的に増加させるものである。このようKした場合のバン
ド構造は第μ図(b)のようになる。
一方、第1図のバンド構造は第μ図(、)のようになる
。両者を比較すれば次のようになる。即ち、第V(a)
図の場合はペース部c3のとエミツタC3η間の伝導帯
のスパイクが存在し、これはバイポーラトランジスタと
して使用する場合の高周波特性を低下させる。
。両者を比較すれば次のようになる。即ち、第V(a)
図の場合はペース部c3のとエミツタC3η間の伝導帯
のスパイクが存在し、これはバイポーラトランジスタと
して使用する場合の高周波特性を低下させる。
一方、第2の実施例である第弘(b)の場合はペース、
エミッタ間に伝導帯のスパイクがなく、さらにバンドギ
ャップが傾斜しているため、電子のペース中の走行がさ
またげられないので移動時間が短縮できる。この結果、
トランジスタの電流利得しゃ断層波数のよシ一層の向上
がはかれる。
エミッタ間に伝導帯のスパイクがなく、さらにバンドギ
ャップが傾斜しているため、電子のペース中の走行がさ
またげられないので移動時間が短縮できる。この結果、
トランジスタの電流利得しゃ断層波数のよシ一層の向上
がはかれる。
また、第3図と第1図を比較すれば明らかなようKGa
As活性層■を薄層化することにもなり、この結果量子
井戸効果が生じるため、このようなエピタキシャル結晶
構造ではレーザとして動作させる場合にレーザ発振閾値
の低減も可能である。
As活性層■を薄層化することにもなり、この結果量子
井戸効果が生じるため、このようなエピタキシャル結晶
構造ではレーザとして動作させる場合にレーザ発振閾値
の低減も可能である。
(効果)
以上説明したように、本発明により構造及び製造方法を
開示した素子は低閾値のレーザ・ダイオードとしても動
作できるし、又高周波特性に優れたバイポーラトランジ
スタとしても動作し得る。
開示した素子は低閾値のレーザ・ダイオードとしても動
作できるし、又高周波特性に優れたバイポーラトランジ
スタとしても動作し得る。
即ち同一プロセスで高性能半導体レーザと高性能トラン
ジスタが形成可能となる。とれら半導体レーザと駆動回
路素子をモノリシック化することにより、高信頼の光源
装置を経済的に生産することができるため、光データリ
ング等の構成に有効である・
ジスタが形成可能となる。とれら半導体レーザと駆動回
路素子をモノリシック化することにより、高信頼の光源
装置を経済的に生産することができるため、光データリ
ング等の構成に有効である・
第1図は本発明の第1の実施例の半導体装置の断面図、
第29図は本発明にかかる半導体装置の製造工程説明図
、第3図は本発明の第2の実施例の半導体装置の断面図
、@φ図(a)は本発明の第1の実施例のバンド構造図
、第≠図(b)は本発明の第コの実施例のバンド構造図
、 /、//・・・半絶縁性GaA3基板、2.lA、/2
゜/ IA −n型AJ!、GaAsl1li、2′、
μ′・・・n型aG1人1層であってUとGaの組成比
を連続的に変えた複合1、J−T’型GaAs1l、j
、/j−・・高濃度n十型GaAs層、g、it・・・
イオン注入により形成したP型層、7 、/ 9−8i
0.絶縁1、!、り、 10.−〇・・・電極、IA・
・・si、N、層、17・・・レジスト層、31・・・
エミッタ部、3コ・・・ペース部、33・・・コレクタ
部。
第29図は本発明にかかる半導体装置の製造工程説明図
、第3図は本発明の第2の実施例の半導体装置の断面図
、@φ図(a)は本発明の第1の実施例のバンド構造図
、第≠図(b)は本発明の第コの実施例のバンド構造図
、 /、//・・・半絶縁性GaA3基板、2.lA、/2
゜/ IA −n型AJ!、GaAsl1li、2′、
μ′・・・n型aG1人1層であってUとGaの組成比
を連続的に変えた複合1、J−T’型GaAs1l、j
、/j−・・高濃度n十型GaAs層、g、it・・・
イオン注入により形成したP型層、7 、/ 9−8i
0.絶縁1、!、り、 10.−〇・・・電極、IA・
・・si、N、層、17・・・レジスト層、31・・・
エミッタ部、3コ・・・ペース部、33・・・コレクタ
部。
Claims (1)
- 【特許請求の範囲】 1、半絶縁性GaAs基板(1)上に設けられた断面凸
状の第1のn型AlGaAs層(2)と、当該第1のn
型AlGaAs層(2)の上部平担面上に設けられたP
型GaAs層(3)と、当該P型GaAs層(3)上に
設けられた断面凸状の第2のn型AlGaAs層(4)
と、当該第2のn型AlGaAs層(4)の上部平担面
上に設けられた高濃度n^+型GaAs層(5)と、上
記第2のn型AlGaAs層(4)の下部平面を平面形
状となし、かつ上記第1のn型AlGaAs層(2)に
及ぶイオン注入により形成されたP型狭窄層(6)と、
上記第2のn型AlGaAs層(4)と高濃度n^+型
GaAs層(5)に接して設けられた断面L字状の絶縁
層(7)と、上記高濃度n^+型GaAs層(5)の上
面に連接した第1の電極(9)と、上記第2のn型Al
GaAs層(4)の上記狭窄層(6)部分に連接した第
2の電極(10)と、上記第1のn型AlGaAs層(
2)の下部平担面に連接した第3の電極(8)を有する
ことを特徴とする半導体装置。 2、第1のn型AlGaAs層(2)及び第2のn型A
lGaAs層(4)が、それぞれP型GaAs層(8)
に近づくにつれて、AlとGaの組成比におけるAlの
比率を連続的に減少せしめた構成でなることを特徴とす
る特許請求の範囲第1項記載の半導体装置。 3、半絶縁性GaAs基板(11)上に気相化学成長法
(MOCVD法)によりn型AlGaAs層(12)、
P型GaAs層(13)、n型AlGaAs層(14)
及び高濃度n型GaAs層(15)をエピタキシャル成
長させる工程と、 上記高濃度n型GaAs層(15)の上に窒化シリコン
(Si_3N_4)膜(16)を形成する工程と、 上記窒化シリコン膜上にホトレジスト膜(17)を形成
後、所定の領域のみ残存せしめる工程と、 上記残存レジストをマスクとして上記窒化シリコン膜を
CF_4ガスを用いてドライエッチングする工程と、 高濃度n型GaAs層及び上部n型AlGaAs層の一
部を塩素ガスを用いてドライエッチングし、リッジスト
ライプ構造化せしめる工程と、 上記リッジストライプ構造の周辺部に、下部n型AlG
aAs層に至る深さのP型領域(18)をイオン注入に
より形成する工程と、 二酸化シリコン(SiO_2)層(19)をリッジスト
ライプ構造の側壁部をも含めて形成する工程と、 上記残存したレジストを溶解せしめて、リッジストライ
プ構造上面部の二酸化シリコン層をリフトオフにより除
去せしめる工程と、 熱処理により上記イオン注入により形成したP型領域(
18)、を活性化する工程と、 上記窒化シリコン膜(16)をRIEエッチングにより
、上記二酸化シリコン膜(19)の側壁を残したまま除
去せしめて、上記高濃度n型GaAs層(15)を露出
せしめた後に、ホトレジストを用いたパターニングによ
り、当該高濃度n型GaAs層(15)に連接して電極
を形成する工程と、 メサエッチングにより、上記上部n型AlGaAs層(
14)のイオン注入部分の表面及び上記下部n型AlG
aAs層(12)のリッジストライプ構造部以外の表面
を露出させた後にこれらに連接して電極を形成する工程 とを有することを特徴とする半導体装置の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60239210A JPH0789594B2 (ja) | 1985-10-25 | 1985-10-25 | 半導体装置およびその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60239210A JPH0789594B2 (ja) | 1985-10-25 | 1985-10-25 | 半導体装置およびその製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62229892A true JPS62229892A (ja) | 1987-10-08 |
JPH0789594B2 JPH0789594B2 (ja) | 1995-09-27 |
Family
ID=17041376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60239210A Expired - Fee Related JPH0789594B2 (ja) | 1985-10-25 | 1985-10-25 | 半導体装置およびその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0789594B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5868853A (en) * | 1997-06-18 | 1999-02-09 | Taiwan Semiconductor Manufacturing Co. Ltd. | Integrated film etching/chamber cleaning process |
JP2012514870A (ja) * | 2009-01-08 | 2012-06-28 | ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ | 発光並びにレーザ半導体素子および方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61280665A (ja) * | 1985-06-06 | 1986-12-11 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |
-
1985
- 1985-10-25 JP JP60239210A patent/JPH0789594B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61280665A (ja) * | 1985-06-06 | 1986-12-11 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5868853A (en) * | 1997-06-18 | 1999-02-09 | Taiwan Semiconductor Manufacturing Co. Ltd. | Integrated film etching/chamber cleaning process |
JP2012514870A (ja) * | 2009-01-08 | 2012-06-28 | ザ ボード オブ トラスティース オブ ザ ユニバーシティ オブ イリノイ | 発光並びにレーザ半導体素子および方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0789594B2 (ja) | 1995-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
JPH06232494A (ja) | 面発光素子およびその製造方法 | |
JPH07183618A (ja) | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 | |
JPS5943836B2 (ja) | 半導体発光素子 | |
JP2002232080A (ja) | 電流閉じ込め構造を持つ半導体素子及びその製造方法 | |
JPS62229892A (ja) | 半導体装置およびその製法 | |
US5100833A (en) | Method of producing a semiconductor light emitting device disposed in an insulating substrate | |
JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
JP2000183458A (ja) | 半導体素子及びその製造方法 | |
JPH0682886B2 (ja) | 半導体レーザ装置の製造方法 | |
JPS637691A (ja) | 半導体レ−ザ装置 | |
JPS59222988A (ja) | 化合物半導体素子およびその製造方法 | |
JPS61264776A (ja) | 光半導体装置 | |
JPH06326399A (ja) | 半導体レーザ素子およびその製造方法 | |
JPH09283838A (ja) | 半導体レーザ装置およびその製造方法 | |
JPH0548194A (ja) | 半導体レーザ及びその製造方法 | |
JPS5871682A (ja) | 半導体発光装置 | |
JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
JPH06120615A (ja) | 半導体レーザ素子の製造方法 | |
JPS63120487A (ja) | 光電子集積回路 | |
JPS58178582A (ja) | 半導体発光装置 | |
JPH07106704A (ja) | 半導体レーザの製造方法 | |
JPH04296081A (ja) | 可視光半導体レーザ | |
JPS6226883A (ja) | 半導体レ−ザ装置 | |
JPS6144484A (ja) | 半導体レ−ザの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |