JPS62225084A - Video signal processing circuit - Google Patents
Video signal processing circuitInfo
- Publication number
- JPS62225084A JPS62225084A JP61067268A JP6726886A JPS62225084A JP S62225084 A JPS62225084 A JP S62225084A JP 61067268 A JP61067268 A JP 61067268A JP 6726886 A JP6726886 A JP 6726886A JP S62225084 A JPS62225084 A JP S62225084A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- converter
- conversion
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 description 10
- 238000013139 quantization Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 238000010606 normalization Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、映像信号をへ／Ｄ変換する信号処理回路に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a signal processing circuit that converts a video signal to/from digital.
［従来の技術］
昨今、一つの静止画像のアナログ映像信号をＡ／Ｄ変換
器によりデジタル映像信号に変換することが盛に行われ
ている。[Prior Art] Recently, it has become popular to convert an analog video signal of a single still image into a digital video signal using an A/D converter.
従来、この種の映像信号をＡ／Ｄ変換する信号処理回路
は第４図のように構成されていた。そして、第５図（Ａ
）〜（Ｃ）に、第４図の回路の動作説明図を示しである
。Conventionally, a signal processing circuit for A/D converting this type of video signal has been configured as shown in FIG. And, Fig. 5 (A
) to (C) are diagrams illustrating the operation of the circuit in FIG. 4.
すなわち、第４図において、入力端子Ｔｌに入力された
アナログ映像信号は人力信号レベル検出回路２に供給さ
れ、ここで、その人力レベルの最大値が検出され、それ
に応じた基準電位ＶｒａｆがＶｒｅｆ発生回路３よりＡ
／Ｄ変換器１に出力される。That is, in FIG. 4, the analog video signal input to the input terminal Tl is supplied to the human power signal level detection circuit 2, where the maximum value of the human power level is detected, and the reference potential Vraf corresponding to the maximum value is detected to generate Vref. A from circuit 3
/D converter 1.
第５図（Ａ）〜（Ｃ）は第４図の回路の動作説明図であ
り、第５図（八）は、この場合の入力信号と、その最大
値を基準電位Ｖｒａｆに設定したことを示している。5(A) to 5(C) are explanatory diagrams of the operation of the circuit of FIG. 4, and FIG. 5(8) shows the input signal in this case and the fact that its maximum value is set to the reference potential Vraf. It shows.
そして、Ａ／Ｄ変換回路１は、人力映像信号に応じたＶ
ｒｅｆを最高値として入力映像信号をディジタルデータ
に変換して出力端子Ｔ２に出力する。Then, the A/D conversion circuit 1 converts the V
The input video signal is converted into digital data using ref as the highest value, and is output to the output terminal T2.
ここでは、人力映像信号の最高値Ｖｒｅｆに設定しであ
るから、人力信号がＶｒｅｆを越えてしまうことがない
ので、情報の欠落を生じたり、入力信号レベルがＶｒｅ
ｆに比べて小さいために、量子化誤差による直線性が劣
化することはない。Here, since the highest value Vref of the human input video signal is set, the human input signal will not exceed Vref, so there will be no information missing or the input signal level will be lower than Vref.
Since it is smaller than f, linearity does not deteriorate due to quantization error.
しかし、この場合、人力信号レベル検出回路２は人力信
号レベルの最高値を検出するため、１点でも過大な尖頭
値や雑音電位があると、このとぎには、小信号入力レベ
ルにもかかわらず、高い電極のＶｒｅｆが設定され、信
号レベルは低い電位に集中して、量子化誤差による直線
性の劣化を招くという欠点があった。第５図（Ｂ）にそ
のときの人力信号レベルとＶｒａｆとの関係を示しであ
る。However, in this case, the human input signal level detection circuit 2 detects the highest value of the human input signal level, so if there is an excessive peak value or noise potential at even one point, the signal level detection circuit 2 detects the highest value of the human input signal level. First, a high electrode Vref is set, and the signal level is concentrated at a low potential, resulting in deterioration of linearity due to quantization errors. FIG. 5(B) shows the relationship between the human power signal level and Vraf at that time.
また、大きな映像信号人力でしかもコントラストの低い
信号の場合には、信号レベルが高い電位に集中してやは
り直線性の劣化を招くという欠点があった。第５図（Ｃ
） にこのときの人力信号レベルとＶｒａｆとの関係
を示しである。In addition, in the case of a large video signal with a low contrast, the signal level is concentrated at a high potential, resulting in deterioration of linearity. Figure 5 (C
) shows the relationship between the human power signal level and Vraf at this time.
［発明が解決しようとする問題点］
そこで、本発明の目的は、上述の如き従来技術の欠点を
除去し、人力映像信号の輝度分布から、最高閾値１（ｐ
（ハイライトポイント）と最低閾値Ｄｐ（ダークポイン
ト）とを、選択的に設定し、そのＨｐに応じてし、ｆを
設定し、ざらに或いはｏｐに応じて最低基準値Ｖｒｅｆ
ＯＮＤをそれぞれ設定し、人力映像信号レベルの高低
やコントラストの大小にかかわらずに、量子化誤差が少
なく、しかも直線性の良好なＡ／Ｄ変換を行う映像信号
処理回路を提供することにある。[Problems to be Solved by the Invention] Therefore, an object of the present invention is to eliminate the drawbacks of the prior art as described above, and to calculate the maximum threshold value 1 (p
(highlight point) and the lowest threshold value Dp (dark point) are selectively set according to the Hp, f is set, and the lowest reference value Vref is set roughly or according to the op.
To provide a video signal processing circuit which sets ONDs respectively and performs A/D conversion with little quantization error and good linearity regardless of the level of a human video signal or the contrast.
［問題点を解決するための手段］
このような目的を達成するために、本発明に係る映像信
号処理回路では、入力映像信号の輝度開度分布を求め、
その分布における明るい部分の、つまり高レベル部分の
適切な発生確率の値に対応させて、最高基準値Ｖｒｅｆ
を制御する。[Means for Solving the Problems] In order to achieve such an object, the video signal processing circuit according to the present invention calculates the brightness aperture distribution of the input video signal,
The highest reference value Vref is
control.
さらに必要があれば、その求められた分布における暗い
部分、つまり低レベル部分の適切な発生確率の値に対応
させて、Ｖｒａｆ ＧＮＤを設定する。Furthermore, if necessary, Vraf GND is set in correspondence with an appropriate occurrence probability value of a dark portion, that is, a low level portion, in the obtained distribution.
すなわち、本発明は、映像信号をＡ／Ｄ変換するＡ／Ｄ
変換手段と、へ／Ｄ変換手段からの出力を一時記憶する
記憶手段と、記憶手段からの映像信号を供給され、当該
映像信号のレベルの発生頻度分布を求める手段と、その
発生頻度分布のうちの所定の高レベルについての発生頻
度に応じた高レベル閾値を設定する手段と、高レベル閾
値に応じて前記Ａ／Ｄ変換手段におけるＡ／Ｄ変換の最
高基準値を制御する手段とを備えたことを特徴とする。That is, the present invention provides an A/D converter for A/D converting a video signal.
a conversion means, a storage means for temporarily storing the output from the D/D conversion means, a means for receiving the video signal from the storage means and determining an occurrence frequency distribution of the level of the video signal; means for setting a high level threshold according to the frequency of occurrence of a predetermined high level of , and means for controlling a highest reference value of A/D conversion in the A/D conversion means according to the high level threshold. It is characterized by
［作 用］
従って、本発明を実施することにより、従来のように、
Ａ／Ｄ変換器の基準値を発生頻度の少ない高い尖頭値に
設定するようなことがなく、映像信号レベルに見合った
最高基準値Ｖｒｅｆおよび最低基準値Ｖｒｅｆ ＧＮＤ
を設定することができ、情報の欠落を生ずることなく、
直線性の極めてすぐれたＡ／Ｄ変換を行うことができる
。[Function] Therefore, by implementing the present invention, as in the past,
The reference value of the A/D converter is not set to a high peak value that rarely occurs, and the highest reference value Vref and lowest reference value Vref GND that match the video signal level are set.
can be set without causing any information loss.
A/D conversion with extremely high linearity can be performed.
［実施例］ 以下に図面を参照して本発明の詳細な説明する。[Example] The present invention will be described in detail below with reference to the drawings.
第１図は本発明の一実施例の構成を示すブロック図であ
る。さらに、第２図（Ａ）〜（Ｃ）は第１図の回路にお
ける動作を説明するために、映像信号レベルの状態と、
最高基準電位および最低基準電位を設定した状態の相互
関係を示す説明図である。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Furthermore, in order to explain the operation in the circuit of FIG. 1, FIGS. 2(A) to (C) show the state of the video signal level,
FIG. 3 is an explanatory diagram showing the mutual relationship between a state in which a highest reference potential and a lowest reference potential are set.
第１図において、ｌはＡ／Ｄ変換器、３は最高基準電位
Ｖｒａｆ発生回路、４は最低基準電位Ｖｒ＠ｆ ＧＮＩ
）発生回路、５は輝度ヒストグラム回路、６は記憶部で
ある。In FIG. 1, l is an A/D converter, 3 is the highest reference potential Vraf generation circuit, and 4 is the lowest reference potential Vr@f GNI
) generation circuit, 5 is a brightness histogram circuit, and 6 is a storage section.
まず、輝度ヒストグラム回路５は、初期状態として、Ｖ
ｒａｆ発生回路３に最高の電位１１□８、Ｖｒａｆい。First, the brightness histogram circuit 5 has V as an initial state.
The highest potential 11□8, Vraf, is applied to the raf generation circuit 3.
発生回路４に最低の電位ＤｍＩｎを出力し、し。ｆ発生
回路３は最高の基準電位Ｖｒａｆを、Ｖｒａｆ ＧＮＤ
発生回路４は最低の基準電位Ｖｒａｆ ＧＮＯをそれぞ
れＡ／Ｄ変換器１に出力する。The lowest potential DmIn is output to the generation circuit 4. The f generation circuit 3 outputs the highest reference potential Vraf to Vraf GND.
The generation circuit 4 outputs the lowest reference potential Vraf GNO to the A/D converter 1, respectively.
第２図（Ａ）に、この場合の映像信号レベルの状態と、
最高のりｒａｆおよび最低のｖｏ、。ＮＤとの相互関係
を示す。FIG. 2(A) shows the state of the video signal level in this case, and
Highest raf and lowest vo. Shows the correlation with ND.
次に、輝度ヒストグラム回路５よりＡ／Ｄ変換器１ヘア
ウドプツト・イネーブル信号ＯＥが送られると、Ａ／Ｄ
変換器１は入力端子Ｔｌから人力されたアナログ映像信
号をへ／Ｄ変換し、記憶部６へそのディジタル・デーダ
を出力する。Next, when the brightness histogram circuit 5 sends the A/D converter 1 hairdopt enable signal OE, the A/D
The converter 1 performs D/D conversion on an analog video signal input from an input terminal Tl, and outputs the digital data to the storage section 6.
次に、輝度ヒストグラム回路５は記憶部６にＯＥ傷信号
送り、ディジタル・データは輝度ヒストグラム５に転送
される。Next, the brightness histogram circuit 5 sends an OE flaw signal to the storage section 6, and the digital data is transferred to the brightness histogram 5.
そこで、輝度ヒストグラム回路５は人力された映像信号
のディジタルデータから輝度信号レベルの発生頻度分布
（ヒストグラム）を求め、例えば、明るい方では高いレ
ベルの発生頻度が１％以内の範囲に相当する電位をｌｉ
ｐに設定し、暗い方では低いレベルの発生頻度が１％以
内の範囲に相当する電位をｏｐに設定する。Therefore, the brightness histogram circuit 5 calculates the occurrence frequency distribution (histogram) of the brightness signal level from the manually inputted digital data of the video signal. li
On the dark side, a potential corresponding to a range in which the frequency of occurrence of low levels is within 1% is set as op.
第２図（Ｂ）に、この場合の輝度信号レベルの発生頻度
分布を表わすヒストグラムによりｕｐおよびＤｐを設定
してる相互関係を示す。FIG. 2(B) shows the mutual relationship in setting up and Dp using a histogram representing the frequency distribution of luminance signal levels in this case.
Ｖｒａｆ発生回路３はｌｉｐに応じたＶｒａｆをＡ／Ｄ
変換器１に出力する。また、Ｖｒａｆ ＧＨＯ発生回路
４はＤｐに応じたｖｌ。ｆ ＧＮＤをＡ／Ｄ変換器１に
出力する。このようにして、テストサンプリングが行わ
れ、ＶｒａｆおよびＶｒａｆ ＧＮＤが設定され、正規
化が行われた後に、輝度ヒストグラム回路５はＡ／Ｄ変
換器１にＯＥ傷信号送り、Ａ／Ｄ変換器１は人力された
アナログ映像信号をＡ／Ｄ変換し、記憶部６を経てディ
ジタル映像信号を出力端子Ｔ２に供給する。The Vraf generation circuit 3 A/D converts Vraf according to the lip.
Output to converter 1. Further, the Vraf GHO generation circuit 4 generates vl according to Dp. Output f GND to A/D converter 1. In this way, after test sampling is performed, Vraf and Vraf GND are set, and normalization is performed, the brightness histogram circuit 5 sends the OE flaw signal to the A/D converter 1. A/D converts the manually inputted analog video signal and supplies the digital video signal to the output terminal T2 via the storage section 6.
第２図（Ｃ）にテストサンプリングからＶｒａｆおよび
しａｆ ＧＮＯが設定され、正規化が行われたときの、
映像信号レベルとＶｒａｆおよびＶｒａｆ ＧＮＤの相
互関係を示しである。Figure 2 (C) shows when Vraf and Shiaf GNO are set from test sampling and normalization is performed.
This figure shows the relationship between the video signal level, Vraf, and Vraf GND.
このようにして、入力の映像信号に含まれる微細な高い
値の尖頭値や小さいコントラストにかかられす、量子化
誤差の少ない直線性の良好なＡ／［＋変換を行うことが
できる。In this way, it is possible to perform A/[+ conversion with good linearity and little quantization error, which is applied to minute high-value peak values and small contrast contained in the input video signal.
次に、第３図は本発明の他の実施例の構成を示すブロッ
ク図である。Next, FIG. 3 is a block diagram showing the configuration of another embodiment of the present invention.
図において、輝度ヒストグラム回路５は、初期状態とし
て、Ｖｒａｆ発生回路３に最高レベルの１ｌｐ（ハイラ
イトポイント）を出力し、Ｌｅｆ発生回路３はそれに応
じた最高の電ＶｒｓｆをＡ／Ｄ変換器１に出力する。In the figure, the luminance histogram circuit 5 outputs the highest level 1lp (highlight point) to the Vraf generation circuit 3 as an initial state, and the Lef generation circuit 3 outputs the corresponding highest voltage Vrsf to the A/D converter 1. Output to.
輝度ヒストグラム回路５よりへ／Ｄ変化器１へＯＥ傷信
号出力されると、Ａ／Ｄ変換器１は入力端子Ｔｌから入
力されたアナログ映像信号をＡ／Ｄ変換し、記憶部６ヘ
デイジタル・データを出力する。When the brightness histogram circuit 5 outputs the OE flaw signal to the D/D converter 1, the A/D converter 1 A/D converts the analog video signal input from the input terminal Tl, and outputs the digital data to the storage section 6. Output.
次に輝度ヒストグラム回路５は記憶部６にＯＥ傷信号送
り、ディジタル・データは輝度ヒストグラム回路５へ出
力される。この輝度ヒストグラム回路５で入力されたデ
ィジタル・データの輝度４３号レベルの発生頻度分布（
ヒストグラム）を求め、例えば、明るい方では高いレベ
ルの発生頻度が１％に相当する電位をｌｉｐに設定し、
Ｖｒａｆ発生回路３へ出力する。そして％ Ｖｒｅｆ発
生回路３はｌｌｐに応じたＶｒａｆをＡ／Ｄ変換器１に
出力する。このようにして、テストサンプリングが行わ
れ、Ｖｒａｆが設定されて正規化が行われた後に、輝度
ヒストグラム回路５はＡ／Ｄ変換器１にＯＥ信号を送り
、Ａ／Ｄ変換器１は人力されたアナログ映像信号を＾／
Ｄ変換し、記憶部６を経てディジタル映像信号を出力端
子Ｔ２に供給する。Next, the brightness histogram circuit 5 sends an OE flaw signal to the storage section 6, and the digital data is output to the brightness histogram circuit 5. This brightness histogram circuit 5 shows the frequency distribution of the brightness No. 43 level of the digital data input (
Histogram), for example, set the potential corresponding to 1% of high level occurrence frequency in the bright area to lip,
Output to Vraf generation circuit 3. Then, the %Vref generating circuit 3 outputs Vraf according to llp to the A/D converter 1. In this way, after test sampling is performed, Vraf is set, and normalization is performed, the brightness histogram circuit 5 sends the OE signal to the A/D converter 1, and the A/D converter 1 is manually operated. Analog video signal
The digital video signal is converted into D and is supplied to the output terminal T2 via the storage section 6.
この場合のように、Ｈｐだけを選択的に設定する簡易な
方法によれば、高輝度領域のハイライト側における微少
な尖頭値の影響を受けることなしに、量子化誤差が少な
く、直線性の良好なＡ／Ｄ変換を行うことができる。As in this case, a simple method of selectively setting only Hp can reduce quantization errors and improve linearity without being affected by minute peak values on the highlight side of high-brightness areas. Good A/D conversion can be performed.
以上に本発明を実施例により説明してきたが、上述のＨ
ｐあるいはＤｐの値は、ヒストグラムからの計算値に正
確に合わせる必要はなく、予め数段階の電圧値を設定し
ておき、その中から最も近い値の電圧値に設定してもよ
い。The present invention has been explained above with reference to examples, but the above-mentioned H
The value of p or Dp does not need to be exactly matched to the value calculated from the histogram, and several voltage values may be set in advance and the voltage value may be set to the closest voltage value among them.
この場合、Ｖｒｅｆ発生回路３およびＶｒｅｆ ＧＮＤ
発生回路４はそれぞれ数段の電圧切換でＶｒａｆあるい
はし。ｆい。を所望の電位に設定することができるので
、映像信号処理回路を安価に実現することができる。In this case, Vref generation circuit 3 and Vref GND
The generating circuit 4 can be set to Vraf or Vraf by switching the voltage in several steps. F. can be set to a desired potential, so the video signal processing circuit can be realized at low cost.
また、記憶部６は１走査線記憶容量のラインメモリにし
て、輝度ヒストグラム回路５では、１走査線分のＡ／Ｄ
変換を行う度毎に、データを積算することを繰り返して
、静止画像の１画面分に相当するヒストグラムを得るよ
うにすることもでき、このようにして記憶容量の節約が
はかられ、かつ安価に構成された映像信号処理回路を実
現することができる。The storage unit 6 is a line memory with a storage capacity of one scanning line, and the brightness histogram circuit 5 uses an A/D for one scanning line.
It is also possible to repeat the accumulation of data each time a conversion is performed to obtain a histogram equivalent to one screen of a still image, which saves storage space and is inexpensive. It is possible to realize a video signal processing circuit configured as follows.
［発明の効果コ
以上に述べたように、本発明の映像信号処理回路によれ
ば、映像入力信号レベルの大小やコントラストの如何に
かかわらず、また、微小な高い、４値電圧や雑音電圧に
影響されることなく、量子化誤差の少ない、直線性の良
好なＡ／Ｄ変換を行うことが可能である。[Effects of the Invention] As described above, the video signal processing circuit of the present invention can be used regardless of the level or contrast of the video input signal, as well as small, high, four-level voltages or noise voltages. It is possible to perform A/D conversion with good linearity and little quantization error without being affected.
そして、基準値Ｖｒａｆの設定に、数段の電圧切換で行
うことや記憶容量を節約することにより、簡易で安定、
かつ安価に映像信号の処理回路が実現できる。The setting of the reference value Vraf is simple, stable, and simple by switching the voltage in several stages and saving memory capacity.
Moreover, a video signal processing circuit can be realized at low cost.
第１図は本発明の一実施例の構成を示すブロック図、
第２図（Ａ）〜（Ｃ）は第１図の回路の動作説明図、
第３図は本発明の他の実施例の構成を示すブロック図、
第４図は従来の映像信号処理回路の構成例を示すブロッ
ク図、
第５図（Ａ）〜（Ｃ）は第４図の回路の動作説明図であ
る。
ｌ・・・Ａ／Ｄ変換器、
２・・・人力信号レベル検出回路、
３・・・最高基準電位Ｖｒ＠ｆ発生回路、４・・・最低
基準電位Ｖｒａｆ ＧＮＤ発生回路、５・・・輝度ヒス
トグラム回路、
６・・・記憶部。
本発明の実施イ列の講へ図
第１図
Ｖｒｅｆ
嗜−−明
阿／図の回路の動イ乍ｊえ門口
本発明の砲の裏施イ列の横へ図
第３図FIG. 1 is a block diagram showing the configuration of one embodiment of the present invention, FIGS. 2(A) to (C) are diagrams explaining the operation of the circuit in FIG. 1, and FIG. 3 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 4 is a block diagram showing an example of the configuration of a conventional video signal processing circuit. FIGS. 5(A) to 5(C) are operation explanatory diagrams of the circuit shown in FIG. 4. l... A/D converter, 2... Human signal level detection circuit, 3... Highest reference potential Vr@f generation circuit, 4... Lowest reference potential Vraf GND generation circuit, 5... Luminance Histogram circuit, 6... Storage section. The operation of the circuit shown in the figure is shown in Figure 1.
Claims (1)
／Ｄ変換手段からの出力を一時記憶する記憶手段と、 該記憶手段からの映像信号を供給され、当該映像信号の
レベルの発生頻度分布を求める手段と、 その発生頻度分布のうちの所定の高レベルについての発
生頻度に応じた高レベル閾値を設定する手段と、 前記高レベル閾値に応じて前記Ａ／Ｄ変換手段における
Ａ／Ｄ変換の最高基準値を制御する手段と、 を備えたことを特徴とする映像信号処理回 路。 ２）映像信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、該Ａ
／Ｄ変換手段からの出力を一時記憶する記憶手段と、 該記憶手段からの映像信号を供給され、当該映像信号の
レベルの発生頻度分布を求める手段と、 その発生頻度分布のうちの所定の高レベル部分について
の発生頻度に応じた高レベル閾値を設定する手段と、 前記発生頻度分布のうちの所定の低レベル部分について
の発生頻度に応じた低レベル閾値を設定する手段と、 前記高レベル閾値に応じて前記Ａ／Ｄ変換手段における
Ａ／Ｄ変換の最高基準値を制御し、前記低レベル閾値に
応じて前記Ａ／Ｄ変換の最低基準値を制御する手段と、 を備えたことを特徴とする映像信号処理回 路。[Claims] 1) A/D conversion means for A/D converting a video signal;
storage means for temporarily storing the output from the /D conversion means; means for receiving the video signal from the storage means and determining the occurrence frequency distribution of the level of the video signal; means for setting a high level threshold according to the frequency of occurrence of the level; and means for controlling the highest reference value of A/D conversion in the A/D conversion means according to the high level threshold. Features video signal processing circuit. 2) A/D conversion means for A/D converting the video signal;
storage means for temporarily storing the output from the /D conversion means; means for receiving the video signal from the storage means and determining the occurrence frequency distribution of the level of the video signal; means for setting a high-level threshold according to the frequency of occurrence of a level portion; means for setting a low-level threshold according to the frequency of occurrence for a predetermined low-level portion of the frequency distribution; and the high-level threshold. and means for controlling the highest reference value of the A/D conversion in the A/D conversion means in accordance with the low level threshold, and controlling the lowest reference value of the A/D conversion in accordance with the low level threshold. Video signal processing circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067268A JPS62225084A (en) | 1986-03-27 | 1986-03-27 | Video signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067268A JPS62225084A (en) | 1986-03-27 | 1986-03-27 | Video signal processing circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62225084A true JPS62225084A (en) | 1987-10-03 |
Family
ID=13340041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61067268A Pending JPS62225084A (en) | 1986-03-27 | 1986-03-27 | Video signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62225084A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307275A (en) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | Delta sigma analog-to-digital converter having built-in variable gain end |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757088A (en) * | 1980-08-13 | 1982-04-06 | Nec Corp | Adaptive quantization circuit |
| JPS57168581A (en) * | 1981-04-09 | 1982-10-16 | Nec Corp | Adaptive quantizing circuit |
-
1986
- 1986-03-27 JP JP61067268A patent/JPS62225084A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757088A (en) * | 1980-08-13 | 1982-04-06 | Nec Corp | Adaptive quantization circuit |
| JPS57168581A (en) * | 1981-04-09 | 1982-10-16 | Nec Corp | Adaptive quantizing circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307275A (en) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | Delta sigma analog-to-digital converter having built-in variable gain end |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3302423B2 (en) | Imaging device | |
| US4578711A (en) | Video data signal digitization and correction system | |
| US20100231749A1 (en) | Image signal processing device having a dynamic range expansion function and image signal processing method | |
| US6002445A (en) | A/D conversion with wide dynamic range | |
| US6867805B2 (en) | Image pickup device and video signal processing method | |
| EP0548781A2 (en) | Gradation compensation apparatus of video image | |
| KR20040104425A (en) | Device and method of fitted variable gain analog-digital conversion for an image sensor | |
| JPS62225084A (en) | Video signal processing circuit | |
| US6515600B2 (en) | Circuit arrangement for regenerating the black level of video signals | |
| US5003378A (en) | Automatic white balance circuit | |
| US5243427A (en) | Contour correction apparatus and contour correction method | |
| KR100398979B1 (en) | Apparatus and method for processing video signals | |
| US20030178645A1 (en) | Image signal processing circuit and semiconductor device | |
| JP6650024B2 (en) | Analog / digital converter and control method therefor | |
| JP3788997B2 (en) | Image signal processing device | |
| JPH01218177A (en) | Image pickup signal processing circuit | |
| JPH05291955A (en) | A/d conversion bit expansion circuit | |
| JP3371689B2 (en) | A / D conversion reference voltage setting circuit | |
| JPH0439828B2 (en) | ||
| JPH08274639A (en) | Reduction system nd method for noise added to milticomponent alalog signal in analog-digital conversion | |
| JPH0522655A (en) | Video camera | |
| JPS61102871A (en) | Image a/d conversion circuit | |
| JPH0646290A (en) | Nonlinear level control circuit | |
| JPH0786944A (en) | A/d conversion circuit for video signal | |
| JPH11146231A (en) | Signal processor |