JPS62216049A - Overload detector for microcomputer - Google Patents

Abstract

PURPOSE:To quickly cope with an overload state of an arithmetic processor by integrating the duration of an active or stop state of the state signal of the arithmetic processor, and detecting the overload state of the arithmetic processor. CONSTITUTION:When a CPU11 is active, the state signal 4 outputted from an output port 16 is turned into an H level showing an active state. Thus an integration circuit 19 starts integration of the duration of the H level in a positive direction and therefore the integration value 6 increases in proportion to the duration of the H level. Then the CPU11 stops its operation when the processing is through with a processing command 3 and then converts the signal 4 outputted from the port 16 to a level stop state. If the active state time of the CPU11 is long and the value 6 exceeds its limit, the alarm signal 7 of an H level is outputted from a deciding circuit 20. Thus a alarm lamp buzzer is actuated based on the signal 7 and therefore an operator can know that the CPU11 is kept under an overload state.

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マイクロコンピュータに係わり、特にＣＰＵ
等の演算処理装置が過負荷状態になったことを検出して
警告信号を出力するマイクロコンピュータの過負荷検出
装置に関する。[Detailed Description of the Invention] [Object of the Invention] (Field of Industrial Application) The present invention relates to microcomputers, and in particular to CPUs.
The present invention relates to an overload detection device for a microcomputer that detects when an arithmetic processing device such as a processor is overloaded and outputs a warning signal.

（従来の技術） 一般に、ＣＰＵ　（中央処理袋＠）等の演算処理装置が
組込まれたマイクロコンピユー多においては、外部から
処理指令が入力すると、この処理指令に対応する演算処
理を実行する。このようなマイクロコンピュータにおい
ては、入力される処理指令は種々の形態があり、演算処
理内容が異なる。また、同一処理指令であったとしても
、データｍが異なり演算処理に要する時間がそれぞれ異
なる。(Prior Art) Generally, in a microcomputer incorporating an arithmetic processing unit such as a CPU (central processing unit), when a processing command is input from the outside, the microcomputer executes the arithmetic processing corresponding to the processing command. In such a microcomputer, there are various forms of input processing commands, and the contents of the arithmetic processing are different. Further, even if the processing commands are the same, the data m is different and the time required for the calculation processing is different.

したがって、通常、マイクロコンピュータの処理能力を
一杯に使用することなく、このマイクロコンピュータに
単位時間当りに入力される平均の処理指令数を一定限度
以下に制限するようにしている。Therefore, the average number of processing commands input to the microcomputer per unit time is usually limited to below a certain limit without using the full processing capacity of the microcomputer.

しかしながら上記のように平均的な処理指令数を制限し
たとしても、この処理指令が短時間に集中した場合等に
おいては、一つの処理指令に対応する演ｎ処理が終了し
ないうちに次の処理指令が入力する場合がある。この場
合、先の演算処理が終了するまで次の処理指令に対応す
る演算処理は待たされることになる。しかし、この後か
ら入力された処理指令が発行された後一定時ｒ１内に実
施される必要のあるものであれば、処理指令入力時刻か
ら予め定められた規定時間内にこの処理指令に対する演
算ｌｌ！ｌ理を終了させる必要がある。したがって、こ
の処理指令に対する＊算処理の開始が遅れた場合は、処
理が終了していない未完成の処理１ｉＳ渠を返送するこ
とになる。However, even if the average number of processing commands is limited as described above, if these processing commands are concentrated in a short period of time, the next processing command may be issued before the processing corresponding to one processing command is completed. may be entered. In this case, the calculation process corresponding to the next processing command is forced to wait until the previous calculation process is completed. However, if the processing command input later needs to be executed within a certain time r1 after it is issued, the calculation for this processing command will be performed within a predetermined time from the processing command input time. ! It is necessary to finish the process. Therefore, if the start of *arithmetic processing for this processing command is delayed, an unfinished processing 1iS channel that has not been completed will be returned.

しかし、従来のマイクロコンピュータにおいては、上述
したように、一時的にしろＣＰＵが過負荷状態に陥った
事態を警報する手段がなかったので、操作者はその異常
データが返送されたことを把握することができなかった
。したがって、当然、それに対する対策を講することも
困難であった。However, as mentioned above, in conventional microcomputers, there was no way to warn when the CPU was overloaded, even temporarily, so the operator had no way of knowing that the abnormal data had been returned. I couldn't do that. Naturally, therefore, it was difficult to take measures against it.

（発明が解決しようとする問題点） このように従来のマイクロコンピュータにおいては、過
負荷になったことを検出する手段がなかったので、確実
に演算処理が行なわれたか否かが確認できなかった。(Problem to be solved by the invention) In this way, in conventional microcomputers, there was no means to detect overload, so it was not possible to confirm whether or not arithmetic processing was being performed. .

本発明はこのような事情に基づいてなされたものであり
、その目的とするところは、演算処理装置の状態信号に
おける動作状態又は停止状態の継続時間を積分すること
によって、演算処理装置の過負荷状態を検出でき、その
過負荷状態に対応する処置を容易に実施できるマイクロ
コンピュータの過負荷検出装置を提供することにある。The present invention has been made based on the above circumstances, and its purpose is to solve the problem of overload of the arithmetic processing device by integrating the duration of the operating state or stop state in the state signal of the arithmetic processing device. An object of the present invention is to provide an overload detection device for a microcomputer that can detect a state and easily take measures corresponding to the overload state.

［発明の構成コ （問題点を解決するための手段） 第１図に示すように、本発明における演算処理装置１は
、外部から入力された起動割込信＠２にて起動され、入
力された処理指令３に対応する処理をおこない、この処
理が終了したとき動作を停止する。そして、この演算処
ＩＩ　装’Ｍ　１から出力されるこの演算処理袋Ｎ１の
停止状態又は動作状態を示す状態信号４が入力され、こ
の状態信号４が動作状態を示すときこの動作状態の継続
時間を正方向に積分し、状態信＠４が停止状態を示すと
きこの停止状態の継続時間を負方向に積分する積分手段
５を設けるとともに、この積分手段５にて積分された積
分値６が予め定められた限界値を越えたとき警告信＠７
を出力する判定手段８を設けたものである。[Configuration of the Invention (Means for Solving Problems)] As shown in FIG. It performs processing corresponding to the processing command 3, and stops the operation when this processing is completed. Then, a status signal 4 indicating a stop state or an operating state of this arithmetic processing bag N1 outputted from this arithmetic processing unit II M1 is inputted, and when this state signal 4 indicates an operating state, the duration of this operating state is inputted. An integrating means 5 is provided which integrates in the positive direction, and when the status signal @4 indicates a stopped state, integrates the duration of this stopped state in the negative direction. Warning signal @7 when the specified limit value is exceeded
This is provided with a determining means 8 for outputting.

（作用） このように構成されたマイクロコンピュータの過負荷検
出装置であれば、積分手段にて、ＰＩ４算処理装置から
出力される状態信号が動作状態を示したときはその動作
状態継続時間が正方向に積分されるとともに、状態信号
が停止状態を示すときはその停止状態継続時間が負方向
へ積分される。(Function) With the overload detection device for a microcomputer configured as described above, when the status signal output from the PI4 processing unit indicates an operating state, the integration means determines that the duration of the operating state is correct. When the status signal indicates a stopped state, the duration of the stopped state is integrated in the negative direction.

したがって、処理指令が短時間のうちに連続して入力さ
れた場合は、演算処理装置の動作時間は当然長くなり、
逆に停止時間は短くなる。その結果、積分手段における
積分値は高くなる。そして、積分値が予め定められた限
界直を越えたと判断されると警告信号が出力される。な
お、処理指令の入力間隔が長くなると当然演算処理装置
の停止時間は長くなるので、状態信号の停止状態が長く
なり、結果しとて全体の積分値が小さくなる。Therefore, if processing commands are input continuously within a short period of time, the operation time of the arithmetic processing unit will naturally become longer.
On the contrary, the stop time becomes shorter. As a result, the integral value in the integrating means becomes high. Then, when it is determined that the integral value exceeds a predetermined limit, a warning signal is output. Note that as the input interval of processing commands becomes longer, the stop time of the arithmetic processing device naturally becomes longer, so the stop state of the status signal becomes longer, and as a result, the overall integral value becomes smaller.

（実ｔＪｉ例） 以下本発明の一実施例を図面を用いて説明する。(Actual tJi example) An embodiment of the present invention will be described below with reference to the drawings.

第２図は実施例のマイクロコンピュータの過負荷検出ｆ
Ａ匝の霞略構成を示すブロック図である。Figure 2 shows overload detection f of the microcomputer in the embodiment.
It is a block diagram showing the haze configuration of A box.

図中１１は各種演算回路やコマンドレジスタ等を内蔵し
た演算処理装置としてのＣＰＵ　（中央処理装！りであ
り、このＣＰＵ１１の電源入力端子ＶＣには電源回路１
２から電源電圧Ｖｃが供給され、さらに、リセット端子
Ｒには電源回路１２からのリセット信号が入力される。In the figure, 11 is a CPU (central processing unit!) as an arithmetic processing unit that has various arithmetic circuits, command registers, etc.
A power supply voltage Vc is supplied from the power supply circuit 2, and a reset signal from the power supply circuit 12 is input to the reset terminal R.

そして、このＣＰＵ１１は、アドレスバスやデータバス
からなるパスライン１３を介してＩＩＩ　Ｍプログラム
等の固定データを記憶するＲＯＭ１４．入力された処理
指令や各種データ等の可変データを記憶するＲＡＭ１５
．ＣＰＵ　１１が動作状態か又は停止状態かを示す状態
信号４を出力する出力ボート１６゜および外部から入力
される処理指令３や各種データを受信する外部信号受信
回路１７等を制御する。This CPU 11 is connected to a ROM 14. which stores fixed data such as IIIM programs via a path line 13 consisting of an address bus and a data bus. RAM 15 that stores variable data such as input processing commands and various data
．． It controls an output port 16° that outputs a status signal 4 indicating whether the CPU 11 is in an operating state or a stopped state, and an external signal receiving circuit 17 that receives processing commands 3 and various data input from the outside.

なお、このｃｐｕ’＋ｉは、ｔ１１口路１８から割込端
子ＩＮＴへ起動割込信号２が入力されると起動して動作
状態になる。そして、外部信号受信回路１７を介して処
理指令３が入力されるとこの処理指令に対応する演算処
理を実行する。一つの処理指令３に対応する演算処理が
終了するとアイドル状態になる。そして、次の起動割込
信号２にて再び動作状態になる。この動作状態か又は停
止状態かは、ＣＰＵ１７並びにその周辺回路にて生成す
る制御信号を出力ボート１６を介して状態信号４として
外部へ出力するように構成されている。Note that this CPU'+i is activated and becomes operational when the activation interrupt signal 2 is input from the t11 port 18 to the interrupt terminal INT. Then, when a processing command 3 is input via the external signal receiving circuit 17, arithmetic processing corresponding to this processing command is executed. When the arithmetic processing corresponding to one processing command 3 is completed, it enters an idle state. Then, at the next activation interrupt signal 2, it becomes operational again. The control signal generated by the CPU 17 and its peripheral circuits is outputted to the outside as a status signal 4 via the output port 16 to determine whether it is in the operating state or the stopped state.

例えば、８０８６ＣＰＵ　（米国インテル社！ｌりであ
れば、８口、Ｓｓ　、Ｓ２をＡＬＥによってラッチした
信号をデコードすることによって、ＣＰＵがｌｌ１作状
態か休止状１（ＨＬＴ）かを知ることが可能である。そ
こで、ＣＰＬＩは、外部からの稼鋤要求がなれけば、Ｈ
ＬＴ命令によって休止（＋−Ｉ　Ｌ　Ｔ　）状態にする
ようにソフトウェアを設計しておけばよい。For example, in the case of an 8086 CPU (Intel Corporation, USA), by decoding the signal latched by Ss and S2 by ALE, it is possible to know whether the CPU is in 11 working state or in hibernation state 1 (HLT). Therefore, CPLI will provide H
The software may be designed in such a way that it is put into a sleep state (+-IL T ) by the LT command.

また、前記外部信号受信回路１７は外部から処理１旨令
３が入力されると、その情報を割込回路１８へ送出する
。割込回路１８はＣＰＵ１１の割込端子ＩＮＴへ前ｊホ
した起ｕ　ｐ＋込倍信号２送出する。Further, when the external signal receiving circuit 17 receives the processing 1 command 3 from the outside, it sends the information to the interrupt circuit 18 . The interrupt circuit 18 sends a signal 2 to the interrupt terminal INT of the CPU 11.

前記出力ボート１６から出力された状態信号４は積分手
段としての積分回路１９へ入力される。The status signal 4 output from the output port 16 is input to an integrating circuit 19 as an integrating means.

この積分回路１つは、例えばアップダウン・カウンタ等
で構成されており、入力される状態信号４がＨレベルの
動作状態であればこの動作状態継続時間を正方向に積分
し、状［号４がＬレベルの停止状態であればこの停止状
Ｂ継続時間を負方向に積分する。すなわち、外部から入
力されるクロックパルスに応動して、積分値６を示すカ
ウント値を状態信号４がＨレベル期間中はカウントアツ
プするとともに状態信号４がＬレベル期間中はカウント
ダウンする。One of the integrating circuits is composed of, for example, an up/down counter, etc., and if the input state signal 4 is in an H level operating state, it integrates the duration of this operating state in the positive direction, and If the stop state is at L level, the stop state B duration time is integrated in the negative direction. That is, in response to a clock pulse input from the outside, a count value indicating the integral value 6 is counted up while the state signal 4 is at the H level, and counted down while the state signal 4 is at the L level.

積分回路１９から出力される積分値（カウントｆｉｉ）
６は次の判定回路２０へ入力される。この判定回路２０
は、入力された積分１ｉ１！（カウント値）６が予め定
められた限界値を越えるとＨレベルの警告信号７を出力
する。そして、一旦１」レベルの警告信号７を出力する
と、積分１６が先の限界値より低い直に設定された警告
解除（直を下回ると、Ｈレベルの警告信号７はＬレベル
へ解除される。Integral value (count fii) output from the integrating circuit 19
6 is input to the next determination circuit 20. This judgment circuit 20
is the input integral 1i1! When (count value) 6 exceeds a predetermined limit value, an H level warning signal 7 is output. Once the warning signal 7 at the 1'' level is output, the warning signal 7 at the H level is canceled to the L level when the integral 16 falls below the previous limit value.

このように構成されたマイクロコンピュータの過負荷検
出装置の動作を第３図のタイムチャー１・を用いて説明
する。すなわち、時刻ｔｏにて電源回路１２の電源スィ
ッチが投入されると、ＣＰＵ１１を含む各開成部材に［
１１電源が供給される。The operation of the microcomputer overload detection device configured as described above will be explained using time chart 1 in FIG. That is, when the power switch of the power supply circuit 12 is turned on at time to, [
11 power is supplied.

同時に電源回路１２からＣＰＵ１１のリセット端子Ｒへ
Ｈレベルのリセット信号２１が送出される。At the same time, an H level reset signal 21 is sent from the power supply circuit 12 to the reset terminal R of the CPU 11.

そして、ＣＰＵ１１に供給された電８電圧Ｖｃが規定随
に上昇した時刻１．にてリセット信号２１がＬレベルへ
解除される。この状態で時刻ｔ２にて外部信号受信回路
１７へ処理指令３が入力されると、その入力情報は割込
回路１８へ送出され、割込回路１８はＣＰＵ１１の割込
端子ＩＮＴへ起動υ１込信号２を送出する。するとＣＰ
Ｕ１１は起動されて動作状態になり、パスライン１３を
介して外部信号受信回路１７に入力した処理指令３を読
取り、この処理指令３に対応した演ｎ処理を開始する。Then, at time 1. when the electric voltage Vc supplied to the CPU 11 rises as required. At this point, the reset signal 21 is released to the L level. In this state, when the processing command 3 is input to the external signal receiving circuit 17 at time t2, the input information is sent to the interrupt circuit 18, and the interrupt circuit 18 sends the activation υ1 included signal to the interrupt terminal INT of the CPU 11. Send 2. Then CP
U11 is activated and becomes operational, reads the processing command 3 inputted to the external signal receiving circuit 17 via the pass line 13, and starts the processing corresponding to this processing command 3.

同時に出力ボート１６から出力される状態信＠４を動作
状態を示すＨレベルへ変換する。At the same time, the status signal @4 output from the output port 16 is converted to H level indicating the operating status.

時刻ｔ２にて状態信号４がＨレベルになると、積分回路
１９はＨレベルの継続時間を正方向に積分開始する。し
たがって、積分値６は継続時間に比例して増加する。そ
して、時刻ｔ３にて入力された処理指令３に対す処理が
終了すると、ＣＰＩＪｌｌは動作を停止して、出力ボー
ト１６から出力される状態信＠４をＬレベルの停止状態
へ変換する。When the state signal 4 becomes H level at time t2, the integration circuit 19 starts integrating the duration of the H level in the positive direction. Therefore, the integral value 6 increases in proportion to the duration. When the processing for the processing command 3 inputted at time t3 is completed, the CPIJll stops its operation and converts the status signal @4 outputted from the output port 16 to an L level stop state.

時刻ｔ３にて状態信号４がＬレベルへ変化すると、積分
回路１９の積分動作が負方向に転換する。When the state signal 4 changes to L level at time t3, the integrating operation of the integrating circuit 19 changes to the negative direction.

すなわち、今まで経過時間ともに増加されてきた積分値
をＬレベルの継続時間に対応して減算していく。その結
果、積分（直６は時間経過とともに減少していく。That is, the integral value that has been increased with the elapsed time is subtracted corresponding to the duration of the L level. As a result, the integral (straight line 6) decreases over time.

そして、時刻ｔ４にて外部信号受信回路１７へ次の処理
指令３が入力されると、再びＣＰＬｌｌｌは起動して動
作状態になり、次の処理指令３に対応する演算処理を開
始する。その結果、積分回路１９から出力される積分値
６は再び上昇する。このように、積分回路１９から出力
される積分（ｉ１６は、ＣＰＵ１１が動作期間中は増加
し、ＣＰＬＪｌｌが停止期間中は減少する。Then, when the next processing command 3 is input to the external signal receiving circuit 17 at time t4, the CPLlll is activated again, enters the operating state, and starts arithmetic processing corresponding to the next processing command 3. As a result, the integral value 6 output from the integrating circuit 19 increases again. In this way, the integral (i16) output from the integrating circuit 19 increases while the CPU 11 is in operation, and decreases while CPLJll is stopped.

そして、ＣＰＵ１１の動作状態時間が長くなり、例えば
１．＠分値６が時刻ｔ５にて限界値を越えると、判定回
路２０からＨレベルの警告信号７が出力される。そして
、時刻ｔ６にてＣＰＵ１１の演算処理動作が終了すると
、積分Ｗ１６は減少し始め、時刻ｔ７にて警告解除値を
下回ると、Ｈレベルの警告信号はＬレベルへ解除される
。Then, the operating state time of the CPU 11 becomes longer, for example 1. When the @minute value 6 exceeds the limit value at time t5, the judgment circuit 20 outputs an H level warning signal 7. Then, when the arithmetic processing operation of the CPU 11 ends at time t6, the integral W16 begins to decrease, and when it falls below the warning cancellation value at time t7, the H level warning signal is canceled to the L level.

このように、ｃｐｕｉｉの単位時間当りの動作時間の停
止時間に対する割合いが増加して、過負荷状態になると
判定回路２０からＨレベルの警告信号７が出力される。As described above, when the ratio of the operating time of the CPU II to the stop time per unit time increases and an overload condition occurs, the judgment circuit 20 outputs an H level warning signal 7.

したがって、この警告信号７にて警告ランプを点灯させ
たり、警告ブザーを鳴動させることによって、操作者は
ＣＰＵ１１が過負荷状態であること容易に知ることが可
能である。Therefore, by lighting a warning lamp or sounding a warning buzzer in response to the warning signal 7, the operator can easily know that the CPU 11 is in an overload state.

また、判定回路２０からＨレベルの警告信号７が出力さ
れると外部信号受信回路１７へ入力される処理指令を制
限するような制御を実施してもよい。Furthermore, control may be implemented to limit the processing commands input to the external signal receiving circuit 17 when the H level warning signal 7 is output from the determination circuit 20.

このように、ＣＰｔＪｌｌが過ｇ４荷状態であることが
検出されるので、操作者は過負荷状態にならないように
早急に適切な処置を講することが可能である。In this way, since it is detected that CPtJll is in an overloaded state, the operator can immediately take appropriate measures to prevent an overloaded state.

もちろんのこと、この過負荷の検出基準は、ＣＰＩＪの
能力に対してまだ余裕が残っているレベルに設定してお
く必要があることは言うまでもない。Needless to say, this overload detection standard needs to be set at a level that still leaves some margin for the CPIJ's capacity.

［発明の効果］ 以上説明したように本発明によれば、演算処理装置の状
態信号の動作状態又は停止状態の継続時間を積分するこ
とによってＣＰＵ等の演算処理装置の過負荷状態を検出
している。したがって、操作者はその過負荷状態に対応
する処置を迅速かつ容易に実施でき、マイクロコンピュ
ータ全体の信頼性を向上できる。[Effects of the Invention] As explained above, according to the present invention, an overload state of an arithmetic processing device such as a CPU is detected by integrating the duration of the operating state or stop state of the state signal of the arithmetic processing device. There is. Therefore, the operator can quickly and easily take measures to deal with the overload condition, and the reliability of the entire microcomputer can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明を示すブロック図、第２図は本発明の一
実ｔｋ例に係わるマイクロコンピュータの過負荷検出装
置の概略構成を示すブロック図、第３図は同実施例の動
作を示すタイムチャートである。 １１・・・ＣＰＵ、１２・・・Ｎ源回路、１３・・・パ
スライン、１６・・・出力ボート、１７・・・外部信号
受信回路、１８・・・割込回路、１９・・・積分回路、
２０判定回路。Fig. 1 is a block diagram showing the present invention, Fig. 2 is a block diagram showing a schematic configuration of an overload detection device for a microcomputer according to an embodiment of the present invention, and Fig. 3 shows the operation of the same embodiment. This is a time chart. 11...CPU, 12...N source circuit, 13...Pass line, 16...Output port, 17...External signal receiving circuit, 18...Interrupt circuit, 19...Integrator circuit,
20 judgment circuit.

Claims (1)

【特許請求の範囲】[Claims] 外部から入力された起動割込信号にて起動され、入力さ
れた処理指令に対応する処理をおこない、この処理が終
了したとき動作停止する演算処理装置と、この演算処理
装置から出力されるこの演算処理装置の停止状態又は動
作状態を示す状態信号が入力され、この状態信号が動作
状態を示すときこの動作状態の継続時間を正方向に積分
し、前記状態信号が停止状態を示すときこの停止状態の
継続時間を負方向に積分する積分手段と、この積分手段
にて積分された積分値が予め定められた限界値を越えた
とき警告信号を出力する判定手段とを備えたことを特徴
とするマイクロコンピュータの過負荷検出装置。An arithmetic processing device that is activated by a startup interrupt signal input from the outside, performs processing corresponding to the input processing command, and stops operating when this processing is completed, and this arithmetic processing that is output from this arithmetic processing device. A state signal indicating a stopped state or an operating state of the processing device is input, and when this state signal indicates an operating state, the duration of this operating state is integrated in the positive direction, and when the state signal indicates a stopped state, this stopped state The present invention is characterized in that it comprises an integrating means for integrating the duration of in the negative direction, and a determining means for outputting a warning signal when the integral value integrated by the integrating means exceeds a predetermined limit value. Microcomputer overload detection device.