JPS62213287A - ジヨセフソン素子の製造方法 - Google Patents

ジヨセフソン素子の製造方法

Info

Publication number
JPS62213287A
JPS62213287A JP61054950A JP5495086A JPS62213287A JP S62213287 A JPS62213287 A JP S62213287A JP 61054950 A JP61054950 A JP 61054950A JP 5495086 A JP5495086 A JP 5495086A JP S62213287 A JPS62213287 A JP S62213287A
Authority
JP
Japan
Prior art keywords
superconductor electrode
layer
mask
superconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61054950A
Other languages
English (en)
Other versions
JPH0334237B2 (ja
Inventor
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP61054950A priority Critical patent/JPS62213287A/ja
Publication of JPS62213287A publication Critical patent/JPS62213287A/ja
Publication of JPH0334237B2 publication Critical patent/JPH0334237B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はトンネル型ジョセフソン素子の製造方法に関し
、さらに詳しくは集積回路に適した微小なジョセフソン
素子の製造方法に関する。
(従来の技術) 代表的な従来例として、エイッチ・クローブ−(H。
Kroger)らによって1981年8月にアプライド
・フィジックス・レターズ(Applied Phys
ics Letters)の第39巻第3号280〜2
82頁で発表された論文で提案されている方法がある。
この方法を第2図(a)〜(e)の断面図を用いて工程
順に説明する。第2図(a)に示すように、基板21上
にニオブ(Nb)でなる第1の超伝導体電極22、トン
ネル障壁層23、Nbでなる第2の超伝導体電極24の
3層膜を連続形成する。第1の超伝導体電線を形成した
後、第2図(b)に示すように第2の超伝極酸化し絶縁
体層26を形成する。エツチングマスク25を除去した
後、第2の超伝導体電極24の露出表面をスパッタクリ
ーニングし、第1および第2の超伝導体電極22.24
の場合と同様な成膜法で第3の超伝導体電極27を被着
し、引続き加工すると第2図(C)に示すようなジョセ
フソン素子が得られる。
(発明が解決しようとする問題点) この方法では、第2図(b)に示した陽極酸化の工程で
、酸化は時間とともに等方的に進行するためエッチング
マスク25下部の第2の超伝導体電極24まで一部酸化
される。しかもエッチングマスク25下部への酸化層の
侵入幅をサブミクロンオーダーで制御するのは容易では
ない。従って、1〜211m程度の微小接合寸法のジョ
セフソン素子を数多く配した集積回路を作製する場合に
は、目標とするジョセフソン素子の臨界電流値が得られ
ないという問題や、この値のウェーハ内での均一性が不
充分であるという問題を生じる。
本発明の目的は、このような従来の欠点を取りトンネル
障壁層、第2の超伝導体電極、マスク補助層を連続ドラ
イエッチングして接合部の側壁上の接合部となる箇所に
エツチングマスクを形成し、前記マスク補助層と第2の
超伝導体電極と前記トンネル障壁層をドライエツチング
除去する工程、前記エツチングマスクを除去した後第1
の絶縁体層を被着する工程、前記第1の絶縁体層をドラ
イエツチングして接合部の側壁を除去した後第1の絶縁
体層を被着する工程、前記第1の超伝導体電極の露出表
面を陽極酸化して第2の絶縁体層を形成する工程、前記
マスク補助層を選択的に前記第1の絶縁体層で被覆する
工程、前記第1の超伝導体電極を形成する工程を含むこ
とを特徴とするジョセフソン素子の製造方法が得られる
(作用) 本発明では、まずマスク補助層、第2の超伝導体電極、
トンネル障壁層を順次ドライエツチングして接合部の寸
法を規定し、次に接合部の側壁を第1の絶縁体層を被着
保護した後、露出した第1の超がない。その結果、ドラ
イエツチング技術で規定される高寸法精度の微小接合を
備え、この接合寸法の場所的なばらつきの小さいジョセ
フソン素子の製造が可能となる。
しかも、本発明によれば、陽極酸化の際に第2の超伝導
体電極表面の酸化を防止するマスク補助層はエツチング
耐性を必要とするエツチングマスクとは独立に材料や膜
厚を選択できる。従って、マスク補助層の膜厚を陽極酸
化のマスクとなる範囲で充分薄くすれば、接合部側壁を
第1の絶縁体層を被着する際に、マスク補助層への被覆
はほとんどなく、マスク補助層を除去した後も接合部周
辺に突起のない平坦な上部配線が形成できる。
(実施例) 次に本発明を第1図(a)〜(0の断面図に示す実施例
を参照して詳細に説明する。
まず、第1図(a)に示すように基板11上に第1の超
伝導体電極工2、トンネル障壁層13、第2の超伝導体
電極14、マスク補助層15を順次形成する。第1およ
び第2の超伝導体電極12.14は、共にスパッタ法や
電” 5nmのアルミニウム(AI)膜を純酸素(02
)雰囲気中で熱酸化して形成する。マスク補助層15は
、スパッタ法やプラズマCVD法により被着した膜厚5
0nmの窒化シリコン(Si3N4)膜である。
上記多層膜のパターニングは通常のフォトリソグラフィ
工程を用いて、まず、マスク補助層15をフロン23(
CHFa)などのエツチングガスで、反対性スパッタエ
ツチングした後、次に第2の超伝導体電極14、トンネ
ル障壁層13、第1の超伝導体電極12をフロン12(
CC12F2)やフロン13(CF4)で反応性スパッ
タエツチングする。
次に、第1図(b)に示すようにマスク補助層15上の
接合部となる場所にエツチングマスク16を形成した後
、上記多層膜のエツチングと同様にマスク補助層15、
第2の超伝導体電極14、トンネル障壁層13を順次除
去して接合部を規定する。次に、第1図(C)に示すよ
うに、エツチングマスク16を除去した後、プラズマC
VD法やスパッタ法により試料全面に二酸化シリコン(
Si02)を150nm被着し、第1の絶縁体層16を
形成する。
グ法では、エツチングは主に基板面に対して垂直方向に
進行するため、この方向に第1の絶縁体層16の初期膜
厚の厚い接合部周辺ではエツチング残りを生じ、第1図
(d)に示すように接合部の側壁を第第1図(e)に示
すような酸化ニオブ(Nb20s)でなる第2の絶縁体
層18が形成される。Nb2O5の膜厚は陽極酸化電圧
■により約2nm/Vの関係で制御される。
本実施例では、V = 100(v)で200nmのN
b2O5膜を成長させた。NbからNb2O5への体積
膨張は約2.6mであるから、陽極酸化で消費された第
1の超伝導体電極12の膜厚は約80nmである。
ここでは、陽極酸化のアノードとして第1の超伝導体電
極12を用いたが、前もって第1の超伝導体電極12の
下部に電気的接触を保って設けた導体層を用いてもよい
。最後に、マスク補助層15をリン酸(H3PO4)溶
液で選択的に除去した後、第2の超伝導体電極14表面
をスパッタクリーニングし、第1図(0に示すように第
2の超伝導体電極14のパターニングと同様な方法で4
00nmのNb膜でなる第3の超伝導体電極19を形成
する。
本実施例では、第1図(d)の接合部側壁の被覆保護の
工程で、マスク補助層15が充分薄いためにこの側壁に
被着した第1の絶縁体層による突起の問題はない。また
、第1図(e)に示した陽極酸化の工程で接合部の側壁
が第1の絶縁体層17を被着保護されているため、陽極
酸化層が接合部まで進入することがない。そのため、第
1の超伝導体電極12と第2の超伝導体電極14との間
の電気絶縁層に第1の超伝導体電極12の陽極酸化膜を
用いても、接合寸法は異方性ドライエツチング法で規定
されるため高寸法精度で場所的なばらつきの小さいジョ
セフソン素子が形成できる。
本実施例では、マスク補助層にSi3N4膜を用いたが
、陽極酸化時にマスク効果のある材料であれば他の絶縁
体や半導体膜を用いてもよい。第1、第2、第3の超伝
導体電極として共にNb膜を用いたが、第1の超伝導体
電極には陽極酸化が可能な窒化ニオブ(NbN)などの
Nb化合物を、第2、第3の超伝導体電極には各種の超
伝導体材料を用いることができる。トンネル障壁層には
AI酸化膜以外に他の金属酸化膜、半導体膜、絶縁体膜
なども適用できる。第1の絶縁体層には5i02膜以外
に他の絶縁体膜を用いても何ら問題はない。
また、マスク補助層の除去は、この材料および膜厚の選
択により、第2の超伝導体電極のスパッタクリーニング
時に同じ方法で連続して除去することができる。特に、
本実施例で用いたNbのような酸化性が強く、酸化膜の
除去が容易でない材料を第2の超伝導体電極とする場合
に、第2の超伝導体電極表面に酸化膜を形成しないで被
着したマスク補助層を用いると、第2、第3の超伝導体
電極間の電気接触が容易となる。
(効果) 以上説明したように本発明によれば、第1の超伝導体電
極と第2の超伝導体電極との間の電気絶縁層に第1の超
伝導体電極の陽極酸化膜を用いても、接合寸法は異方性
ドライエツチング法で規定されるため高寸法精度で場所
的なばらつきの小さいジョセフソン素子が形成できる。
しかも、接合部側壁の被覆の際、第2の超伝導体電極表
面は陽極酸化のマスクとなる範囲で充分薄く、マスク補
助層でマスキングされるため、マスク補助層を除去した
後も接合部周辺に突起がなく平坦な上部配線が形成でき
る。
【図面の簡単な説明】
第1図(a)〜(Oは本発明のトンネル型ジョセフソン
素子の製造方法を工程順に示す断面図、第2図(a)〜
(C)は従来のトンネル型ジョセフソン素子の製造方法
を工程に示す断面図である。 図において、11,21は基板、12.22は第1の超
伝導体電極、13.23はトンネル障壁層、14.24
は第2の超伝導体電極、15はマスク補助層、16.2
5はエツチングマスク、17.26は第1の絶縁体層ま
たは絶縁体層、18、は第2の絶縁体層、19.27は
第3の超伝導体電極である。 工業技術院長 多  1  図 (c) (d)

Claims (1)

    【特許請求の範囲】
  1. 基板上に第1の超伝導体電極、トンネル障壁層、第2の
    超伝導体電極、マスク補助層を連続形成する工程、前記
    マスク補助層上の接合部となる箇所にエッチングマスク
    を形成し、前記マスク補助層と、第2の超伝導体電極と
    前記トンネル障壁層をドライエッチング除去する工程、
    前記エッチングマスクを除去した後第1の絶縁体層を被
    着する工程、前記第1の絶縁体層をドライエッチングし
    て接合部の側壁を選択的に前記第1の絶縁体層で被覆す
    る工程、前記第1の超伝導体電極の露出表面を陽極酸化
    して第2の絶縁体層を形成する工程、前記マスク補助層
    を除去した後、前記第2の超伝導体電極と電気的に接触
    するように第3の超伝導体電極を形成する工程を含むこ
    とを特徴とするジョセフソン素子の製造方法。
JP61054950A 1986-03-14 1986-03-14 ジヨセフソン素子の製造方法 Granted JPS62213287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61054950A JPS62213287A (ja) 1986-03-14 1986-03-14 ジヨセフソン素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61054950A JPS62213287A (ja) 1986-03-14 1986-03-14 ジヨセフソン素子の製造方法

Publications (2)

Publication Number Publication Date
JPS62213287A true JPS62213287A (ja) 1987-09-19
JPH0334237B2 JPH0334237B2 (ja) 1991-05-21

Family

ID=12984941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61054950A Granted JPS62213287A (ja) 1986-03-14 1986-03-14 ジヨセフソン素子の製造方法

Country Status (1)

Country Link
JP (1) JPS62213287A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208873A (ja) * 1984-04-03 1985-10-21 Nec Corp ジヨセフソン接合素子の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208873A (ja) * 1984-04-03 1985-10-21 Nec Corp ジヨセフソン接合素子の製造方法

Also Published As

Publication number Publication date
JPH0334237B2 (ja) 1991-05-21

Similar Documents

Publication Publication Date Title
US4455568A (en) Insulation process for integrated circuits
US4818334A (en) Method of etching a layer including polysilicon
GB1578964A (en) Method of forming electrodes on a semiconductor surface
JPH04246871A (ja) ジョセフソン集積回路の製造方法
EP0013130A1 (en) Method of producing Josephson elements of the tunneling junction type
EP0476844A1 (en) Method for fabricating Josephson tunnel junctions with accurate junction area control
JPS62213287A (ja) ジヨセフソン素子の製造方法
JPS62224988A (ja) トンネル型ジヨセフソン素子の製造方法
JPS62224989A (ja) トンネル型ジヨセフソン素子の製法
JPS61144892A (ja) シヨセフソン集積回路の製造方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPH03190289A (ja) ジョセフソン接合素子及びその製造方法
JPH0114701B2 (ja)
JPH05167123A (ja) 超伝導素子の絶縁方法及び超伝導素子
JPH06181322A (ja) 誘電体ベーストランジスタ及びその製造方法
JP2003282980A (ja) 定電圧発生装置及び定電圧発生装置の製造方法
JPH04239782A (ja) ジョセフソンデバイスの製造方法
JPH0634417B2 (ja) ジヨセフソン接合素子の製造方法
JPS61229377A (ja) ジヨセフソン集積回路の製造方法
JPH0828538B2 (ja) 超電導薄膜パタンの形成方法
JPH058596B2 (ja)
JPS63289880A (ja) ジョセフソン接合素子の製造方法
JPS60210887A (ja) ジヨセフソン接合素子の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term