JPS62212826A - Screen controller in multi-job system - Google Patents
Screen controller in multi-job systemInfo
- Publication number
- JPS62212826A JPS62212826A JP61056497A JP5649786A JPS62212826A JP S62212826 A JPS62212826 A JP S62212826A JP 61056497 A JP61056497 A JP 61056497A JP 5649786 A JP5649786 A JP 5649786A JP S62212826 A JPS62212826 A JP S62212826A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- screen
- arithmetic processing
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000002457 bidirectional effect Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はパーソナルコンピュータ、オフィスコンピュ
ータなど、マルチジョブ環境下の演算処理装置における
画面制御を行なうマルチジョブシステムにおける画面制
御装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a screen control device in a multi-job system that performs screen control in an arithmetic processing device in a multi-job environment, such as a personal computer or an office computer.
［発明の概！！］
この発明は、マルチジョブ環境下の演算処理システムに
おいて、物理画面１枚分に相当する表示データが記憶可
能な物理画面記憶手段を設け、演算処理手段が上記物理
画面記憶手段のアクセスが許可されていないジョブを実
行してこの物理画面記憶手段をアクセスする際に上記物
理画面記憶手段に対する演算処理手段のアクセスを禁止
しかつ演算処理手段に対して無条件割込み処理を行なわ
せ、かつ演算処理手段のアクセスが禁止される時に演算
処理手段で発生されたアドレス及びデータを保持手段に
より保持し、上記無条件割込み処理・の際には演算処理
手段が上記保持手段で保持されたアドレス及びデータに
基づき論理画面記憶手段に対してデータの書き込みを行
なうことにより、実際に表示が行われるジョブについて
は物理画面記憶手段を用いることにより高速に画面表示
が行なえるようにしている。[Summary of the invention! ! ] The present invention provides an arithmetic processing system under a multi-job environment, in which a physical screen storage means capable of storing display data equivalent to one physical screen is provided, and the arithmetic processing means is permitted to access the physical screen storage means. When the physical screen storage means is accessed by executing a job that is not executed, the arithmetic processing means is prohibited from accessing the physical screen storage means, and the arithmetic processing means is caused to perform unconditional interrupt processing, and the arithmetic processing means When access is prohibited, the address and data generated by the arithmetic processing means are held by the holding means, and during the unconditional interrupt processing, the arithmetic processing means uses the address and data held by the holding means. By writing data to the logical screen storage means, jobs to be actually displayed can be displayed on the screen at high speed by using the physical screen storage means.
［従来の技術］
マルチジョブ環境下の演算処理システムにおける画面制
御方式としては従来、次のような二つがある。まずその
一つは第４図（ａ）の概念図に示すように、各ジョブエ
、ジョブ■毎に物理画面工、■を用意し、それぞれのジ
ョブから別々の画面に直接アクセスする方式である。二
つ目は第４図（ｂ）の概念図に示すように、物理画面は
１枚のみ用意し、画面へのアクセスは全てオペレーティ
ングシステム（Ｏ８）を介してのみ行なう方式である。[Prior Art] Conventionally, there are the following two screen control methods for arithmetic processing systems in a multi-job environment. First, as shown in the conceptual diagram of FIG. 4(a), a physical screen editor (2) is prepared for each job, job (2), and each job directly accesses a separate screen. The second method, as shown in the conceptual diagram of FIG. 4(b), is a method in which only one physical screen is prepared and all access to the screen is performed only through the operating system (O8).
なお、第４図においてＤはＣＲＴ表示装置である。In addition, in FIG. 4, D is a CRT display device.
［発明が解決しようとする問題点］
上記従来の前者の方式では物理画面をジョブの数だけ用
意しなければならない。この物理画面は通常ＲＡＭで構
成されているので、前者の方式はシステム全体の価格が
高くなるという欠点がある。[Problems to be Solved by the Invention] In the former conventional method, it is necessary to prepare as many physical screens as there are jobs. Since this physical screen is usually composed of RAM, the former method has the disadvantage of increasing the cost of the entire system.
また後者の方式ではオペレーティングシステムを介する
ことによるオーバーヘッドのために画面の表示速度が遅
くなるという欠点がある。Furthermore, the latter method has the disadvantage that the screen display speed becomes slow due to the overhead caused by going through the operating system.
この発明はマルチジョブ環境下の演算処理システムにお
いて、ジョブ毎の画面制御をより効率的にかつ経済的に
行なうことができるマルチジョブシステムにおける画面
制御装置を提供することを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a screen control device for a multi-job system that can perform screen control for each job more efficiently and economically in an arithmetic processing system under a multi-job environment.
［問題点を解決するための手段］
第１図はこの発明のマルチジョブシステムにおける画面
制御ｌｉＦのブロック図である。[Means for Solving the Problems] FIG. 1 is a block diagram of the screen control liF in the multi-job system of the present invention.
第１図において、１は物理画面１枚分に相当する表示デ
ータが記憶可能な物理画面記憶手段、２は論理画面記憶
手段、３は上記物理画面記憶手段１をアクセスする演算
処理手段、４は上記演算処理手段３が特定のジョブの実
行により上記物理画面記憶手段１をアクセスする際にこ
の物理画面記憶手段１のアクセスを禁止しかつ演算処理
手段３に対して無条件割込み処理を行なわせる制御手段
、５は上記演算処理手段３のアクセスが禁止される時に
この演算処理手段３で発生されたアドレス及びデータを
保持する保持手段である。In FIG. 1, 1 is a physical screen storage means capable of storing display data equivalent to one physical screen, 2 is a logical screen storage means, 3 is an arithmetic processing means for accessing the physical screen storage means 1, and 4 is a calculation processing means for accessing the physical screen storage means 1. Control that prohibits access to the physical screen storage means 1 when the arithmetic processing means 3 accesses the physical screen storage means 1 by executing a specific job, and causes the arithmetic processing means 3 to perform unconditional interrupt processing. Means 5 is a holding means for holding the address and data generated by the arithmetic processing means 3 when access to the arithmetic processing means 3 is prohibited.
［作用］
この発明のマルチジョブシステムにおける画面１１１ｔ
ｌＵ装置では、特定のジョブからのアクセスについては
物理画面記憶手段１を使用し、これ以外のジョブからア
クセスされた場合にはＩＩＪＩＩ手段４により演算処理
手段３が上記物理画面記憶手段１をアクセスすることを
禁止しかつ演算処理手段３に対して無条件割込み処理を
行なわせるようにし、演算処理手段３のアクセスが禁止
される時に発生されたアドレス及びデータを保持手段５
により保持し、上記無条件割込み処理の際に保持手段５
で深持されたアドレス及びデータに基づき演算処理手段
３で論理画面記憶手段２に対してデータの書き込みを行
なうようにしている。[Operation] Screen 111t in the multi-job system of this invention
In the IU device, the physical screen storage means 1 is used for access from a specific job, and when the access is from a job other than this, the arithmetic processing means 3 accesses the physical screen storage means 1 using the IIJII means 4. The address and data generated when access of the arithmetic processing means 3 is prohibited is stored in the holding means 5.
is held by the holding means 5 during the above-mentioned unconditional interrupt processing.
The arithmetic processing means 3 writes data to the logical screen storage means 2 based on the address and data stored in the memory.
すなわち第２図（ａ）の概念図に示すように、特定のジ
ョブエに対しては用意された物理画面が直接アクセスで
きるようにし、これ以外のジョブ■からのアクセスに対
しては第２図（ｂ）の概念図に示すように、物理画面を
直接アクセスするのではなく、いったんオペレーティン
グシステム（Ｏ８）に対して割込みをかけ、物理画面に
対するアクセスを禁止し、オペレーティングシステムに
対してマスク不可割込みを発生させるようにしている。In other words, as shown in the conceptual diagram in Figure 2 (a), a prepared physical screen can be directly accessed for a specific job, and for access from other jobs, the physical screen in Figure 2 (b) ), instead of directly accessing the physical screen, it interrupts the operating system (O8), prohibits access to the physical screen, and generates a non-maskable interrupt to the operating system. That's what I do.
［実施例］ （実施例の構成） 第３図はこの発明の一実施例を示すブロック図である。[Example] (Configuration of Example) FIG. 3 is a block diagram showing one embodiment of the present invention.
図中、１１は装置全体の制°御並びにアドレス及びデー
タを発生するＭＰＵ （マイクロプロセッサユニット）
であり、このＭ Ｐ ｕ １１は優述する画面メモリア
クセス調停回路２４から出力されるマスク不可割込み信
号２６がインアクティブにされているときに通常の動作
を行なう。In the figure, 11 is an MPU (microprocessor unit) that controls the entire device and generates addresses and data.
This M P u 11 performs normal operation when the non-maskable interrupt signal 26 outputted from the screen memory access arbitration circuit 24 to be described above is made inactive.
１２及び１３は上記Ｍ Ｐ Ｌｌ １１で発生されたア
ドレス及びデータを伝達するアドレスバス、データバス
である。Reference numerals 12 and 13 are address buses and data buses for transmitting addresses and data generated by the M P Ll 11.
１４は画面表示を行なうＣＲＴ表示装置である。Reference numeral 14 denotes a CRT display device for screen display.
１５は上記ＣＲＴ表示装置１４の画面１枚分に相当する
表示データ記憶領域を持ち、上記画面メモリアクセス調
停回路２４から出力されるメモリアクセス許可信号２５
がアクティブにされているときにのみ表示データの書き
込みもしくは読み出しを行なう物理画面用ＲＡＭである
。Reference numeral 15 has a display data storage area corresponding to one screen of the CRT display device 14, and a memory access permission signal 25 output from the screen memory access arbitration circuit 24.
This is a physical screen RAM to which display data is written or read only when the is activated.
１６は上記ＲＡＭ１５でデータを読み出し上記ＣＲＴ表
示装置１４で表示を行なう際に使用される表示アドレス
を発生する表示アドレスジェネレータである。A display address generator 16 generates a display address used when reading data from the RAM 15 and displaying it on the CRT display device 14.
１１は上記アドレスバス１２上のアドレスと上記表示ア
ドレスジェネレータ１６で発生される表示アドレスとを
切替えて上記物理画面用ＲＡＭ１５に供給するアドレス
マルチプレクサ（ＭＰＸ）である。Reference numeral 11 denotes an address multiplexer (MPX) that switches between the address on the address bus 12 and the display address generated by the display address generator 16 and supplies the same to the physical screen RAM 15.
１８は上記画面メモリアクセス調停回路２４から出力さ
れる保持制御信号２７に基づいて上記アドレスバス１２
上のアドレスをいったん保持し、上記データバス１３に
出力するＭＰｔＪアドレス保持回路である。Reference numeral 18 indicates the address bus 12 based on the holding control signal 27 output from the screen memory access arbitration circuit 24.
This is an MPtJ address holding circuit that temporarily holds the above address and outputs it to the data bus 13.
１９は上記画面メモリアクセス調停回路２４から出力さ
れる保持制御信号２８に基づいて上記データバス１３上
のデータをいったん保持し、再びデータバス１３に出力
するＭＰＵデータ保持回路である。Reference numeral 19 denotes an MPU data holding circuit that temporarily holds the data on the data bus 13 based on the holding control signal 28 outputted from the screen memory access arbitration circuit 24 and outputs it to the data bus 13 again.
２０は上記データバス１３上のデータを上記物理画面用
ＲＡＭ１５に供給するとともに、これとは反対にＲＡＭ
１５の記憶データをデータバス１３に出力する双方向性
データバッファである。20 supplies the data on the data bus 13 to the physical screen RAM 15, and conversely supplies the data on the data bus 13 to the RAM 15 for the physical screen.
This is a bidirectional data buffer that outputs 15 stored data to the data bus 13.
２１は上記物理画面用ＲＡ Ｍ １５から並列的に読み
出されるデータもしくは上記双方向性データバッフ？２
０から並列的に出力される並列データを直列データに変
換して上記ＣＲＴ表示装水袋４に供給するデータ並列−
直列変換回路（Ｐ−８）である。Is 21 the data read out in parallel from the physical screen RAM 15 or the bidirectional data buffer? 2
Parallel data output from 0 in parallel is converted into serial data and supplied to the CRT display water bag 4.
This is a serial conversion circuit (P-8).
２２は上記アドレスバス１２上のアドレスを物理アドレ
スに変換するアドレス変換回路である。22 is an address conversion circuit that converts the address on the address bus 12 into a physical address.
２３は上記ＣＲＴ表示装水袋１４で直接表示がなされな
い表示データを記憶する論理画面用ＲＡＭである。Reference numeral 23 denotes a logical screen RAM for storing display data that is not directly displayed on the CRT display water bag 14.
２４は上記アドレスデコード回路２２で変換された物理
アドレスを検出することにより上記メモリアクセス許可
信号２５、マスク不可割込み信号２６、保持制御信号２
１及び保持制御信号２８、をそれぞれ出力する画面メモ
リアクセス調停回路である。24 detects the physical address converted by the address decoding circuit 22 to generate the memory access permission signal 25, non-maskable interrupt signal 26, and retention control signal 2.
1 and a holding control signal 28, respectively.
（実施例の作用）
まず、現在、ＣＲＴ表示装水袋４で表示が行われている
ジョブから物理画面用ＲＡＭ１５に対するアクセス要求
が発生した場合、Ｍ Ｐ Ｌｌ １１はこれに対応した
アドレスとデータを出力する。このうちアドレスはアド
レスバス１２、アドレスマルチプレクサ１７を介して物
理画面用ＲＡＭ１５に供給される。(Operation of the embodiment) First, when an access request to the physical screen RAM 15 is generated from a job currently being displayed on the CRT display water bag 4, the M P Ll 11 requests the corresponding address and data. Output. Among these, the address is supplied to the physical screen RAM 15 via the address bus 12 and address multiplexer 17.
他方、Ｍ Ｐ ＬＪ １１からのデータはデータバス１
３、双方向性データバッファ２０を介して物理画面用Ｒ
ＡＭ１５に供給される。従って、この場合には上記アド
レスに対応した物理画面用ＲＡＭ１５の領域にＭＰＵ１
１からの上記データが１込まれる。データの磨き込みが
行われた後は、表示アドレスジェネレータ１６で発生さ
れる表示アドレスがアドレスマルチプレクサ１７を介し
て物理画面用ＲＡ Ｍ １５に供給されることにより、
物理画面用ＲＡＭ１５の記憶内容が順次読み出され、さ
らにデータ並列−直列変換回路２１によって直列データ
に変換されてＣＲＴ表示装置１４に供給され、物理画面
用ＲＡＭ１５の記憶内容に応じた表示がＣＲＴ表示装水
袋１４で行われる。On the other hand, data from M P LJ 11 is transferred to data bus 1.
3. R for physical screen via bidirectional data buffer 20
It is supplied to AM15. Therefore, in this case, the MPU 1 is stored in the area of the physical screen RAM 15 corresponding to the above address.
The above data from 1 is entered into 1. After the data has been polished, the display address generated by the display address generator 16 is supplied to the physical screen RAM 15 via the address multiplexer 17.
The storage contents of the physical screen RAM 15 are sequentially read out, further converted into serial data by the data parallel-to-serial conversion circuit 21, and supplied to the CRT display device 14, and a display according to the storage contents of the physical screen RAM 15 is displayed on the CRT display. This is done using a water bag 14.
これに対し、実際にＣＲＴ表示装置１４で表示が行われ
ていないジョブから物理画面用ＲＡ Ｍ １５に対する
アクセス要求が発生した場合、このときＭ Ｐ ｔＪ
１１から出力されるアドレスを画面メモリアクセス調停
回路２４が検出して前記信号２５をインアクティブにし
、信号２６ないし２８をそれぞれアクティブにする。ま
ず信号２５がインアクティブにされることにより、物理
画面用ＲＡ Ｍ １５におけるデータアクセスが禁止さ
れる。信号２１がアクティブにされることにより、ＭＰ
Ｕアドレス保持回路１８がアドレスバス１２上のアドレ
スをいったん保持する。On the other hand, if an access request to the physical screen RAM 15 is generated from a job that is not actually displayed on the CRT display device 14, then M P tJ
A screen memory access arbitration circuit 24 detects the address outputted from 11, makes the signal 25 inactive, and makes each of the signals 26 to 28 active. First, by making the signal 25 inactive, data access in the physical screen RAM 15 is prohibited. By activating signal 21, MP
A U address holding circuit 18 temporarily holds the address on the address bus 12.
しかもこのアクセス要求がデータの書込み要求の場合に
は、信号２８がアクティブにされることにより、ＭＰＵ
データ保持回路１９がデータバス１３上のデータをいっ
たん保持する。また信号２６がアクティブにされること
によりＭ Ｐ ｕ ｉｌは割込み処理を実行する。Ｍ
Ｐ ｔＪ １１のオペレーティングシステムは、この割
込みにより、物理画面へのアクセスが許可されていない
ジョブが物理画面用ＲＡＭ１５のアクセスを要求したこ
とを検出することができる。Moreover, if this access request is a data write request, the signal 28 is activated, so that the MPU
A data holding circuit 19 temporarily holds the data on the data bus 13. Furthermore, when the signal 26 is activated, the MPuIl executes interrupt processing. M
Through this interrupt, the operating system of the P tJ 11 can detect that a job for which access to the physical screen is not permitted has requested access to the physical screen RAM 15.
従って、ＭＰＬＩアドレス保持回路１８が保持している
アドレス及びＭＰＵデータ保持回路１９が保持している
データをＭ Ｐ Ｕ ｉｔがデータバス１３を介して読
み込み、オペレーティングシステムはこのときのジョブ
に代わって論理画面用ＲＡＭ２３に対しデータの書き込
みを行なう。この後はジョブに制御を戻す。Therefore, the MPU it reads the address held by the MPLI address holding circuit 18 and the data held by the MPU data holding circuit 19 via the data bus 13, and the operating system reads the logical data on behalf of the current job. Data is written to the screen RAM 23. After this, control is returned to the job.
このように上記実施例によれば、物理画面用ＲＡ Ｍ
１５は画面１枚分の記憶容量のものを用意すればよく、
これによりシステム全体の価格を安くすることができる
。しかも実際に表示が行われるジョブについては直接こ
の物理画面用ＲＡＭ１５をアクセスできる。このため、
従来のようにオペレーティングシステムを介して行なう
場合のようなオーバーヘッドが生じないので、ＣＲＴ表
示装置１４における画面の表示速度が速くなり、マンマ
シンインターフェースを損うことがない。すなわち、上
記実施例によれば、ジョブ毎の画面１１１１１１をより
効率的にかつ経済的に行なうことができる。As described above, according to the above embodiment, the physical screen RAM
For 15, you only need to prepare one with the storage capacity of one screen.
This makes it possible to reduce the price of the entire system. Moreover, this physical screen RAM 15 can be directly accessed for jobs that are actually displayed. For this reason,
Since there is no overhead as in the case of conventional operations via an operating system, the display speed of the screen on the CRT display device 14 is increased and the man-machine interface is not impaired. That is, according to the above embodiment, the screen 111111 for each job can be displayed more efficiently and economically.
なお、この発明は上記実施例に限定されるものではな（
種々の変形が可能であることはいうまでもない、例えば
上記実施例では物理画面用ＲＡＭ１５を直接アクセスす
ることが許可されていないジョブの実行により物理画面
用ＲＡＭ１５のアクセス要求があったとき、Ｍ Ｐ Ｕ
１１で発生するデータを論理画面用ＲＡＭ２３に書込
む場合について説明したが、これは特に論理画面専用の
ＲＡＭを設けず、主記憶領域上に仮想画面メモリ領域を
設定し、この部分に書き込むように構成してもよい。Note that this invention is not limited to the above embodiments (
Needless to say, various modifications are possible. For example, in the above embodiment, when there is a request to access the physical screen RAM 15 due to the execution of a job that is not permitted to directly access the physical screen RAM 15, the M P U
We have explained the case where the data generated in 11 is written to the logical screen RAM 23, but in this case, a virtual screen memory area is set on the main storage area and the data is written to this area, without providing a RAM specifically for the logical screen. may be configured.
［発明の効果〕
以上説明したようにこの発明のマルチジョブシステムに
おける画面制御装置では、特定のジョブからのアクセス
については物理画面記憶手段を使用し、これ以外のジョ
ブからアクセスされた場合には制御手段により演算処理
手段が上記物理画面記憶手段をアクセスす゛ることを禁
止しかつ演算処理手段に対して無条件割込み処理を行な
わせるようにし、演算処理手段のアクセスが禁止される
時に発生されたアドレス及びデータを保持手段により保
持し、上記無条件割込み処理の際に保持手段で保持され
たアドレス及びデータに基づき演算処理手段で論理画面
記憶手段に対するデータの書き込みを行なうようにした
ので、ジョブ毎の画面制御をより効率的にかつ経済的に
行なうことができる。[Effects of the Invention] As explained above, the screen control device in the multi-job system of the present invention uses the physical screen storage means for access from a specific job, and uses the physical screen storage means for access from other jobs. The means prohibits the arithmetic processing means from accessing the physical screen storage means and causes the arithmetic processing means to perform unconditional interrupt processing, and the address and address generated when access of the arithmetic processing means is prohibited. Data is held by the holding means, and data is written to the logical screen storage means by the arithmetic processing means based on the address and data held by the holding means during the unconditional interrupt processing, so that the screen for each job is Control can be performed more efficiently and economically.
第１図はこの発明のマルチジョブシステムにおける画面
制御装置のブロック図、第２図は上記第１図装置の概念
図、第３図はこの発明の一実施例を示すブロック図、第
４図は従来の画面制御方式の概念図である。
１１・・・ＭＰＵ （マイクロプロセッサユニット）、
１２・・・アドレスバス、１３・・・データバス、１４
・・・ＣＲＴ表示装置、１５・・・物理画面用ＲＡＭ、
１６・・・表示アドレスジェネレータ、１７・・・アド
レスマルチプレクサ（ＭＰＸ）、１８・・・ＭＰＬＩア
ドレス保持回路、１９・・・ＭＰＵデータ保持回路、２
０・・・双方向性データバッファ、２１・・・データ並
列−直列変換回路（Ｐ−８）、２２・・・アドレス変換
回路、２３・・・論理画面用ＲＡＭ。
２４・・・画面メモリアクセス調停回路、２５・・・メ
モリアクセス許可信号、２６・・・マスク不可割込み信
号、２７゜２８・・・保持制御信号。FIG. 1 is a block diagram of a screen control device in a multi-job system of the present invention, FIG. 2 is a conceptual diagram of the device shown in FIG. 1, FIG. 3 is a block diagram showing an embodiment of the present invention, and FIG. FIG. 2 is a conceptual diagram of a conventional screen control method. 11...MPU (microprocessor unit),
12...Address bus, 13...Data bus, 14
...CRT display device, 15...RAM for physical screen,
16... Display address generator, 17... Address multiplexer (MPX), 18... MPLI address holding circuit, 19... MPU data holding circuit, 2
0... Bidirectional data buffer, 21... Data parallel-serial conversion circuit (P-8), 22... Address conversion circuit, 23... RAM for logic screen. 24...Screen memory access arbitration circuit, 25...Memory access permission signal, 26...Unmaskable interrupt signal, 27°28...Holding control signal.
Claims (1)
画面記憶手段と、上記物理画面記憶手段をアクセスする
演算処理手段と、上記演算処理手段が特定処理の実行に
より上記物理画面記憶手段をアクセスする際にそのアク
セスを禁止しかつ演算処理手段に対して無条件割込み処
理を行なわせる制御手段と、上記演算処理手段のアクセ
スが禁止される時に上記演算処理手段で発生されたアド
レス及びデータを保持する保持手段と、論理画面記憶手
段とを具備し、上記無条件割込み処理の際に上記演算処
理手段が上記保持手段で保持されたアドレス及びデータ
に基づき上記論理画面記憶手段に対してデータの書き込
みを行なうように構成したことを特徴とするマルチジョ
ブシステムにおける画面制御装置。a physical screen storage means capable of storing display data equivalent to one physical screen; an arithmetic processing means for accessing the physical screen storage means; and the arithmetic processing means accesses the physical screen storage means by executing a specific process. a control means for prohibiting access to the arithmetic processing means and causing the arithmetic processing means to perform unconditional interrupt processing when accessing the arithmetic processing means, and holding an address and data generated by the arithmetic processing means when access to the arithmetic processing means is prohibited; and a logical screen storage means, wherein during the unconditional interrupt processing, the arithmetic processing means writes data to the logical screen storage means based on the address and data held by the holding means. 1. A screen control device in a multi-job system, characterized in that it is configured to perform.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61056497A JPS62212826A (en) | 1986-03-14 | 1986-03-14 | Screen controller in multi-job system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61056497A JPS62212826A (en) | 1986-03-14 | 1986-03-14 | Screen controller in multi-job system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62212826A true JPS62212826A (en) | 1987-09-18 |
Family
ID=13028736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61056497A Pending JPS62212826A (en) | 1986-03-14 | 1986-03-14 | Screen controller in multi-job system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62212826A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232487A (en) * | 1988-03-14 | 1989-09-18 | Hitachi Ltd | Graphic display system and method thereof |
| JPH0244419A (en) * | 1988-06-22 | 1990-02-14 | Bull Sa | Generation of interactive window indicatable in display of information processing system and apparatus for implementing the same |
-
1986
- 1986-03-14 JP JP61056497A patent/JPS62212826A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01232487A (en) * | 1988-03-14 | 1989-09-18 | Hitachi Ltd | Graphic display system and method thereof |
| JPH0244419A (en) * | 1988-06-22 | 1990-02-14 | Bull Sa | Generation of interactive window indicatable in display of information processing system and apparatus for implementing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100344132B1 (en) | A device for a computer memory interface, a portable mobile computer and a method for fetching program instructions and performing a data write / read request on the computer | |
| JPS60134953A (en) | Data transfer controller | |
| JP3066753B2 (en) | Storage controller | |
| JPS62212826A (en) | Screen controller in multi-job system | |
| JPH11272632A (en) | Multiprocessor system | |
| JPH05128078A (en) | Parallel processor | |
| JPH03656B2 (en) | ||
| JPH05165641A (en) | Single chip microcomputer | |
| JPS63155254A (en) | Information processor | |
| JPH01116682A (en) | Monitor display device | |
| JPH0635747A (en) | Debug supporting device | |
| JPH03233780A (en) | Bus access system | |
| JPH03292556A (en) | Memory mapped device control system | |
| JPS62221751A (en) | Paging system | |
| JPH04158464A (en) | Memory controller | |
| JPS58103039A (en) | Data base system | |
| JPH03129478A (en) | Graphic processor, data processor using the same, graphic drawing method and central processing unit | |
| JPH02224048A (en) | Information processor | |
| JPH02219142A (en) | Memory control system | |
| JPH03185547A (en) | Memory control device | |
| JPH0535507A (en) | Central processing unit | |
| JPS63197254A (en) | Virtual memory controller | |
| JPH05257860A (en) | Information processor | |
| JPS63132368A (en) | Interrupting system for multiprocessor | |
| JPS6243737A (en) | Interruption control system |