JPS62209804A - Resistance hybrid ic adaptor - Google Patents
Resistance hybrid ic adaptorInfo
- Publication number
- JPS62209804A JPS62209804A JP5055086A JP5055086A JPS62209804A JP S62209804 A JPS62209804 A JP S62209804A JP 5055086 A JP5055086 A JP 5055086A JP 5055086 A JP5055086 A JP 5055086A JP S62209804 A JPS62209804 A JP S62209804A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- adapter
- hybrid
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、単体の集積回路と共にプリント配線基板上で
使用される抵抗ハイブリッドＩＣアダプタに関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a resistive hybrid IC adapter used on a printed wiring board with a single integrated circuit.
近年、集積回路技術の発展によって、電子回路の大部分
は集積回路（ＩＣ）によって置き換えられるに至ってい
るが、特に、デジタル電子回路はＩＣ技術によって製造
が容易であり、実装密度を高くすることができるため、
多数の論理回路が１個の基板上に集約され、各種機詣を
もたせることができるデジタル電子回路が単体の集積回
路として販売されている。In recent years, with the development of integrated circuit technology, most electronic circuits have been replaced by integrated circuits (ICs). In particular, digital electronic circuits are easy to manufacture using IC technology and can be packed with high density. Because you can
2. Description of the Related Art Digital electronic circuits in which a large number of logic circuits are integrated on one substrate and can be provided with various functions are sold as single integrated circuits.
このような集積回路としてはよく知られているバイポー
ラトランジスタからなるＴＴＬタイプと、電界効果型の
トランジスタからなるＣ−ＭＯＳ （Ｎ−ＭＯＳ 、Ｐ
−ＭＯＳ）タイプ等に区分され、高速動作の点ではＴＴ
Ｌタイプのものが、又、省電力化の点ではＭＯＳタイプ
のものが、選択されて使用されている。Such integrated circuits include the well-known TTL type, which is made up of bipolar transistors, and the C-MOS (N-MOS, PMOS), which is made up of field-effect transistors.
-MOS) type, etc., and in terms of high-speed operation, TT
The L type is selected and the MOS type is selected and used from the viewpoint of power saving.
しかしながらＣ−ＭＯＳタイプのＩＣは、その集積構造
から知られているように電圧駆動型であり、その入力イ
ンピーダンスは無限大に近い、そのため、汎用されてい
るＣ−ＭＯＳの代表的な集積回路である４個のＮＡＮＤ
回路を備えた７４ＨＣＯＯで、例えば、第４図に示すよ
うな論理回路を作る場合は、第５図に示すような配線パ
ターンを形成し、空いているゲート回路Ａ４の入力ピン
４番、５番に対してプルアップ抵抗Ｒを接続し、外来ノ
イズ、ハム等によって影！されないようにすると共に、
静電破壊の誘因となることを防止することが必要になる
。However, as is known from its integrated structure, C-MOS type ICs are voltage-driven, and their input impedance is close to infinity. Four NANDs
For example, when creating a logic circuit as shown in Fig. 4 using a 74HCOO equipped with a circuit, form a wiring pattern as shown in Fig. 5 and connect input pins 4 and 5 of vacant gate circuit A4. Connect a pull-up resistor R to avoid shadows caused by external noise, hum, etc. In addition to ensuring that
It is necessary to prevent electrostatic discharge from causing damage.
そのため、配線パターン上では少なくとも斜線を施した
配線パターンが余分に必要になり、配線パターンの形成
を困難にするという問題があると同時に、ＩＣの高密度
実装を阻害するという問題があった。Therefore, at least an extra wiring pattern with diagonal lines is required on the wiring pattern, which poses the problem of making it difficult to form the wiring pattern and at the same time hindering high-density packaging of ICs.
又、このような問題は、狭いプリント基板上に数１０個
の集積回路素子を実装する場合、又はリードピン数の多
い集積回路を実装する場合は、空いている入力ピンの数
が益々多くなり、その処理を行う為の回路設計が困難に
なると同時に、種々の回路障害を引き起す原因となり、
ＩＣ回路の信頼性を損なう要因にもなっている。In addition, such a problem arises when mounting several dozen integrated circuit elements on a narrow printed circuit board, or when mounting an integrated circuit with a large number of lead pins, the number of vacant input pins increases. This makes it difficult to design a circuit to perform this processing, and at the same time causes various circuit failures.
It is also a factor that impairs the reliability of IC circuits.
〔問題点を解決するための手段〕
この発明の抵抗ハイブリッドＩＣアダプタは、かかる問
題点を解消することを目的としてなされたもので、集積
回路のリード端子が挿入される配線パターンに挿着でき
る複数の端子を備えている基板に対して、例えばプルア
ップ抵抗となる抵抗体を印刷等により形成し、前記集積
回路に重合して使用できるような形状としたものである
。[Means for Solving the Problems] The resistive hybrid IC adapter of the present invention has been made for the purpose of solving the problems, and has multiple resistor hybrid IC adapters that can be inserted into the wiring pattern into which the lead terminals of the integrated circuit are inserted. For example, a resistor serving as a pull-up resistor is formed by printing on a substrate provided with a terminal, and is shaped so that it can be used by superimposing it on the integrated circuit.
本発明の抵抗ハイブリッドＩＣアダプタは上述したよう
な構成とされているので、集積回路を挿着する配線パタ
ーン上に、集積回路と重合した状態で実装することがで
きる。そして、この実装によってＣ−ＭＯＳタイプの問
題点となっている空入力端子の処理が自動的に解消され
る。Since the resistive hybrid IC adapter of the present invention has the above-described configuration, it can be mounted on the wiring pattern into which the integrated circuit is inserted, overlapping the integrated circuit. This implementation automatically eliminates the problem of empty input terminals, which is a problem with the C-MOS type.
そのため、集積回路を機能化するための配線パターンの
設計が簡単になると同時に、実装密度を高くすることが
できる。Therefore, it becomes easy to design a wiring pattern for functionalizing the integrated circuit, and at the same time, it is possible to increase the packaging density.
第１図はこの発明の一実施例を示す抵抗ハイブリッドＩ
Ｃアダプタの斜視図と、その取付態様を示したもので、
１０は例えば１４ピンの小規模の集積回路（ＩＣ回路）
、１１はそのリード端子、２０は本発明の抵抗ハイブリ
ッドＩＣアダプタの本体を示している。FIG. 1 shows a resistance hybrid I showing an embodiment of the present invention.
A perspective view of the C adapter and its installation method.
10 is, for example, a 14-pin small-scale integrated circuit (IC circuit)
, 11 are lead terminals thereof, and 20 is the main body of the resistive hybrid IC adapter of the present invention.
本体２０は、例えば、ポリイミドフィルム、ガラスエポ
キシ基板、セラミック基板９紙エポキシ基板等のベース
２１の上にスクリーン印刷法等によって複数個の抵抗体
２２，２２．２２・・・・・・・・・が形成されており
、これらの抵抗体２２ 、２２ 。The main body 20 is formed by forming a plurality of resistors 22, 22, 22, etc. on a base 21 made of, for example, a polyimide film, a glass epoxy substrate, a ceramic substrate, a paper epoxy substrate, etc. by screen printing or the like. are formed, and these resistors 22 , 22 .
２２・・・・・・・・・の一端は中央部に形成されてい
る例えば銅パターン、カーボン電極、Ａｇ電極等からな
る導電膜２３と電気的に接続されている。One end of 22 is electrically connected to a conductive film 23 formed in the center and made of, for example, a copper pattern, a carbon electrode, an Ag electrode, or the like.
そして、その他端はベース２１に固定されている端子２
４に接続される。The other end is a terminal 2 fixed to the base 21.
Connected to 4.
なお、導電膜２３はＩＣ回路ｌＯのＶＤＤ端子に対応す
る位置にあるリード端子２４Ａに接続されている。Note that the conductive film 23 is connected to a lead terminal 24A located at a position corresponding to the VDD terminal of the IC circuit IO.
本発明のハイブリッド抵抗ＩＣアダプタの本体２０は上
述したような構成とされているので、図示したようにＩ
Ｃ回路ｌＯの下面に位置させると、ＩＣ回路１０のリー
ド端子１１とほぼ同一位置に端子２４が位置する。Since the main body 20 of the hybrid resistance IC adapter of the present invention has the above-described configuration, the I
When placed on the lower surface of the C circuit 10, the terminal 24 is located at approximately the same position as the lead terminal 11 of the IC circuit 10.
したがって、図示されているようなプリント基板３０の
配線パターン３０ＡにＩＣ回路１０と重合した状態で第
２図の断面図に示されているように実装することができ
、前述した第４図に示すような論理回路が構築できる。Therefore, the IC circuit 10 can be mounted on the wiring pattern 30A of the printed circuit board 30 as shown in the cross-sectional view of FIG. Logic circuits like this can be constructed.
この場合、本発明のハイブリッド抵抗ＩＣアダプタによ
ってＩＣ回路の４番ピン、及び５番ピンは、抵抗体２２
．導電膜２３．端子２４Ａを介して配線パターンのＶＤ
Ｄラインに接続されることになるから、従来例で示した
第５図の斜線部分の配線パターンについては何らの考慮
を払う必要がなくなり、回路設計がきわめて簡単になる
。In this case, the hybrid resistance IC adapter of the present invention connects the 4th pin and 5th pin of the IC circuit to the resistor 22.
．． Conductive film 23. VD of wiring pattern via terminal 24A
Since it is connected to the D line, there is no need to pay any consideration to the wiring pattern shown in the shaded area in FIG. 5 in the conventional example, and the circuit design becomes extremely simple.
１４ピンの小規模ＩＣ回路のＶＤＤ端子は図示した位置
に規格化されているから、他の機能のデジタルＩＣ回路
に使用したときも、プルアップ抵抗については何らの考
慮を払うことなく設計できるようになる。The VDD terminal of a 14-pin small-scale IC circuit is standardized to the position shown in the diagram, so even when used in a digital IC circuit with other functions, it can be designed without giving any consideration to the pull-up resistor. become.
又、１４ピン以外のＩＣ回路、例えば１６Ｆ。Also, IC circuits other than 14 pins, such as 16F.
１８Ｆ、２０Ｆ、２４Ｐ等についてもそのψＤＤ端子に
相当するリード端子２４Ａを共通端子として抵抗体が配
置されているハイブリッド抵抗ＩＣアダプタを製造して
おけば、ビン数の異なる他のＩＣ回路に対しても利用で
きることはいうまでもない。For 18F, 20F, 24P, etc., if you manufacture a hybrid resistance IC adapter in which a resistor is arranged with the lead terminal 24A corresponding to the ψDD terminal as a common terminal, it will be easy to use for other IC circuits with different numbers of bins. Needless to say, it can also be used.
抵抗体２２，２２，２２．・・・・・・・・・は各端子
２４をそれぞれプルアップする値として１０−１００に
Ωとすればよく、このような値にすると、論理動作に何
らの影響を与えることもなく、かつ、ファンアウトを制
限する程のこともない。Resistor 22, 22, 22. . . . can be set to 10-100 Ω as the value to pull up each terminal 24, and if such a value is set, it will not affect the logic operation in any way, and , there is nothing to the extent of limiting fan-out.
しかし、特に、ファンアウトについて厳しい入力端子が
ＩＣ回路１０に求められているときは、本発明のＩＣア
ダプタに対して第３図に示すように、一部分に切り欠き
部２５を設けた端子２４Ｂを使用するようにしてもよい
。However, especially when the IC circuit 10 is required to have an input terminal with strict fan-out, the IC adapter of the present invention may be provided with a terminal 24B having a notch 25 in a portion as shown in FIG. You may also use it.
このようなリード端子２４Ｂを使用するとプル・アップ
抵抗を除去したい端子に対しては切り欠き部２５を１〜
２回折り曲げることによって端子２４Ｂを簡単に切断す
ることができるようになる。If such a lead terminal 24B is used, the notch 25 should be set at 1 to
By bending twice, the terminal 24B can be easily cut.
又、印刷された抵抗体２２，２２．２２・・・・・・・
・・は薄膜で構成され抵抗の許容電力はきわめて小さい
ものでよいから、挿着前に不必要な端子２４とＶＤＤ端
子に対応する端子２４Ａとの間に高い電圧を印加して焼
き切ることも簡単にできる。Also, printed resistors 22, 22.22...
... is composed of a thin film and the allowable power of the resistor only needs to be extremely small, so it is easy to burn it out by applying a high voltage between the unnecessary terminal 24 and the terminal 24A corresponding to the VDD terminal before insertion. Can be done.
なお、ＧＮＤ端子に抵抗体２２，２２．２２・・・・・
・・・・を共通接続するとプルダウン用のＩＣアダプタ
とすることもできる。集積回路としては、ノアゲートア
レイ、Ｄ−フリップフロップアレイ、インバータアレイ
等からなるＭＯＳタイプの集積回路にも利用できること
はいうまでもない。In addition, resistor 22, 22, 22... is connected to the GND terminal.
... can also be used as a pull-down IC adapter by connecting them in common. It goes without saying that the integrated circuit can also be used as a MOS type integrated circuit such as a NOR gate array, a D-flip-flop array, or an inverter array.
以上説明したように、本発明の抵抗ハイブリッドＩＣア
ダプタは、各種類のＩＣ回路の電極と対応するような端
子を有し、この端子と電源ラインに対応する端子間にプ
ルアップ又はプルダウン抵抗が形成されているので、こ
のＩＣアダプタを使用することにより、各種の機能を持
たせるための配線パターンに対してプルアップ回路を何
ら考慮することなく設計できるようになるという多大な
効果が得られる。As explained above, the resistive hybrid IC adapter of the present invention has terminals that correspond to electrodes of various types of IC circuits, and a pull-up or pull-down resistor is formed between this terminal and a terminal corresponding to a power supply line. Therefore, by using this IC adapter, a great effect can be obtained in that wiring patterns for providing various functions can be designed without any consideration of pull-up circuits.
又、プルアップ、又はプルダウンの配線パターンが不必
要になるので、プリント基板に対する実装効率が向上し
、かつ、信頼性も高くなるという利点を奏することがで
きる。Further, since a pull-up or pull-down wiring pattern is not required, it is possible to have the advantage that the mounting efficiency on the printed circuit board is improved and the reliability is also increased.
第１図はこの発明のハイブリッド抵抗ＩＣアダプタの一
実施例と、その挿着関係を示す斜視図、第２図はプリン
ト配線パターンに本発明のハイブリッド抵抗ＩＣアダプ
タを挿着した状態の断面図、第３図はアダプタの端子の
実施例を示す斜視図、第４図は論理回路の一例を示す回
路図、第５図は第４図の論理回路を形成するための従来
の配線パターン図である。
図中、１０は集積回路、２０はハイブリッド抵抗ＩＣア
ダプタの本体、２１はベース、２２゜２２．２２・・・
・・・・・・は抵抗体、２３は導電膜、２４は端子を示
す。
ハイフパリッド祇１九ＩＣ７デプタ２Ｏｆ）耳又イ寸分
解金…乱図１１取付／）断面図
第２図
鳩予０−イ列唆木すトを梵図FIG. 1 is a perspective view showing an embodiment of the hybrid resistance IC adapter of the present invention and its insertion relationship; FIG. 2 is a cross-sectional view of the hybrid resistance IC adapter of the present invention inserted into a printed wiring pattern; FIG. 3 is a perspective view showing an embodiment of the terminal of the adapter, FIG. 4 is a circuit diagram showing an example of a logic circuit, and FIG. 5 is a diagram of a conventional wiring pattern for forming the logic circuit shown in FIG. . In the figure, 10 is an integrated circuit, 20 is the main body of the hybrid resistance IC adapter, 21 is a base, 22° 22.22...
. . . represents a resistor, 23 represents a conductive film, and 24 represents a terminal. Hifu Palid G19 IC7 Depta 2Of) Ear Mata I Dimensions Metal...Ranzu 11 Installation/) Cross-sectional view
Claims (1)
挿着できる複数の端子を備えているベースと、一端が前
記各端子に接続され他端が前記端子の中で電源ラインと
なる端子に接続され、前記ベース上に形成された複数の
抵抗体とからなり、前記デジタル集積回路と重畳できる
形状とされていることを特徴とする抵抗ハイブリッドＩ
Ｃアダプタ。a base comprising a plurality of terminals that can be inserted into a wiring pattern together with lead terminals of a digital integrated circuit; A resistive hybrid I comprising a plurality of resistors formed on the top and having a shape that can be overlapped with the digital integrated circuit.
C adapter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055086A JPS62209804A (en) | 1986-03-10 | 1986-03-10 | Resistance hybrid ic adaptor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5055086A JPS62209804A (en) | 1986-03-10 | 1986-03-10 | Resistance hybrid ic adaptor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62209804A true JPS62209804A (en) | 1987-09-16 |
Family
ID=12862123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5055086A Pending JPS62209804A (en) | 1986-03-10 | 1986-03-10 | Resistance hybrid ic adaptor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209804A (en) |
-
1986
- 1986-03-10 JP JP5055086A patent/JPS62209804A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3090453B2 (en) | Thick film thin film laminated substrate and electronic circuit device using the same | |
| US20010039646A1 (en) | Structure having multiple levels of programmable integrated circuits for interconnecting electronic components | |
| US5589420A (en) | Method for a hybrid leadframe-over-chip semiconductor package | |
| EP0339154A2 (en) | Memory card | |
| US6417462B1 (en) | Low cost and high speed 3-load printed wiring board bus topology | |
| JP2006313855A (en) | Semiconductor circuit | |
| US20040084783A1 (en) | Integrated circuit package capable of operating in multiple orientations | |
| JPH09180430A (en) | Memory card | |
| JPS62209804A (en) | Resistance hybrid ic adaptor | |
| JP3181710B2 (en) | Multilayer printed circuit board module and multilayer printed circuit board device | |
| JP3228589B2 (en) | Multi-chip module | |
| US5990421A (en) | Built in board resistors | |
| JPS58209158A (en) | Master-slice semiconductor device | |
| US6601125B1 (en) | Minimizing signal stub length for high speed busses | |
| JPS632149B2 (en) | ||
| US20020030979A1 (en) | Circuit board system for optiming contact pin layout in an integrated circuit | |
| JPH01132150A (en) | Carrier substrate of semiconductor chip | |
| JPS62155596A (en) | Electronic circuit | |
| JP3172292B2 (en) | Hybrid integrated circuit device | |
| JPS5932898B2 (en) | High-density mounting structure | |
| JPH0661297A (en) | Semiconductor device | |
| JPH0517900Y2 (en) | ||
| JPS6117147B2 (en) | ||
| JPS61115351A (en) | Package for integrated circuit | |
| JPS582091A (en) | Printed circuit board |