JPS62209609A - 入力制御装置 - Google Patents
入力制御装置Info
- Publication number
- JPS62209609A JPS62209609A JP61053288A JP5328886A JPS62209609A JP S62209609 A JPS62209609 A JP S62209609A JP 61053288 A JP61053288 A JP 61053288A JP 5328886 A JP5328886 A JP 5328886A JP S62209609 A JPS62209609 A JP S62209609A
- Authority
- JP
- Japan
- Prior art keywords
- input
- line
- switches
- level
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 9
- 239000000872 buffer Substances 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 241000272525 Anas platyrhynchos Species 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力装置として用いられる各種スイッチにお
いて、２つの接点を有するダブルアクションスイッチ等
に関し、特にカラム線とロウ線との交点に２つの入力ス
イッチを対にして設け、２つの入力スイッチを１つのマ
ドリスクで行い得るように構成した入力制御装置に関す
るものである。
いて、２つの接点を有するダブルアクションスイッチ等
に関し、特にカラム線とロウ線との交点に２つの入力ス
イッチを対にして設け、２つの入力スイッチを１つのマ
ドリスクで行い得るように構成した入力制御装置に関す
るものである。
従来の入力制御装置は、例えば第５図に示すように第１
の入力スイッチ部と、第２の入力スイッチ部とが別々の
マトリクス上に接続されていた。
の入力スイッチ部と、第２の入力スイッチ部とが別々の
マトリクス上に接続されていた。
具体的に説明すると、ダブルアクションスイッチの第１
の接点部である第１の入力スイッチ部がａ１〜ｉＩであ
り、第２の接点部である第２の入力スイッチ部がａｔ”
””２で示される部分である。このマドリスクはカラム
線１〜６とロウ線１〜３とによって指定される交点にキ
ースイッチさダイオードとからなる入力スイッチ部ａ、
〜ｉ、及びａ２〜１２を接続したものから構成さ！１て
いる。そして、カラム線１〜６に対してテコーダ１を介
してＬレベルの走査信号を送出し、ロウ線１〜３のうち
いずれのものかＬレベルになるかをＣＰＵ２が検出する
ことによって、いずれの交点の入力スイッチ部が押下さ
れたかを検出している。
の接点部である第１の入力スイッチ部がａ１〜ｉＩであ
り、第２の接点部である第２の入力スイッチ部がａｔ”
””２で示される部分である。このマドリスクはカラム
線１〜６とロウ線１〜３とによって指定される交点にキ
ースイッチさダイオードとからなる入力スイッチ部ａ、
〜ｉ、及びａ２〜１２を接続したものから構成さ！１て
いる。そして、カラム線１〜６に対してテコーダ１を介
してＬレベルの走査信号を送出し、ロウ線１〜３のうち
いずれのものかＬレベルになるかをＣＰＵ２が検出する
ことによって、いずれの交点の入力スイッチ部が押下さ
れたかを検出している。
しかしながら上記従来の入力制御装置は、第１、第２の
スイッチ部が個々のマトリクス上に接続せざるを得なか
ったために大きなマトリクスを必要としていた。このた
めマトリクスを構成する配線数等が多くなってしまうと
いう問題点があった。
スイッチ部が個々のマトリクス上に接続せざるを得なか
ったために大きなマトリクスを必要としていた。このた
めマトリクスを構成する配線数等が多くなってしまうと
いう問題点があった。
本発明の入力側ｎ装置は、カラム線と該カラム線に直交
する態様で設けたロウ線との交点に入力スイッチを接続
して成る入力制御装置において、ロウ線をＬレベルオた
はオープン状態に順次制御する第１のライン制御部と、
カラム線をＬレベルまたはオープン状態に順次制御する
第２のライン制御部と、上記ロウ線とカラム線との交点
に一方向に電流を流すように接続した第１の入力スイッ
チと、該電流が流れる方向に対して逆方向に電流を流し
た場合にスイッチがＯＮするように接続した第２の入力
スイッチとを備え、上記第１のライン制御部と第２のラ
イン制御部上は相互に入出力可能に構成されており、第
１のライン制御部で出力信号を発生させた場合には第２
のライン制御部により該出力信号を入力可能とし、第２
のライン制御部で出力信号を発生させた場合には第１の
ライン制御部により該出力信号を入力可能とし、上記第
１及び第２の入力スイッチを検出可能としている。
する態様で設けたロウ線との交点に入力スイッチを接続
して成る入力制御装置において、ロウ線をＬレベルオた
はオープン状態に順次制御する第１のライン制御部と、
カラム線をＬレベルまたはオープン状態に順次制御する
第２のライン制御部と、上記ロウ線とカラム線との交点
に一方向に電流を流すように接続した第１の入力スイッ
チと、該電流が流れる方向に対して逆方向に電流を流し
た場合にスイッチがＯＮするように接続した第２の入力
スイッチとを備え、上記第１のライン制御部と第２のラ
イン制御部上は相互に入出力可能に構成されており、第
１のライン制御部で出力信号を発生させた場合には第２
のライン制御部により該出力信号を入力可能とし、第２
のライン制御部で出力信号を発生させた場合には第１の
ライン制御部により該出力信号を入力可能とし、上記第
１及び第２の入力スイッチを検出可能としている。
第１図を基にして第１の入力スイッチＡ、〜工、の押下
を検出する場合について説明する。
を検出する場合について説明する。
第１のライン制御部１１及び第２のライン？ｌ＋ｌＪ御
部１２の端子Ｔ、〜Ｔ３、Ｔ４〜Ｔ６の全てを０ＰＥＮ
状態に設定したもとで、当該端子′１゛４〜Ｔ、に接続
されたカラム線１〜３のいずれか１線をＬレベルにして
、このＬレベル状態によって検出するようにする。
部１２の端子Ｔ、〜Ｔ３、Ｔ４〜Ｔ６の全てを０ＰＥＮ
状態に設定したもとで、当該端子′１゛４〜Ｔ、に接続
されたカラム線１〜３のいずれか１線をＬレベルにして
、このＬレベル状態によって検出するようにする。
一方、第１のう碑ン制御部１１の各端子Ｔ、〜１゛３は
ロウＩｖＳ１〜３のいずわかがＬレベルになっているか
否かを検出する。これにより、入力部１３−Ａ〜１３−
■内の第１の入力スイッチＡ、−Ｉ、が押下された交点
に位置するロウ＃ｉ！１〜３およびカラム線１〜３のう
ちＬレベルにしたカラム線と直交する３つの第１スイツ
チ中、いずれかが検出されることとなる。
ロウＩｖＳ１〜３のいずわかがＬレベルになっているか
否かを検出する。これにより、入力部１３−Ａ〜１３−
■内の第１の入力スイッチＡ、−Ｉ、が押下された交点
に位置するロウ＃ｉ！１〜３およびカラム線１〜３のう
ちＬレベルにしたカラム線と直交する３つの第１スイツ
チ中、いずれかが検出されることとなる。
次に、第２の入力スイッチＡ２〜Ｉ２の押下を検出する
場合について説明する。第１のライン制御部１１及び第
２のライン制御部１２の端子Ｔ、〜Ｔ１．１１４〜′工
゛６の全てを０Ｐ１３Ｎ状態に設定したもとで、当該端
子Ｉｌｌ 、 、Ｔ３に接続されたロウ線１〜３のいず
れかＩＮ をＬレベルにしてこのＬレベル状鴨によって
検出するようにする。一方、第２のライン制御部１２は
端子Ｔ４〜Ｔ、に接続されたカラム線１〜３のいずれか
がＬレベルになっているか否かを検出する。
場合について説明する。第１のライン制御部１１及び第
２のライン制御部１２の端子Ｔ、〜Ｔ１．１１４〜′工
゛６の全てを０Ｐ１３Ｎ状態に設定したもとで、当該端
子Ｉｌｌ 、 、Ｔ３に接続されたロウ線１〜３のいず
れかＩＮ をＬレベルにしてこのＬレベル状鴨によって
検出するようにする。一方、第２のライン制御部１２は
端子Ｔ４〜Ｔ、に接続されたカラム線１〜３のいずれか
がＬレベルになっているか否かを検出する。
これにより、入力部１３−Ａ〜１３−Ｉ内の入力スイッ
チが押下された交点に位置するロウ線１〜３およびカラ
ムｓ１〜３のうちＬレベルにしたロウ線と直交する３つ
の第２スイツチ中いずれかが検出されることになる。
チが押下された交点に位置するロウ線１〜３およびカラ
ムｓ１〜３のうちＬレベルにしたロウ線と直交する３つ
の第２スイツチ中いずれかが検出されることになる。
第１図〜第４図は本発明の図面であり、第１図は原理的
構成図、第２図は実施例構成図、第３図は第１の入力ス
イッチの動作説明図、第４図は第２の入力スイッチの動
作説明図である。
構成図、第２図は実施例構成図、第３図は第１の入力ス
イッチの動作説明図、第４図は第２の入力スイッチの動
作説明図である。
図において、１４はＣＰＵ、１５は第１のライン制御部
、１６は第２のライン制御部、１６−Ａ〜１６−Ｉは入
力部、１７−１〜１７−６は入力バッファ、１８−１〜
１８−６はトランジスタを表す。
、１６は第２のライン制御部、１６−Ａ〜１６−Ｉは入
力部、１７−１〜１７−６は入力バッファ、１８−１〜
１８−６はトランジスタを表す。
１６−Ａ〜１６−１は入力部であって、キースイッチと
ダイオードとを直列に接続して一対設けられており、第
１の入力スイッチ部Ａ、〜■２とはスイッチが押下され
た場合に流れる電流が逆方向に流れるようにカラムｓ！
１〜３とのロウ線１〜３との交点に夫々対向接続したも
のである。
ダイオードとを直列に接続して一対設けられており、第
１の入力スイッチ部Ａ、〜■２とはスイッチが押下され
た場合に流れる電流が逆方向に流れるようにカラムｓ！
１〜３とのロウ線１〜３との交点に夫々対向接続したも
のである。
第２図〜第４図を基にして動作を具体的に説明する。第
３図及び第４図のタイミングチャートの斜線部分はカラ
ム線１〜３もしく（オロウ線１〜３がオープン状態（Ｏ
ＰＥＮ）に保持されていることを示す。才で、ロウ線１
〜３、カラムＭ！ １〜３、トランジスタ】８−１〜１
８−３．１８−４〜１８−６をオープン状態とする。、
第２のライン制御部１６のトランジスタ１８−４が、カ
ラム輪１をＬレベルに、駆動させ、他のカラム線２及び
３はオープン状態とする。（第３図０状憇）この時、入
力部１６−Ａ〜１６−Ｃの第１の入力スイッチＡ１〜Ｃ
Ｉの例えばＡ、がＯＮされたとした場合に、ロウ線１が
Ｌレベルとなり、第２のライン制御部の入力バッファ１
７−１１こよりＡ１のＯＮが検出される。（Ｂ＋、Ｃ１
もＯＮされた場合には同様にロウ線２．３がＬレベルと
なる。以後省略） 次に、トランジスタ１８−５がカラム線２をＬレベルに
駆動させ、他のカラム線１及び３はオープン状態とする
。（第３図０状憇） この時、入力部１６−Ｄ〜１６−Ｆの第１の入力スイッ
チり１〜Ｆ１中、例えばＤｌがＯＮされた場合にロウ線
１がＬレベルとなり、入力バッファ１７−１によりＤｌ
のＯＮが検出される。
３図及び第４図のタイミングチャートの斜線部分はカラ
ム線１〜３もしく（オロウ線１〜３がオープン状態（Ｏ
ＰＥＮ）に保持されていることを示す。才で、ロウ線１
〜３、カラムＭ！ １〜３、トランジスタ】８−１〜１
８−３．１８−４〜１８−６をオープン状態とする。、
第２のライン制御部１６のトランジスタ１８−４が、カ
ラム輪１をＬレベルに、駆動させ、他のカラム線２及び
３はオープン状態とする。（第３図０状憇）この時、入
力部１６−Ａ〜１６−Ｃの第１の入力スイッチＡ１〜Ｃ
Ｉの例えばＡ、がＯＮされたとした場合に、ロウ線１が
Ｌレベルとなり、第２のライン制御部の入力バッファ１
７−１１こよりＡ１のＯＮが検出される。（Ｂ＋、Ｃ１
もＯＮされた場合には同様にロウ線２．３がＬレベルと
なる。以後省略） 次に、トランジスタ１８−５がカラム線２をＬレベルに
駆動させ、他のカラム線１及び３はオープン状態とする
。（第３図０状憇） この時、入力部１６−Ｄ〜１６−Ｆの第１の入力スイッ
チり１〜Ｆ１中、例えばＤｌがＯＮされた場合にロウ線
１がＬレベルとなり、入力バッファ１７−１によりＤｌ
のＯＮが検出される。
また、トランジスタｊ８−６がカラムｉ３をＬレベルに
駆動させ、他のカラム線１及び２はオープン状態とする
。（第３図０状憇） この時、入力部１６−Ｇ〜１６−Ｉの第１の入力スイッ
チＧ、〜［！中、例えばＧ１がＯＮされた場合にロウ線
１がＬレベルとなり、入力バッファ１７−１によりＧ、
のＯＮが検出される。以上が第１の入力スイッチＡ、〜
Ｉ、のスイッチ検出を説明したものである。
駆動させ、他のカラム線１及び２はオープン状態とする
。（第３図０状憇） この時、入力部１６−Ｇ〜１６−Ｉの第１の入力スイッ
チＧ、〜［！中、例えばＧ１がＯＮされた場合にロウ線
１がＬレベルとなり、入力バッファ１７−１によりＧ、
のＯＮが検出される。以上が第１の入力スイッチＡ、〜
Ｉ、のスイッチ検出を説明したものである。
再び全てのロウ線１〜３、カラム線１〜３トランジスタ
１８−１〜１８−６をオープン状態とする。
１８−１〜１８−６をオープン状態とする。
第１のライン制御部］５のトランジスタ１８−１がロウ
？＃１１をＬレベルに駆動させ、他のロウＰＲ２及び３
はオープン状態とする。（単４図■状態）この時、入力
部１６−Ａ、１６−Ｄ、１６−Ｇの第２の入力スイッチ
Ａ２、鳩、（へ、の例えばＡ２がＯＮされたとした場合
にカラムｆｉｌｌがＬレベルとなり、第１の入力ライン
制御部の入力バッファ１７−４によりＡ！のＯＮが検出
される。（Ｄ２、鴨も押下された場合にはｒｉｆＪ様に
カラム線２．３がＬレベルトする。
？＃１１をＬレベルに駆動させ、他のロウＰＲ２及び３
はオープン状態とする。（単４図■状態）この時、入力
部１６−Ａ、１６−Ｄ、１６−Ｇの第２の入力スイッチ
Ａ２、鳩、（へ、の例えばＡ２がＯＮされたとした場合
にカラムｆｉｌｌがＬレベルとなり、第１の入力ライン
制御部の入力バッファ１７−４によりＡ！のＯＮが検出
される。（Ｄ２、鴨も押下された場合にはｒｉｆＪ様に
カラム線２．３がＬレベルトする。
以後省略）
次に、トランジスタ１８−２がロウ２をＬレベルに、駆
動させ、他のロウ線１及び３はオープン状態とする。（
第３図０状憇） こり〕〕時、入力部１６−８１６−Ｅ、 １６−Ｈの第
２の入力スイッチＢ７、Ｅ？、■′３２の例えばＢ、か
ＯＮされた場合にはカラム線ｌがＬレベルとなり、入力
バッファ１７−４によりＢ７のＯＮが検出される。才た
、トランジスタ１８−３がロウ線３をＬレベルに駆動さ
せ、他のロウ線１及び２はオープン状態とする。
動させ、他のロウ線１及び３はオープン状態とする。（
第３図０状憇） こり〕〕時、入力部１６−８１６−Ｅ、 １６−Ｈの第
２の入力スイッチＢ７、Ｅ？、■′３２の例えばＢ、か
ＯＮされた場合にはカラム線ｌがＬレベルとなり、入力
バッファ１７−４によりＢ７のＯＮが検出される。才た
、トランジスタ１８−３がロウ線３をＬレベルに駆動さ
せ、他のロウ線１及び２はオープン状態とする。
（第３図０状憇）
この時、入力部１６− Ｃ、１６−Ｆ、 １６− Ｉの
第２の入力スイッチＣ，，Ｆ２、■、中、例えば、Ｃ７
がＯＮされた場合にはカラム線１がＬレベルとなり入力
バッファ１７−４によりＣ１のＯＮが検出される。以上
が第２の入力スイッチＡ、〜■２中のスイッチ検出を説
明したものである。
第２の入力スイッチＣ，，Ｆ２、■、中、例えば、Ｃ７
がＯＮされた場合にはカラム線１がＬレベルとなり入力
バッファ１７−４によりＣ１のＯＮが検出される。以上
が第２の入力スイッチＡ、〜■２中のスイッチ検出を説
明したものである。
すなわち、第１のライン制御部１５と第２のライン制御
部１６とにそれぞれ人カバッ７ア１７−１〜１７−３お
よび１７−４〜１７−６を設けると共にトランジスタ１
８−１〜１８−３および１８−４〜１８−６を夫々設け
ているので相互に入出力が可能となる。よって、マトリ
クスの１つの交点に２つのスイッチを設けることが可能
となる。
部１６とにそれぞれ人カバッ７ア１７−１〜１７−３お
よび１７−４〜１７−６を設けると共にトランジスタ１
８−１〜１８−３および１８−４〜１８−６を夫々設け
ているので相互に入出力が可能となる。よって、マトリ
クスの１つの交点に２つのスイッチを設けることが可能
となる。
以上説明したように、本発明によれば、カラム線とロウ
線との交点に第１、第２の入力スイッチを相互に逆方向
に電流を流したときに個別に動作するように設け、第１
、第２の入力スイッチが押下さねているか否かを検出し
ているので、１個のマトリクス上に２つのスイッチを設
けることが可能となり、マトリクスに必要な配線数を削
減して簡単な構成にすることができる。
線との交点に第１、第２の入力スイッチを相互に逆方向
に電流を流したときに個別に動作するように設け、第１
、第２の入力スイッチが押下さねているか否かを検出し
ているので、１個のマトリクス上に２つのスイッチを設
けることが可能となり、マトリクスに必要な配線数を削
減して簡単な構成にすることができる。
第１図は本発明の原理的構成図、第２図は本発明の１′
ｊ！施例構成図、第３図及び第４図は本発明の詳細な説
明する動作説明図、第５図は従来の入力制御９ｃ置の構
成図を示す。 １１．１５・・・第１のライン制御部 １２、１６・・・第２のライン制御部 １３−Ａ〜１３−■、１６−Ａ〜１６−■・・・入力部
特許出願人 アルプス電気株式会社 第 １ 図 〆１２ 第 ２ 図 “−−−−−、Ｔ− 第３８ カラｌ Ｊ＄（２１０ＰＥＮ
０ＰＥＮ ’／第 ４ 図
ｊ！施例構成図、第３図及び第４図は本発明の詳細な説
明する動作説明図、第５図は従来の入力制御９ｃ置の構
成図を示す。 １１．１５・・・第１のライン制御部 １２、１６・・・第２のライン制御部 １３−Ａ〜１３−■、１６−Ａ〜１６−■・・・入力部
特許出願人 アルプス電気株式会社 第 １ 図 〆１２ 第 ２ 図 “−−−−−、Ｔ− 第３８ カラｌ Ｊ＄（２１０ＰＥＮ
０ＰＥＮ ’／第 ４ 図
Claims (1)
- カラム線と該カラム線に直交する態様で設けたロウ線と
の交点に入力スイッチを接続して成る入力制御装置にお
いて、ロウ線をＬレベルまたはオープン状態に順次制御
する第１のライン制御部と、カラム線をＬレベルまたは
オープン状態に順次制御する第２のライン制御部と、上
記ロウ線とカラム線との交点に一方向に電流を流すよう
に接続した第１の入力スイッチと、該電流が流れる方向
に対して逆方向に電流を流した場合にスイッチがＯＮす
るように接続した第２の入力スイッチとを備え、上記第
１のライン制御部と第２のライン制御部とは相互に入出
力可能に構成されており、第１のライン制御部で出力信
号を発生させた場合には第２のライン制御部により該出
力信号を入力可能とし、第２のライン制御部で出力信号
を発生させた場合には第１のライン制御部により該出力
信号を入力可能とし、上記第１及び第２の入力スイッチ
を検出可能としたことを特徴とする入力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053288A JPS62209609A (ja) | 1986-03-10 | 1986-03-10 | 入力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053288A JPS62209609A (ja) | 1986-03-10 | 1986-03-10 | 入力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62209609A true JPS62209609A (ja) | 1987-09-14 |
Family
ID=12938535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053288A Pending JPS62209609A (ja) | 1986-03-10 | 1986-03-10 | 入力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62209609A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990008998A1 (en) * | 1989-02-03 | 1990-08-09 | Fanuc Ltd | Matrix controller |
-
1986
- 1986-03-10 JP JP61053288A patent/JPS62209609A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990008998A1 (en) * | 1989-02-03 | 1990-08-09 | Fanuc Ltd | Matrix controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015196A (ko) | 반도체 장치, 및 이 반도체 장치를 이용하는 연산 장치, 신호 변환기 및 신호 처리 시스템 | |
| JPS62209609A (ja) | 入力制御装置 | |
| JPH05158429A (ja) | 情報伝達回路 | |
| JP2510088Y2 (ja) | マトリクススイツチ回路 | |
| JP3575163B2 (ja) | 信号切換え装置 | |
| GB2283846A (en) | Arrangement for interfacing a keyboard with a microprocessor | |
| JP2658142B2 (ja) | 論理装置 | |
| JPH0457039A (ja) | パルスエンコーダー信号処理回路 | |
| JPS63118626U (ja) | ||
| AU677437B2 (en) | Keyboard/microprocessor interface | |
| JPS63178305A (ja) | 数値制御装置 | |
| JP2691595B2 (ja) | インタフェース回路 | |
| JPS63181026A (ja) | プリンタのインタ−フエ−ス制御装置 | |
| JPH0214075U (ja) | ||
| JPS5953687U (ja) | トランジスタブリツジ方式の電力制御装置 | |
| JPH02310714A (ja) | キーボードスイッチ | |
| JPH06339158A (ja) | リレー駆動方式及びｍｄｆ回路 | |
| JPS61196333U (ja) | ||
| JPS58100597A (ja) | サ−ビス用入出力端子を具備した遠隔操作装置 | |
| JPH0548436U (ja) | リレー駆動装置 | |
| JPS6262335U (ja) | ||
| JPH0287831A (ja) | キーボード装置 | |
| JPS6125646U (ja) | シ−ケンスコントロ−ラのプログラムデバツグ装置 | |
| JPH0865754A (ja) | 単動入力信号用増幅回路 | |
| EP0409841A1 (en) | Switching system |