JPS62208110A - 制御遅れ補償装置 - Google Patents
制御遅れ補償装置Info
- Publication number
- JPS62208110A JPS62208110A JP5193786A JP5193786A JPS62208110A JP S62208110 A JPS62208110 A JP S62208110A JP 5193786 A JP5193786 A JP 5193786A JP 5193786 A JP5193786 A JP 5193786A JP S62208110 A JPS62208110 A JP S62208110A
- Authority
- JP
- Japan
- Prior art keywords
- current
- command value
- output
- delay
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は制御遅れ補償装置に関するものでめシ、例え
ば、デッドビート制御系のような、所定の時間遅れをも
って目標値に追従する制御系の追従特性を改善するため
の制御遅れ補償装置に関するものである。
ば、デッドビート制御系のような、所定の時間遅れをも
って目標値に追従する制御系の追従特性を改善するため
の制御遅れ補償装置に関するものである。
この種の補償制御装置が適用されるものとしては、能動
形波形改善装置をめげることができる。
形波形改善装置をめげることができる。
第q図に例示されているものは、昭和21年!’7月/
’7日開催の電気学会半導体電力変換研究会において、
この出願の発明の発明者である高橋勲等によって提案さ
れた能動形波形改善装置に対する補償制御装置である(
資料SPCざ3−pi参照)。
’7日開催の電気学会半導体電力変換研究会において、
この出願の発明の発明者である高橋勲等によって提案さ
れた能動形波形改善装置に対する補償制御装置である(
資料SPCざ3−pi参照)。
この第q図において、(1)は電力系統、(コ)は負荷
、そして(3)は能動形波形改善装置でるる。このよう
な装置において、負荷電流”ue ’ Lve ’ ”
w。にはなんらかの障害電流が含まれておシ、これを補
償するための補償電流”uc ’ ”v。、憎。が能動
形波形改善装置(3)に流されているものとすると、電
力系統(1)からの電流”ulLV’W は夫々に下記
(1)式で表わされる。
、そして(3)は能動形波形改善装置でるる。このよう
な装置において、負荷電流”ue ’ Lve ’ ”
w。にはなんらかの障害電流が含まれておシ、これを補
償するための補償電流”uc ’ ”v。、憎。が能動
形波形改善装置(3)に流されているものとすると、電
力系統(1)からの電流”ulLV’W は夫々に下記
(1)式で表わされる。
Lu ”ue +L1!。
i、==L−4−2t ・・・・・・(1
)v ve vc ”w = ”we + ルwc こ\で、電力系統(1)からの前記電流”u t Lv
+ ”wは平衡三相交流のものでるることが望ましい
。
)v ve vc ”w = ”we + ルwc こ\で、電力系統(1)からの前記電流”u t Lv
+ ”wは平衡三相交流のものでるることが望ましい
。
ところで、このような障害電流に対する補償を行なうた
めには、前記(1)式からも理解されるように、平衡三
相交流電流以外の前記障害電流とは逆極性で大きさの等
しい電流を能動形波形改善装置(3)から供給すればよ
いことになる。第左図には、前記能動形波形改善装置(
3)の−相分の回路構成が例示てれている。この第5図
において、(弘)は単相電力変換器、U tri電流検
出器でろって、単相電力変換器(≠)からの出力電流り
。を検出するためのもの、(6)は減算器でろって、電
流検出器(j)による検出電流(これは単相電力変換器
(91からの出力電流に等しい)L と、障害電流とは
逆極性で大きさの等しい指令値電流Lc*との差をとる
ためのもの、LおよびRは離相電力変換器陣)と電力系
統(1)との間に挿入されたインピーダンスのインダク
タンス分および抵抗分、8Lは電力系統(1)から印加
される電圧、(7)は前記電圧8Lを検出するための電
圧検出器、そして、(ざ)は電流コントローラでろって
、前記電圧検出器(り)による検出電圧(これは電力系
統(1)から印加される電圧に等しい)eLと前記減算
器(6)からの電流偏差値(b c ” b c )
とに基づき、下記(コ)式にしたがって単相電力変換器
(り)の出力e。
めには、前記(1)式からも理解されるように、平衡三
相交流電流以外の前記障害電流とは逆極性で大きさの等
しい電流を能動形波形改善装置(3)から供給すればよ
いことになる。第左図には、前記能動形波形改善装置(
3)の−相分の回路構成が例示てれている。この第5図
において、(弘)は単相電力変換器、U tri電流検
出器でろって、単相電力変換器(≠)からの出力電流り
。を検出するためのもの、(6)は減算器でろって、電
流検出器(j)による検出電流(これは単相電力変換器
(91からの出力電流に等しい)L と、障害電流とは
逆極性で大きさの等しい指令値電流Lc*との差をとる
ためのもの、LおよびRは離相電力変換器陣)と電力系
統(1)との間に挿入されたインピーダンスのインダク
タンス分および抵抗分、8Lは電力系統(1)から印加
される電圧、(7)は前記電圧8Lを検出するための電
圧検出器、そして、(ざ)は電流コントローラでろって
、前記電圧検出器(り)による検出電圧(これは電力系
統(1)から印加される電圧に等しい)eLと前記減算
器(6)からの電流偏差値(b c ” b c )
とに基づき、下記(コ)式にしたがって単相電力変換器
(り)の出力e。
に対する指令値電圧e♂を算出するためのものである。
e0申 =(Q♂+Kv(L。”−Lc))R+eL
・−−−・−(2)こ\で、Kvは下記(3)式で表
わされる。
・−−−・−(2)こ\で、Kvは下記(3)式で表
わされる。
/、−で
こ\に、T8は゛電流コントローラ(ざ)のサンプリン
グ間隔でsb、τはLおよびRの値に依存して定まる時
定数(τ=2)でるる。そして、この第S図に示される
ような逆起電力を富む電力回路における最短時間制御ア
ルゴリズムが前記(2)式および(3)式で与えられる
ことは既に知らtている(前出の資料5PC−&、?−
41 を参照)。前記第5図の電力回路において、い
ま、電流コントローラ<1>によシ、める所定の指令値
電圧e。*が算出されると、単相電力変換器(μ)は前
記指令値電圧e。″の印加に応じて電圧e。を出力させ
る。そして、この結果として、単相電力変換器(6)か
らの出力電流り。は、指令値電流↓。*に対してlサン
プル時間遅れて追従することになる。このようにしてな
される制御がデッドビート制御と呼ばれるものでめシ、
るる所定の値をもつ電流指令に対し極めて短時間で出力
応答がなされるものである。第6図に示されているもの
は、第3図の電力回路における電流追従特性の例示図で
bる。
グ間隔でsb、τはLおよびRの値に依存して定まる時
定数(τ=2)でるる。そして、この第S図に示される
ような逆起電力を富む電力回路における最短時間制御ア
ルゴリズムが前記(2)式および(3)式で与えられる
ことは既に知らtている(前出の資料5PC−&、?−
41 を参照)。前記第5図の電力回路において、い
ま、電流コントローラ<1>によシ、める所定の指令値
電圧e。*が算出されると、単相電力変換器(μ)は前
記指令値電圧e。″の印加に応じて電圧e。を出力させ
る。そして、この結果として、単相電力変換器(6)か
らの出力電流り。は、指令値電流↓。*に対してlサン
プル時間遅れて追従することになる。このようにしてな
される制御がデッドビート制御と呼ばれるものでめシ、
るる所定の値をもつ電流指令に対し極めて短時間で出力
応答がなされるものである。第6図に示されているもの
は、第3図の電力回路における電流追従特性の例示図で
bる。
上記された従来例においてはデッドビート制御が用いら
れておシ、このため、前記第6図からも理解されるよう
に、指令値電流り。*に対する単相電力変換器(tll
の出力電流Lcの追従のさいに、原理的にlサンプル時
間(第6図のTd)の遅れが生じることになる。ところ
が、この遅れは、対象とする電力系統等の高次の障害電
力を補償するためには著るしい悪影響をおよぼすもので
ルシ、最悪の場合には、補償電流と障害電流とが同極性
にな夛、そのために障害電流がかえって増大してしまう
という問題点がめった。
れておシ、このため、前記第6図からも理解されるよう
に、指令値電流り。*に対する単相電力変換器(tll
の出力電流Lcの追従のさいに、原理的にlサンプル時
間(第6図のTd)の遅れが生じることになる。ところ
が、この遅れは、対象とする電力系統等の高次の障害電
力を補償するためには著るしい悪影響をおよぼすもので
ルシ、最悪の場合には、補償電流と障害電流とが同極性
にな夛、そのために障害電流がかえって増大してしまう
という問題点がめった。
この発明は、上記の問題点を解決するためになされたも
ので、指令値に対する実際値の遅れを補償することによ
シ、制御系の追従特性を改善することのできる制御遅れ
補償装置を得ることを目的とする。
ので、指令値に対する実際値の遅れを補償することによ
シ、制御系の追従特性を改善することのできる制御遅れ
補償装置を得ることを目的とする。
この発明に係る制御遅れ補償装置は、周期性をもつ指令
値電流を追従して所定の時間遅れをもって出力電流が生
成される制御系統のための制御遅れ補償装置において、
所要の演算要素を含む未来の指令値電流の予測手段が設
けられているものでるる。
値電流を追従して所定の時間遅れをもって出力電流が生
成される制御系統のための制御遅れ補償装置において、
所要の演算要素を含む未来の指令値電流の予測手段が設
けられているものでるる。
この発明によれば、現在および過去の指令値電流に基づ
いて予測手段で所定の演算を施すことによシ未来の指令
値電流を予測し、この予測の結果としてえられる一次指
令値電流に応じて、遅れ補償がなされた出力電流が生成
される。
いて予測手段で所定の演算を施すことによシ未来の指令
値電流を予測し、この予測の結果としてえられる一次指
令値電流に応じて、遅れ補償がなされた出力電流が生成
される。
第1図は、この発明の実施例である制御遅れ補償装置の
構成図でるる。この第1図において、符号(LI)〜(
1)が付されているものは、前記された第5図の従来装
置で同一符号が付されたものと同様のものでおる。(?
)は、指令値電流LC*を所定時間Tdだけ遅延させる
第1遅延素子、(10)は第1遅延素子(9)の出力を
さらに所定時間Tdだけ遅延させる第コ遅延素子、(1
1)は指令値電流り。拳と第1遅延素子(ワ)の出力と
の差をとる減算器、(lコ)は$、算器(/l)の出力
を3倍する係数器、(13)は係数器(i、t)の出力
と第コ遅延素子(tO)の出力との和を求める加算器で
ある。そして、予測手段(−O)は、これらの演算要素
、すなわち、第1遅延素子(9)、第2遅延素子(lO
)、減算器(it)、係数器(t2)、および加算器(
tJ)IICよって構成されている。また、第2図は、
上記実施例における予測の原理を説明するためのグラフ
図でbる。
構成図でるる。この第1図において、符号(LI)〜(
1)が付されているものは、前記された第5図の従来装
置で同一符号が付されたものと同様のものでおる。(?
)は、指令値電流LC*を所定時間Tdだけ遅延させる
第1遅延素子、(10)は第1遅延素子(9)の出力を
さらに所定時間Tdだけ遅延させる第コ遅延素子、(1
1)は指令値電流り。拳と第1遅延素子(ワ)の出力と
の差をとる減算器、(lコ)は$、算器(/l)の出力
を3倍する係数器、(13)は係数器(i、t)の出力
と第コ遅延素子(tO)の出力との和を求める加算器で
ある。そして、予測手段(−O)は、これらの演算要素
、すなわち、第1遅延素子(9)、第2遅延素子(lO
)、減算器(it)、係数器(t2)、および加算器(
tJ)IICよって構成されている。また、第2図は、
上記実施例における予測の原理を説明するためのグラフ
図でbる。
次に、第1図および第2図を参照しながら、上記実施例
の動作について説明する。ここでは、電流コントローラ
(ff>がデッドビート制御を行なっておシ、その制御
遅れがTdでるるものとして説明する。いま、第1.第
コ遅延素子(9)、(/θ)の遅延時間は、いずれもT
d K設定されておシ、現在時点をt−tnとしたとき
、第1遅延素子(り)の出力は現在時点tnよりもTd
だけ過去の時点1n−、における指令値柘−7を示して
おシ、これに対して、第コ遅延素子(lO)の出力は現
在時点tnよシもコTdだけ過去の時点1n−、におけ
る指令値・。−ユを示している。第2図は、現在時点t
nにおける指令値Lnと過去の時点における一個の指令
値k n−t tL との都合3回の指令値に基づき、
現在時点tnn−コ よlet ’rdだけ未来の指令値Ln+/を近似的に
予測する原理を説明するためのグラフ図でるる。こ\で
、前述されたように現在時点がtnであり、Tdだけ過
去の時点1n−、における指令値が” n−/ r J
Tdだけ過去の時点1n−、における指令値が籟−2で
あシ、T、たけ未来の時点tn+/における指令値を”
Q+1とする。この未来の指令値”n+1 を予測する
ためには、前述された過去および現在の指令値=n−,
’”n−/”Elに対応する座標位置を通る2次曲線を
求め、この先に籟+7が存在するものとして、外挿的な
やり方で前記籟や、を予測する。いま、上記9個の指令
値に夫々に対応する座標位置を通る一次曲線の式が次の
(1)式のように表わされるものとする。
の動作について説明する。ここでは、電流コントローラ
(ff>がデッドビート制御を行なっておシ、その制御
遅れがTdでるるものとして説明する。いま、第1.第
コ遅延素子(9)、(/θ)の遅延時間は、いずれもT
d K設定されておシ、現在時点をt−tnとしたとき
、第1遅延素子(り)の出力は現在時点tnよりもTd
だけ過去の時点1n−、における指令値柘−7を示して
おシ、これに対して、第コ遅延素子(lO)の出力は現
在時点tnよシもコTdだけ過去の時点1n−、におけ
る指令値・。−ユを示している。第2図は、現在時点t
nにおける指令値Lnと過去の時点における一個の指令
値k n−t tL との都合3回の指令値に基づき、
現在時点tnn−コ よlet ’rdだけ未来の指令値Ln+/を近似的に
予測する原理を説明するためのグラフ図でるる。こ\で
、前述されたように現在時点がtnであり、Tdだけ過
去の時点1n−、における指令値が” n−/ r J
Tdだけ過去の時点1n−、における指令値が籟−2で
あシ、T、たけ未来の時点tn+/における指令値を”
Q+1とする。この未来の指令値”n+1 を予測する
ためには、前述された過去および現在の指令値=n−,
’”n−/”Elに対応する座標位置を通る2次曲線を
求め、この先に籟+7が存在するものとして、外挿的な
やり方で前記籟や、を予測する。いま、上記9個の指令
値に夫々に対応する座標位置を通る一次曲線の式が次の
(1)式のように表わされるものとする。
L ” = at、’ +bt+ C(1)ir
L L およびb は、いずれも上記(71式
%式% を満足するものでるることから、下記の(λ)〜(5)
式が成立する。
L L およびb は、いずれも上記(71式
%式% を満足するものでるることから、下記の(λ)〜(5)
式が成立する。
b =a (tn−コTd)’+b(tn−xTd
)+c (2)n−λ = =a(t、−’rd)’÷b(tn−T
d)トc (3)n−/ ルn−atn+bt、n+c
(<’)L = a (t、jTd)’+b(
tn”Td)÷c (j)H+1 そして、これらの式からt、1.T、、a、b、cを消
去することによシ、Ln−n−・・8n−・とLn+・
との関係式が次の(A1式のように求められる。
)+c (2)n−λ = =a(t、−’rd)’÷b(tn−T
d)トc (3)n−/ ルn−atn+bt、n+c
(<’)L = a (t、jTd)’+b(
tn”Td)÷c (j)H+1 そして、これらの式からt、1.T、、a、b、cを消
去することによシ、Ln−n−・・8n−・とLn+・
との関係式が次の(A1式のように求められる。
↓ = = +y(=n−籟一、 ) (
A)n+1 n+コ この(6)式の演算を行なうことによシ、現在値りと過
去のコつの値Ln−、、籟や、とから、未来の値”n+
/を予測することができる。
A)n+1 n+コ この(6)式の演算を行なうことによシ、現在値りと過
去のコつの値Ln−、、籟や、とから、未来の値”n+
/を予測することができる。
予測手段(20)は、このような演算機能を実現するも
のであ)、例えば、現在時点をtnとしたとき、入力さ
れるり。。の値は焔、第1遅延素子(テ)からの出力は
LD−/ ’第1遅延素子(tO)からの出力1ltL
n−、となっているために、減算器(11)からの出力
1lt(Ln ”n−/)となシ、また、係数器(l
コ)からの出力はj (Ln−籟−、)となる。したか
って、加算器(13)の出力でめるり。は、お。
−輻−2+ 3(ル − ル )= Ln+ln
n−/ となって、時間的にTdだけ先行する未来時点について
予測された値となる。
のであ)、例えば、現在時点をtnとしたとき、入力さ
れるり。。の値は焔、第1遅延素子(テ)からの出力は
LD−/ ’第1遅延素子(tO)からの出力1ltL
n−、となっているために、減算器(11)からの出力
1lt(Ln ”n−/)となシ、また、係数器(l
コ)からの出力はj (Ln−籟−、)となる。したか
って、加算器(13)の出力でめるり。は、お。
−輻−2+ 3(ル − ル )= Ln+ln
n−/ となって、時間的にTdだけ先行する未来時点について
予測された値となる。
こ\で第3図を参照すると、この第3図は、前記第1図
におけるこの発明の実施例の動作波形図でるる。その中
で、第3図(a)は、指令値電流ル。
におけるこの発明の実施例の動作波形図でるる。その中
で、第3図(a)は、指令値電流ル。
の波形図、第3図(b)は、予測手段(20)からの出
力である一次指令値電流、そして、第3図(c)は、デ
ッドビート制御系からの出力電流り。の波形図でめる。
力である一次指令値電流、そして、第3図(c)は、デ
ッドビート制御系からの出力電流り。の波形図でめる。
この第3図を参照することで理解されるように、2次指
令値電流Lrは指令値電流・どに対してTdだけ時間的
に進んでおシ、また、出力電流り。は2次指令値電流L
rに対してTdだけ時間的に遅れていることから、出力
電流り。は指令値電流L0に対して時間的な遅れを生じ
ないことになる。
令値電流Lrは指令値電流・どに対してTdだけ時間的
に進んでおシ、また、出力電流り。は2次指令値電流L
rに対してTdだけ時間的に遅れていることから、出力
電流り。は指令値電流L0に対して時間的な遅れを生じ
ないことになる。
なお、上記実施例は、能動形波形改善装置に対して適用
されるものとして説明したが、これまでの説明で明らか
なように、この発明は、所定の目標値にその出力を追従
させることを目的としためらゆるデッドビート制御系に
対して適用することが可能である。さらには、デッドビ
ート制御系以外の制御系であっても、所定の時間の遅れ
を有する制御系であれば、同様にしてこの発明を適用す
ることができる。
されるものとして説明したが、これまでの説明で明らか
なように、この発明は、所定の目標値にその出力を追従
させることを目的としためらゆるデッドビート制御系に
対して適用することが可能である。さらには、デッドビ
ート制御系以外の制御系であっても、所定の時間の遅れ
を有する制御系であれば、同様にしてこの発明を適用す
ることができる。
また、前記された(6)式と同様の計算を、その順序を
変更して行なっても何ら問題はない。例えば、L
=3i=+(籟−ユー3籟−1)のようにして行なn+
1 n つても、上記実施例と同様の効果を奏する。
変更して行なっても何ら問題はない。例えば、L
=3i=+(籟−ユー3籟−1)のようにして行なn+
1 n つても、上記実施例と同様の効果を奏する。
以上説明されたように、この発明に係る制御遅れ補償装
置は、周期性をもつ指令値電流に追従し7て所定の時間
遅れをもって出力電流が生成される制御系統のための制
御遅れ補償装置において、所要の演算要素を含む予測手
段が設けられたで4成のものであり、現在および過去の
指令値電流に基づいて前記予測手段で所定の演算を施す
ことによシ未来の指令値電流を予測し、この予測の結果
として見られる2次指令値電流に応じて、遅れ補償がな
された出力電流が生成されるものでろることから、デッ
ドビート制御系のような制御系の追従特性が著しく改善
されるといった効果が奏せられる。
置は、周期性をもつ指令値電流に追従し7て所定の時間
遅れをもって出力電流が生成される制御系統のための制
御遅れ補償装置において、所要の演算要素を含む予測手
段が設けられたで4成のものであり、現在および過去の
指令値電流に基づいて前記予測手段で所定の演算を施す
ことによシ未来の指令値電流を予測し、この予測の結果
として見られる2次指令値電流に応じて、遅れ補償がな
された出力電流が生成されるものでろることから、デッ
ドビート制御系のような制御系の追従特性が著しく改善
されるといった効果が奏せられる。
第1図は、この発明の一実施例である制御遅れ補償装置
の構成図、第2図は、上記実施例における予測の原理を
説明するための例示図、第3図は、上記実施例の動作を
説明するための動作波形図、第9図は従来の能動形波形
改善装置の概略構成図、第5図は、従来の電流制御装置
の構成図、第6図は上記従来装置の動作を説明するため
の動作波形図でるる。 (lI)は単相電力変換器、(夕)は゛電流検出器、(
A)、 (t t )は減算器、(7) #:を電圧検
出器、(g)は電流コントローラ、(9)、(tO)
は第1.第コ遅延素子、(lコ)は係数器、(13)
は加算器、(2o)は予測手段。 なお、各図中、同一符号は同一または相当部分を示す。
の構成図、第2図は、上記実施例における予測の原理を
説明するための例示図、第3図は、上記実施例の動作を
説明するための動作波形図、第9図は従来の能動形波形
改善装置の概略構成図、第5図は、従来の電流制御装置
の構成図、第6図は上記従来装置の動作を説明するため
の動作波形図でるる。 (lI)は単相電力変換器、(夕)は゛電流検出器、(
A)、 (t t )は減算器、(7) #:を電圧検
出器、(g)は電流コントローラ、(9)、(tO)
は第1.第コ遅延素子、(lコ)は係数器、(13)
は加算器、(2o)は予測手段。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (2)
- (1)周期性をもつ指令値電流に追従して所定の時間遅
れをもつて出力電流が生成される制御系統のための制御
遅れ補償装置において、所要の演算要素を含む予測手段
が設けられており、現在および過去の指令値電流に基づ
いて前記予測手段で所定の演算を施すことにより未来の
指令値電流を予測し、この予測の結果としてえられる2
次指令値電流に応じて、遅れ補償がなされた出力電流が
生成されることを特徴とする制御遅れ補償装置。 - (2)前記予測手段に含まれている所要の演算要素は、
同一の時間遅れを有し、互いに直列にされている第1お
よび第2遅延素子、現在の指令値電流が直接に、および
、前記第1遅延素子を介して加えられる減算器、前記減
算器からの出力を受入れて所定倍率の出力を生じさせる
係数器、および、前記係数器および前記第2遅延素子か
らの出力を受入れてそれらの和の出力を生じさせる加算
器であつて、前記第一遅延素子は前記第1遅延素子から
の出力を受入れてさらに時間遅れをもつ出力を生じるよ
うにされている特許請求の範囲第1項記載の制御遅れ補
償装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61051937A JPH0830991B2 (ja) | 1986-03-10 | 1986-03-10 | 制御遅れ補償装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61051937A JPH0830991B2 (ja) | 1986-03-10 | 1986-03-10 | 制御遅れ補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62208110A true JPS62208110A (ja) | 1987-09-12 |
JPH0830991B2 JPH0830991B2 (ja) | 1996-03-27 |
Family
ID=12900778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61051937A Expired - Lifetime JPH0830991B2 (ja) | 1986-03-10 | 1986-03-10 | 制御遅れ補償装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0830991B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270793A (ja) * | 1988-04-21 | 1989-10-30 | Fanuc Ltd | Pwm制御における電流制御装置 |
JP2008253093A (ja) * | 2007-03-30 | 2008-10-16 | Yaskawa Electric Corp | 電動機制御装置及び制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779A (en) * | 1980-05-29 | 1982-01-05 | Mitsubishi Electric Corp | Load fluctuation compensator |
JPS5810212A (ja) * | 1981-07-13 | 1983-01-20 | Toshiba Corp | 電力変換装置の電流制御方法 |
-
1986
- 1986-03-10 JP JP61051937A patent/JPH0830991B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779A (en) * | 1980-05-29 | 1982-01-05 | Mitsubishi Electric Corp | Load fluctuation compensator |
JPS5810212A (ja) * | 1981-07-13 | 1983-01-20 | Toshiba Corp | 電力変換装置の電流制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01270793A (ja) * | 1988-04-21 | 1989-10-30 | Fanuc Ltd | Pwm制御における電流制御装置 |
JP2008253093A (ja) * | 2007-03-30 | 2008-10-16 | Yaskawa Electric Corp | 電動機制御装置及び制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0830991B2 (ja) | 1996-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Shen et al. | Improving tracking performance of nonlinear uncertain bilateral teleoperation systems with time-varying delays and disturbances | |
Lin et al. | Robust recurrent fuzzy neural network control for linear synchronous motor drive system | |
JP3636098B2 (ja) | 電力変換装置の制御回路 | |
JPS62208110A (ja) | 制御遅れ補償装置 | |
Elthokaby et al. | Finite-control set model-predictive control for single-phase voltage-source UPS inverters | |
Schütt et al. | Design and analysis of complex vector current regulators for modular multilevel converters | |
JPS6399770A (ja) | 循環電流形サイクロコンバ−タの制御方法 | |
JP6559106B2 (ja) | 電力変換システム | |
Recalde | The asymmetrical dual three-phase induction machine and the mbpc in the speed control | |
Alsmadi et al. | Sliding mode control design procedure for power electronic converters used in energy conversion systems | |
Futo et al. | Simple Model Based Dead Time Compensation Using Fast Current Measurement | |
Sullivan et al. | Modeling the effects of magnetic saturation on electrical machine control systems | |
Fu et al. | Induction motor identification using dynamic two-time scales neural networks with sliding mode learning | |
JPS62208111A (ja) | 予測制御装置 | |
Maaziz et al. | A new RST cascaded predictive control scheme for induction machines | |
Kumar et al. | High performance predictive current control of a three phase VSI: An experimental assessment | |
JPH0496626A (ja) | 高調波抑制装置 | |
JPS61218373A (ja) | サイリスタ変換装置 | |
Aswani Kumar et al. | Finite set model predictive current control of three phase neutral point clamped inverter with reduced leg count | |
Wang et al. | Design of adaptive sliding diagonal recurrent cerebellar model articulation controller for direct torque control systems of an induction motor | |
Chiaverini et al. | Bandwidth vs. gains design of H∞ tracking controllers for current-fed induction motors | |
JPH037095A (ja) | 誘導電動機の制御方法 | |
Hatatah | Power and Voltage Regulation of a Quad Active Bridge | |
Šabanović et al. | Variable Structure Control Techniques | |
Hung et al. | Intelligent complementary sliding mode fault tolerant control for six-phase motor drive system using TSK type FNN |