JPS62206859A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62206859A JPS62206859A JP61050108A JP5010886A JPS62206859A JP S62206859 A JPS62206859 A JP S62206859A JP 61050108 A JP61050108 A JP 61050108A JP 5010886 A JP5010886 A JP 5010886A JP S62206859 A JPS62206859 A JP S62206859A
- Authority
- JP
- Japan
- Prior art keywords
- glass window
- chip
- section
- cap
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000011521 glass Substances 0.000 claims abstract description 34
- 239000000919 ceramic Substances 0.000 claims abstract description 20
- 230000000694 effects Effects 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特に光透過用ガラス窓を有する
半導体装置のパッケージに関するものである。 。
半導体装置のパッケージに関するものである。 。
従来ＥＰＲＯＭ （イレーザブル プログラマブル リ
ード オンリー メモリ： Ｅｒａｓａｂｌｅ Ｐｒｏ
−ｇｒａｔｓｔｓａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅ
ｍｏｒｙ）チップは一電気的に情報を書き込み、又紫外
線を照射させることにより情報を消去させるため、通常
紫外線透過用ガラス窓（以下ガラス窓と呼ぶ）を有する
セラミックパッケージに内装されている。
ード オンリー メモリ： Ｅｒａｓａｂｌｅ Ｐｒｏ
−ｇｒａｔｓｔｓａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅ
ｍｏｒｙ）チップは一電気的に情報を書き込み、又紫外
線を照射させることにより情報を消去させるため、通常
紫外線透過用ガラス窓（以下ガラス窓と呼ぶ）を有する
セラミックパッケージに内装されている。
第５図（ａ）、 （ｂ）はそれぞれ上記ＥＰＲＯＭの平
面図及びそのｖｂ−’ｖｂ線断面図であり、図において
、１はリードピン、２はターミナルチップ、３は半導体
チップ、５は低融点ガラス、７はガラス窓、８は銀ペー
スト、１０はセラミックキャップ、１１はセラミックベ
ース、１２はキャビティ部である。また第２図は上記Ｅ
ＦＲＯＭの斜視図、第４図はガラス窓７を有するセラミ
ックキャップ１０を取りはずした状態のＥＦＲＯＭの平
面図、第３図はセラミックキャップ１０の平面図である
。
面図及びそのｖｂ−’ｖｂ線断面図であり、図において
、１はリードピン、２はターミナルチップ、３は半導体
チップ、５は低融点ガラス、７はガラス窓、８は銀ペー
スト、１０はセラミックキャップ、１１はセラミックベ
ース、１２はキャビティ部である。また第２図は上記Ｅ
ＦＲＯＭの斜視図、第４図はガラス窓７を有するセラミ
ックキャップ１０を取りはずした状態のＥＦＲＯＭの平
面図、第３図はセラミックキャップ１０の平面図である
。
上記ＢＰＲＯＭでは第５図に示す様にそのパッケージ内
部に半導体チップ３及びターミナルチップ２を内蔵する
為のキャビティ部１２を形成しており、該ターミナルチ
ップ２は上記半導体チップ３の基板電位を接地レベルに
保持する働きをし、通学半導体チップ３の近傍に位置し
ている。また上記キャビティ部１２はセラミックパッケ
ージのベース１１の中央部につくられており、つまり第
４図に示すベース１１に対するキャビティ部１２の位置
関係はＬｌ ＝ｔ、ｔ ’、 Ｌ２ ＝Ｌ２ ’とな
っている。又、ガラス窓７を有するセラミックキャップ
１０もキャンプ１０の中央部にガラス窓７がつくられて
おり、つまり、第３図に示すキャップ１０とガラス窓７
との位置関係はｆｆ１ｌ −１ｉ ’。
部に半導体チップ３及びターミナルチップ２を内蔵する
為のキャビティ部１２を形成しており、該ターミナルチ
ップ２は上記半導体チップ３の基板電位を接地レベルに
保持する働きをし、通学半導体チップ３の近傍に位置し
ている。また上記キャビティ部１２はセラミックパッケ
ージのベース１１の中央部につくられており、つまり第
４図に示すベース１１に対するキャビティ部１２の位置
関係はＬｌ ＝ｔ、ｔ ’、 Ｌ２ ＝Ｌ２ ’とな
っている。又、ガラス窓７を有するセラミックキャップ
１０もキャンプ１０の中央部にガラス窓７がつくられて
おり、つまり、第３図に示すキャップ１０とガラス窓７
との位置関係はｆｆ１ｌ −１ｉ ’。
１２＝Ｉ１２’となっている。従ってＥＰＲＯＭでは、
キャビティ部の真上に位置するガラス窓を通して紫外線
を照射することにより、半導体チップ上のメモリの情報
が消去される。
キャビティ部の真上に位置するガラス窓を通して紫外線
を照射することにより、半導体チップ上のメモリの情報
が消去される。
従来の、ガラス窓を有する半導体装置は、以上の様に構
成されているので、比較的面積の小さい小容量メモリ素
子には十分紫外線が照射され、情報が消去されていたが
、近年メモリ容量の増大に伴い半導体素子の面積も大型
化してきている為、従来の大きさのガラス窓では半導体
素子の大きさに十分対応しきれず、メモリに書き込まれ
た情報を確実に消去できないという問題が生じている。
成されているので、比較的面積の小さい小容量メモリ素
子には十分紫外線が照射され、情報が消去されていたが
、近年メモリ容量の増大に伴い半導体素子の面積も大型
化してきている為、従来の大きさのガラス窓では半導体
素子の大きさに十分対応しきれず、メモリに書き込まれ
た情報を確実に消去できないという問題が生じている。
これは第５図に示す様に、キャビティ内部の特定部にタ
ーミナルチップ２が存在する為、半導体チップ３をキャ
ビティ１２内の中心部に設置できず、第５図（ａ）の斜
線部で示すメモリ部が紫外線によって照射されにくいと
いう理由によるものである。
ーミナルチップ２が存在する為、半導体チップ３をキャ
ビティ１２内の中心部に設置できず、第５図（ａ）の斜
線部で示すメモリ部が紫外線によって照射されにくいと
いう理由によるものである。
このためガラス窓の面積を大型化せねばならなくなって
きたが、ガラス窓の大きさも機械的強度の面からむやみ
に大きくすることも出来ないという問題点がある。
きたが、ガラス窓の大きさも機械的強度の面からむやみ
に大きくすることも出来ないという問題点がある。
この発明は、上記の様な問題点を解決するためになされ
衣もので、大面積のメモリ素子においても、従来と同じ
大きさで、かつバフケージの同じ位置に形成されたガラ
ス窓で上記半導体チップ全面に紫外線を十分照射できる
半導体装置を得ることを目的とする。
衣もので、大面積のメモリ素子においても、従来と同じ
大きさで、かつバフケージの同じ位置に形成されたガラ
ス窓で上記半導体チップ全面に紫外線を十分照射できる
半導体装置を得ることを目的とする。
この発明に係る半導体装置は、キャビティ部をセラミッ
クパッケージの中心より偏心した位置に設け、キャビテ
ィ部内の半導体チップがガラス窓の真下に位置するよう
にしたものである。
クパッケージの中心より偏心した位置に設け、キャビテ
ィ部内の半導体チップがガラス窓の真下に位置するよう
にしたものである。
この発明においては、半導体チップがガラス窓の真下に
位置するため、紫外線がチップ上のメモリ部全面に照射
され、書き込まれた情報が確実に消去され得る。
位置するため、紫外線がチップ上のメモリ部全面に照射
され、書き込まれた情報が確実に消去され得る。
以下、この発明の一実施例を図について説明する。第１
図（ａｌは本発明の一実施例による半導体装置の平面図
、第１図（ｂ）はそのＩｂ−Ｉｂ線断面図を示す。図に
おいて、１〜３，５，７．８は第５図と同一のものであ
り、４．６．９はそれぞれ本実施例のＥＰＲＯＭのセラ
ミックキャップ、セラミックベース、キャビティ部であ
る。ここでガラス窓７はセラミック製キャップ４の中央
部に位置しており、パッケージ内のキャビティ部９はセ
ラミック製キャップ４に形成される凹部とセラミック製
のベース６に形成される凹部とから構成されている。従
来はこのキャビティをパッケージ中央部に形成していた
が、本実施例ではキャビティ部９の中心はターミナルチ
ップ方向に偏心させている。ｒｇちｔ、１−ｔ、１ ’
−Ｌ３なる関係になる様にキャビティ中心をターミナル
チップ方向に偏心させている。但しＬ３は第５図（ａ）
におけるチップ上の斜線部の横幅である。これにより半
導体チップ３のメモリ部が、キャンプ１のガラス窓の真
下に位置することになる。
図（ａｌは本発明の一実施例による半導体装置の平面図
、第１図（ｂ）はそのＩｂ−Ｉｂ線断面図を示す。図に
おいて、１〜３，５，７．８は第５図と同一のものであ
り、４．６．９はそれぞれ本実施例のＥＰＲＯＭのセラ
ミックキャップ、セラミックベース、キャビティ部であ
る。ここでガラス窓７はセラミック製キャップ４の中央
部に位置しており、パッケージ内のキャビティ部９はセ
ラミック製キャップ４に形成される凹部とセラミック製
のベース６に形成される凹部とから構成されている。従
来はこのキャビティをパッケージ中央部に形成していた
が、本実施例ではキャビティ部９の中心はターミナルチ
ップ方向に偏心させている。ｒｇちｔ、１−ｔ、１ ’
−Ｌ３なる関係になる様にキャビティ中心をターミナル
チップ方向に偏心させている。但しＬ３は第５図（ａ）
におけるチップ上の斜線部の横幅である。これにより半
導体チップ３のメモリ部が、キャンプ１のガラス窓の真
下に位置することになる。
このように本実施例ではガラス窓７に対して相対的に偏
在してむ′−た半導体チップ３をガラス窓の真下に位置
するようにしたので、チップの大面積化に伴い、紫外線
透過用ガラス窓の面積を増大したり、ガラス窓を楕円形
にしたりすることなく、従来と全く同じ大きさで、なお
かつ同じ位置に形成された紫外線透過用ガラス窓を用い
て、紫外線が照射されにくかった半導体チップのメモリ
部にも十分紫外線を照射でき、書き込まれた情報を確実
に消去できる。
在してむ′−た半導体チップ３をガラス窓の真下に位置
するようにしたので、チップの大面積化に伴い、紫外線
透過用ガラス窓の面積を増大したり、ガラス窓を楕円形
にしたりすることなく、従来と全く同じ大きさで、なお
かつ同じ位置に形成された紫外線透過用ガラス窓を用い
て、紫外線が照射されにくかった半導体チップのメモリ
部にも十分紫外線を照射でき、書き込まれた情報を確実
に消去できる。
なお、上記実施例ではＥＰＲＯＭの場合について説明し
たが、本発明はＥＦＲＯＭを内蔵するワンチップマイコ
ン等、紫外線透過用ガラス窓を有する他の半導体素子に
も通用でき、この場合も上記実施例と同様の効果を奏す
る。
たが、本発明はＥＦＲＯＭを内蔵するワンチップマイコ
ン等、紫外線透過用ガラス窓を有する他の半導体素子に
も通用でき、この場合も上記実施例と同様の効果を奏す
る。
以上のようにこの発明にかかる半導体装置によれば、キ
ャビティ部をセラミックパッケージの中心より偏心した
位置に設け、キャビティ部内の半形成された紫外線透過
用ガラス窓を用いて半導体チップ上全面に十分紫外線を
照射することができる効果がある。
ャビティ部をセラミックパッケージの中心より偏心した
位置に設け、キャビティ部内の半形成された紫外線透過
用ガラス窓を用いて半導体チップ上全面に十分紫外線を
照射することができる効果がある。
第１図は本発明の一実施例によるＥＰＲＯＭの平面図及
びそのＩｂ−Ｉｂ断面図、第２図は従来のＥＦＲＯＭの
外見斜視図、第３図はそのキャップの平面図、第４図は
従来のＥＦＲＯＭのキャンプを取りはずした状態を示す
平面図、第５図は従来のＥＰＲＯＭの平面図及びそのｖ
ｂ−ｖｂ線線断面面図ある。 図において、１はり−ドピン、２はターミナルチップ、
３は半導体チップ、４はＥＦＲＯＭのキャップ、５は低
融点ガラス、６はＥＦＲＯＭのベース、７はガラス窓、
８は銀ペースト、９はＥＰＲｐＭのキャビティ部である
。 なお図中同一符号は同−又は相当部分を示す。
びそのＩｂ−Ｉｂ断面図、第２図は従来のＥＦＲＯＭの
外見斜視図、第３図はそのキャップの平面図、第４図は
従来のＥＦＲＯＭのキャンプを取りはずした状態を示す
平面図、第５図は従来のＥＰＲＯＭの平面図及びそのｖ
ｂ−ｖｂ線線断面面図ある。 図において、１はり−ドピン、２はターミナルチップ、
３は半導体チップ、４はＥＦＲＯＭのキャップ、５は低
融点ガラス、６はＥＦＲＯＭのベース、７はガラス窓、
８は銀ペースト、９はＥＰＲｐＭのキャビティ部である
。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）セラミックパッケージ内部の半導体チップに光を
取り込むための光透過用ガラス窓を有する半導体装置に
おいて、 上記半導体チップが光透過用ガラス窓の真下に位置する
よう、半導体チップを接着するためのキャビティ部を上
記セラミックパッケージの中心より偏心した位置に設け
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050108A JPS62206859A (ja) | 1986-03-06 | 1986-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61050108A JPS62206859A (ja) | 1986-03-06 | 1986-03-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62206859A true JPS62206859A (ja) | 1987-09-11 |
Family
ID=12849888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61050108A Pending JPS62206859A (ja) | 1986-03-06 | 1986-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62206859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0658933A2 (en) * | 1993-12-16 | 1995-06-21 | Sharp Kabushiki Kaisha | Semiconductor devices and method for manufacturing the same |
-
1986
- 1986-03-06 JP JP61050108A patent/JPS62206859A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0658933A2 (en) * | 1993-12-16 | 1995-06-21 | Sharp Kabushiki Kaisha | Semiconductor devices and method for manufacturing the same |
| EP0658933B1 (en) * | 1993-12-16 | 2001-10-10 | Sharp Kabushiki Kaisha | Method for manufacturing light-emitting semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IT8683629A0 (it) | Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate)alterabile elettricamente con areadi tunnel ridotta e procedimento di fabbricazione. | |
| DE68918880D1 (de) | Elektrisch löschbare nichtflüchtige Halbleiterspeichervorrichtung. | |
| US4805138A (en) | An unerasable eprom cell | |
| US4635165A (en) | Printed-circuit construction with EPROM IC chip mounted thereon | |
| JPS62206859A (ja) | 半導体装置 | |
| JPS6266648A (ja) | 消去可能なプログラマブル・リ−ドオンリメモリ | |
| JPH049381B2 (ja) | ||
| JPS6252945A (ja) | 半導体装置 | |
| JPS62241358A (ja) | ワンタイムプログラム型半導体装置 | |
| JPS6245153A (ja) | 半導体装置 | |
| JPS58218155A (ja) | 半導体装置モジユ−ル | |
| JPS59176165U (ja) | 光半導体装置 | |
| JPH06833Y2 (ja) | 透明樹脂で封止される光半導体装置の高耐湿性リ−ドフレ−ム | |
| JPS6018933A (ja) | 半導体装置 | |
| JPS5939948U (ja) | 半導体装置 | |
| JPS59228748A (ja) | 混成集積回路装置 | |
| JPS6136957A (ja) | 樹脂封止型半導体集積回路 | |
| JP3722086B2 (ja) | 半導体チップ収納ケースおよび半導体装置 | |
| JPS6221250A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPS61172352A (ja) | 半導体パツケ−ジ | |
| JPH01293554A (ja) | 半導体装置 | |
| JPS638135Y2 (ja) | ||
| JPS5989469A (ja) | 半導体記憶装置 | |
| JPS63181451A (ja) | 半導体装置 | |
| JPH02130856A (ja) | 半導体装置用パッケージ |