JPS62198089A - Dimmer - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 技術分野 本発明は、舞台用またはスタジオ用などの調光装置に関
する。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a light control device for use on a stage or in a studio.

背景技術 第６図を参照しで、たとえばシーンＢからシーン八に移
るフェードの途中がらシーンＣに移る７エードが重複す
るという動作が行なわれる場合において、シーンＢがら
シーンＡに移るフェードでレベルが変化するチャンネル
群と、シーンＢからシーンＣに移るフェードでレベルが
変化するチャンネル群とが独立していれば、各チャンネ
ルはシーン八がシーンＣのどちらかのし、ベルに向がっ
て７エードすれば良いけれども、どちらの７エードでも
レベルが変化するチャンネルがある場合の動作が問題に
なる。この場、シーンＡの７エードの途中でシーンＣへ
の７エードが始まると、その時点のレベルがらシーンＣ
のレベルへと７エードするのが自然である。BACKGROUND ART Referring to FIG. 6, for example, when an action is performed in which the fade from scene B to scene 8 overlaps with the 7th fade from scene B to scene C, the level changes during the fade from scene B to scene A. If the channel group that changes and the channel group that changes level with the fade from scene B to scene C are independent, each channel will have scene 8 in either scene C and 7 towards the bell. Although it is fine to use 7 aids, there is a problem with the operation when there is a channel whose level changes in either 7 aids. In this case, if the 7th aid to scene C starts in the middle of the 7th aid of scene A, the level at that point will change to scene C.
It is natural to take 7 aids to the level of .

このようなフェードを行なわせるための先行技術は、第
７図に示されている。この先行技術は、７エードの進行
は時間と共に一定に変わるものとして７エードを開始す
る前に各チャンネルの単位時間のレベルの増分を予め求
めておき、フエーー開始と共に単位時間毎に増分を加算
してゆくというｖｔ戒のものである。A prior art technique for effecting such a fade is shown in FIG. This prior art calculates in advance the increment of the level for each unit time of each channel before starting the 7th aid, assuming that the progression of the 7th aid changes constantly over time, and then adds the increment for each unit time at the start of the 7th aid. It is from the Vt precept of ``to go''.

すなわち、この先行技術に示されるフェード演算部は、
Ａシーンの照明レベルＡｉ　を格納したメモリ１と、Ｂ
シーンの照明レベルＢ１を格納したメモリ２と、フェー
ド時間Ｔを格納したメモリ３と、演算部４と、調光信号
出力Ｏｉ　を保持するメモリ５と、メモリ５からの出力
と演算部４がらの出力とを加算する加算手段６と、この
加算手段６とメモリ５との間に介在される切変えスイッ
チＳＷとから構成される。この切変えスイッチＳＷは、
メモリ５の出力ｏ１の初期値設定時には共通接点ｐ１が
個別接点ｑ２　　と導通し、それ以外のときには共通接
点ｐ１は個別接点ｑ２と導通している。７エード開始前
には、演算部４で（Ａｉ−Ｂｉ）／ｄを演算し、メモリ
５に初期値としてメモリ２のデータＤＩを入れておく。That is, the fade calculation section shown in this prior art is
Memory 1 stores the illumination level Ai of scene A, and memory B
A memory 2 that stores the scene illumination level B1, a memory 3 that stores the fade time T, a calculation unit 4, a memory 5 that holds the dimming signal output Oi, and a memory 5 that stores the output from the memory 5 and the calculation unit 4. It is composed of an adding means 6 for adding the outputs, and a changeover switch SW interposed between the adding means 6 and the memory 5. This changeover switch SW is
When setting the initial value of the output o1 of the memory 5, the common contact p1 is electrically connected to the individual contact q2, and at other times, the common contact p1 is electrically conductive to the individual contact q2. Before the start of the seventh aid, the arithmetic unit 4 calculates (Ai-Bi)/d, and the data DI of the memory 2 is stored in the memory 5 as an initial value.

その後チャンネル毎に演算部４の出力（Ａ　ｉ−Ｂ　ｉ
）／　ｄと、メモリ５の出力Ｏｉを加算手段６で加算し
、その結果を出力Ｏ１としてメモリ５の内容を更新する
。After that, the output of the calculation unit 4 (A i-B i
)/d and the output Oi of the memory 5 are added by the adding means 6, and the contents of the memory 5 are updated by using the result as the output O1.

このような先行技術では、７エード中に行なう演算にｊ
ｌｃ算を含むｖｉ雑な演算がないので高速化しやすいだ
けでなく、前述のように途中から別の７エードに移る場
合、その時点から増分を算出しなおせばよいだけなので
、楽だった。ところが、この先行技術では、フェードの
進行が時間に対して増分を毎回算出しないといけないの
で７二−グーの動きに忠実にす速く応答して出力するこ
とが困難であった。In such prior art, the calculation performed during the 7th aid is
Not only was it easy to speed up because there were no complicated vi operations including lc calculations, but as mentioned above, when moving from the middle to another 7 aid, it was easy because all you had to do was recalculate the increment from that point. However, in this prior art, the increment of the fade progress over time must be calculated each time, so it is difficult to quickly respond and output faithfully to the movement of the 72-goo.

目　　　　的 本発明の目的は、上述の技術的課題を解決し、フェード
を途中からでも新たなフェードを違和感なくスムーズに
並行させることができるようにした調光装置を提供する
ことである。Purpose An object of the present invention is to provide a light control device that solves the above-mentioned technical problems and allows a new fade to be smoothly paralleled even from the middle of a fade without causing any discomfort.

実施例 第１図は、本発明の調光装置１９の基本的構成を示すブ
ロック図である。ＰＩＳ１制御部２０は、操作部２１の
信号に応じて７エードを行なうための元となるデータす
なわち各チャンネルの最初のシーンＢの照明レベルＢｉ
　と、フェード後のシーンＡの照明レベルＡｉと、フェ
ードの進行時Ｆ（０がらスタートして１で７エード終了
）とをそれぞれ第１．第２および第３メモリ２２，２３
．２４に与える。メモリ２２．２３．２４の出力は、フ
ェード演算部２５に入力され、第１式が演算されてその
演算結果Ｏ１が出力される。Embodiment FIG. 1 is a block diagram showing the basic configuration of a light control device 19 of the present invention. The PIS1 control unit 20 generates the original data for performing the 7-aid in response to the signal from the operation unit 21, that is, the illumination level Bi of the first scene B of each channel.
, the illumination level Ai of scene A after the fade, and F when the fade progresses (starts from 0 and finishes 7 aids with 1), respectively. Second and third memories 22, 23
．． Give to 24. The outputs of the memories 22, 23, and 24 are input to the fade calculation section 25, where the first equation is calculated and the calculation result O1 is output.

Ｏｉ＝　Ｂ　ｉ＋　Ｆ　（Ａ　ｉ−Ｂ　ｉ）　　　　　
　・・・（１）制御部２０は、この演算をチャンネル毎
に順番に行なわせ、調光ユニツ）ｕｌ〜ｕｎに調光信号
を出力する調光信号出力２６に出力する。調光信号出力
２６は、前記演算結果○ｉを保持する。Oi=B i+F (A i-B i)
(1) The control unit 20 performs this calculation in order for each channel, and outputs it to the dimming signal output 26 which outputs the dimming signal to the dimming units (ul to un). The dimming signal output 26 holds the calculation result ○i.

フェードの途中から新たなフェードを行なう場合は、切
換え回路２７の共通接点ｐ１を個別接点ｑ１と導通させ
、その時点の出力Ｏ１をメモリ２３に格納し、メモリ２
２に新たなシーンＣのレベルＣｉ　を格納し、メモリ２
４にフエード進行時の初期値を格納する。こうすること
によってシーンＢからシーンＡへの７エードの途中の状
態を出発シーンとして、シーンＣへの７エードがｆｊＳ
２制御部２８の制御のもとに行なわれる。When performing a new fade from the middle of a fade, the common contact p1 of the switching circuit 27 is connected to the individual contact q1, the output O1 at that point is stored in the memory 23, and the output O1 at that point is stored in the memory 23.
The level Ci of the new scene C is stored in memory 2.
4 stores the initial value when the fade progresses. By doing this, the state in the middle of the 7th aid from scene B to scene A is taken as the starting scene, and the 7th aid to scene C becomes fjS.
This is carried out under the control of the second control section 28.

第２図は、第１図におけるフエード演算部２５に関連し
た具体的構成を示すブロック図である。FIG. 2 is a block diagram showing a specific configuration related to the fade calculation section 25 in FIG. 1.

第１制御部２０からのアドレス信号は、アドレス出力端
子ＡＤから切換回路５０．５１．５２を介して、メモリ
２２，２３．２６ａの各アドレス入力端子ＡＤに与えら
れる。また第１制御部２０の前記アドレスの上位ビット
は、デコーダ５３に与えられ、またｍｉ制御部２０から
書込み制御信号が出力端子ＳＴからデコーダ５３に与え
られ、デコーダ５３では前記アドレスの上位ビットと書
込み制御信号とを併せてデコードし、デコーダ５３から
の出力は第１、第２、第３メモリ２２．２３．２４の書
込み制御入力端子ＷＥにそれぞれ与えられるとともに、
またメモリ２６ａの読出し端子ＯＥに与えられる。また
第１制御部２０からの調光データは、第１制御部２０の
データ出力端子ＡＤから第１．　Ｐｔ５２および第３メ
モリ２２，２３．２４のデータが入力端子ＤＩにそれぞ
れ与えられるとともに、メモリ２６ａの入力端子ＤＯに
与えられる。The address signal from the first control unit 20 is applied from the address output terminal AD to each address input terminal AD of the memories 22, 23, 26a via the switching circuits 50, 51, 52. Further, the upper bits of the address of the first control section 20 are given to the decoder 53, and a write control signal from the mi control section 20 is given to the decoder 53 from the output terminal ST. The output from the decoder 53 is given to the write control input terminals WE of the first, second, and third memories 22, 23, and 24, respectively.
It is also applied to the read terminal OE of the memory 26a. Further, the dimming data from the first control section 20 is transmitted from the data output terminal AD of the first control section 20 to the first. The data of Pt52 and third memories 22, 23, and 24 are respectively applied to input terminal DI, and also applied to input terminal DO of memory 26a.

切換回路ｓｏ、ｓｉの各共通接点ｐ１は、個別接点ｑ２
　と導通しているときにはＡシーンのレベルデータＡｉ
　をメモリ２２に、またＢシーンのレベルデータＢｉ　
をメモリ２３に書込む。またフエード進行値として零を
メモリ２４に書込む。その後切換回路５０．５１．５２
の共通接点ｐ１と個別接点ｑ１とが導通し、これによっ
て制御部２７の出力がメモリ２２，２３．２６ｍのアド
レス入力端子ＡＤに与えられる。制御部２８の出力は、
次々とチャンネルを指定する信号として変化し、それに
つれてチャンネル毎の７エード演算結果Ｏｉが出力され
、同時にメモリ２６ａにデータ入力ＤＩとして与えられ
、かつ書込み制御入力信号ＷＥが与えられるため、メモ
リ２６ａにＯｉが格納される。このようにしてチャンネ
ル毎に繰返し演算が行なわれるが、７エードの進行が進
むに従って、制御部２０はメモリ２４を書換えるため、
出力Ｏｉは次々と変化する。Each common contact p1 of the switching circuits so and si is an individual contact q2
When there is continuity with A scene level data Ai
into the memory 22, and the level data Bi of scene B
is written into the memory 23. Also, zero is written into the memory 24 as a fade progress value. Then switching circuit 50.51.52
The common contact p1 and the individual contact q1 are electrically connected, so that the output of the control section 27 is applied to the address input terminal AD of the memories 22, 23.26m. The output of the control unit 28 is
The signal designating the channels changes one after another, and accordingly, the 7-ade operation result Oi for each channel is output.At the same time, it is applied to the memory 26a as the data input DI, and the write control input signal WE is applied to the memory 26a. Oi is stored. In this way, the calculation is repeated for each channel, but as the 7th aid progresses, the control unit 20 rewrites the memory 24.
The output Oi changes one after another.

７エードの途中から別のＣシーンに移る場合、切換回路
５０〜５２の共通接点ｐ１と個別接点ｑ１とが導通して
いるとき、調光出力部２６からＯｉを読み、それをメモ
リ２３に書込み、ＣシーンのレベルＣｉ　をメモリ２２
に書込み、フェード進行値として再び零から初めて変化
させる。When moving to another C scene from the middle of 7-ade, when the common contact p1 and individual contact q1 of the switching circuits 50 to 52 are electrically connected, Oi is read from the dimming output section 26 and written to the memory 23. , the level Ci of the C scene is stored in the memory 22
, and change it from zero again for the first time as a fade progress value.

Ｐｔ５３図は、メモリ２４および制御部２７の他の実施
例の構成を示すブロック図である。メモリ２４は、ジ−
トノエネレータから成り、カウンタ３０と、このカウン
タ３０にクロックイ君号を与える発振器３１と、カウン
タ３０の計数出力とフエード時間入力信号りとを比較す
る比較回路３２とを含む。比較°回路３２で、カウンタ
３０の出力とフエード時間入力信号りとが一致したとき
には、カウンタ回路２８ａにハイレベルの信号を導出す
るととも１こカウンタ３０をリセットする。FIG. Pt53 is a block diagram showing the configuration of another embodiment of the memory 24 and the control unit 27. The memory 24 is
It consists of a counter 30, an oscillator 31 that provides a clock signal to the counter 30, and a comparison circuit 32 that compares the count output of the counter 30 with a fade time input signal. In the comparison circuit 32, when the output of the counter 30 and the fade time input signal coincide, a high level signal is derived to the counter circuit 28a and the counter 30 is reset by one.

このようにして、比較回路３２の出力は、Ｔの値に比例
した周期となる。このジ−トノエネレータ２４の出力パ
ルスが、カウンタ回路２８ａのＡＮＤデート３３を介し
てカウンタ３４に与えられると、カウンタ３４が計数動
作を行ない、その出力が上限値になったところで、ＮＡ
ＮＤデート３５がそのことを検出してカウンタ３４への
クロックを禁止する。フェードを開始するときは、カウ
ンタ３４へのリセット信号ＳＴをあたえるとともに、フ
ェード時間データＴをあたえる。こうすることによって
カウンタ３４の出力Ｆは零から上限まで時間Ｔで直線的
に変化する。In this way, the output of the comparison circuit 32 has a period proportional to the value of T. When the output pulse of this generator 24 is given to the counter 34 via the AND date 33 of the counter circuit 28a, the counter 34 performs a counting operation, and when the output reaches the upper limit value, the NA
ND date 35 detects this and inhibits the clock to counter 34. When starting a fade, a reset signal ST is applied to the counter 34, and fade time data T is also applied. By doing this, the output F of the counter 34 changes linearly over time T from zero to the upper limit.

この回路においてＦが上限に行きついていない途中で、
新たにフエード時間データＴとリセット信号ＳＴをあた
えることによって、フェード途中からでも新たなフェー
ドを異和感なく、スムーズに並行させることができる。In this circuit, while F has not reached the upper limit,
By newly applying the fade time data T and the reset signal ST, it is possible to smoothly perform a new fade even in the middle of a fade without any discomfort.

第４図はフェード演算部２５の他の実施例の構成を示す
ブロック図である。この実施例では、メモリ２６ａが不
要になり、構成が簡単になっている。この実施例では、
出力Ｏｉ　を制御部２０が読むのにアドレスをメモリ２
２とメモリ２３に与え、それらからの出力Δｉ、Ｂｉお
よびその時点のフエード進行値Ｆとで演算されたフエー
ド演算回路出力をそのままバッファ６０を通して読み込
むようにしている。FIG. 4 is a block diagram showing the configuration of another embodiment of the fade calculation section 25. In this embodiment, the memory 26a is not required and the configuration is simplified. In this example,
When the control unit 20 reads the output Oi, the address is stored in the memory 2.
2 and the memory 23, and the fade calculation circuit output calculated using the outputs Δi and Bi from these and the fade progress value F at that time is read through the buffer 60 as it is.

第５図はフエード演算部２５のさらに他の実施例の構成
を示すブロック図である。この実施例では、第２図示の
実施例と同様に出力Ｏｉ　を常に別のメモリ２３ａに書
き込んでおくのであるが、この場合は次の７エードに切
換える場合にそのデータをメモリ２３に移し換えずに、
メモリ２３，２３ａを切換えて使うというものである。FIG. 5 is a block diagram showing the configuration of still another embodiment of the fade calculation section 25. In this embodiment, the output Oi is always written in another memory 23a as in the embodiment shown in the second figure, but in this case, the data is not transferred to the memory 23 when switching to the next 7 aids. To,
The memories 23 and 23a are used selectively.

最初に切換回路７１〜７３は、その共通接点ｐ１　　が
個別接点ｑ１　と導通していて、メモリ２２，２３．２
４によって演算された結・果がメモリ２３ａに書込まれ
るように構成さ代ている。フェードを切換える場合は新
たなシーンのデータＣをメモリ２２にセットし、フエー
ド進行値を零にもどすと同時に切換回路７１〜７３を共
通接点ｐ１が個別接点ｑ２と導通ずるように切換える。Initially, the switching circuits 71 to 73 have their common contact p1 electrically connected to the individual contact q1, and the memories 22, 23.2
The configuration is such that the result calculated by step 4 is written into the memory 23a. When switching the fade, data C of a new scene is set in the memory 22, the fade progress value is returned to zero, and at the same time the switching circuits 71 to 73 are switched so that the common contact p1 is brought into conduction with the individual contact q2.

これによって、今まで出力されていたレベルＢからレベ
ルＣ１へと７二−ドする演算が行われ、今後はメモリ２
３に出力が書込まれることになる。このようにメモリ２
３゜２３ａを次々と交代して使うのである。As a result, a 7-second operation is performed from level B, which has been output until now, to level C1, and from now on, memory 2
The output will be written to 3. Memory 2 like this
3°23a are used in turn one after another.

効　　果 以上のように本発明によれば、簡単な回路構成で、レベ
ルが変化するチャンネル群が独立してなくても複数シー
ンを次々とオーバーラツプしてフェードインさせること
ができる。また時間によって一定変化の７エードに限ら
ず、手動による任意フェードの場合にも応答速度を損な
わずに実現でさる。Effects As described above, according to the present invention, a plurality of scenes can be overlapped and faded in one after another with a simple circuit configuration even if the channel groups whose levels change are not independent. In addition, it is not limited to 7 fades that change constantly over time, but can also be realized manually with arbitrary fades without sacrificing response speed.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は、本発明の調光装置１９の基本的構成を示すブ
ロック図、第２図は第１図におけるフェード演算部２５
に関連した具体的構成を示すブロック図、第３図はメモ
リ２４お上り制御部２７の他の実施例の構成を示すブロ
ック図、第４図はフエード演算部２５の他の実施例の構
成を示すブロック図、＠Ｓ図はフエード演算部２５のさ
らに他の実施例の構成を示すブロック図、第６図は７エ
ードの途中で新たなフェードを行なったときのレベル変
化を示すグラフ、第７図は先行技術の構成を示すブロッ
ク図である。 １９・・・調光装置、２０・・・第１制御部、２１・・
・操作部、２２・・・第１ノ鷺す、２３・・・第２メモ
リ、２４．２６ａ−メモリ、２５−７　ニード演ｔＸ、
部、２６・・・調光信号出力部、２８・・・ｍ２制御部
、５０，５１．５２，７１．７２．７３・・・切換回路
、５３・・・デコーダ、６０・・・バッファ、ｕ１〜ｕ
ｎ・・・調光ユニット代理人　　弁理士　回教　圭一部 第　７　図 第６　図 ］１信− 手続補正書 昭和６２年■ｎ月２３日FIG. 1 is a block diagram showing the basic configuration of the light control device 19 of the present invention, and FIG. 2 is a block diagram showing the fade calculation unit 25 in FIG.
FIG. 3 is a block diagram showing the structure of another embodiment of the memory 24 and rise control section 27, and FIG. 4 shows the structure of another embodiment of the fade calculation section 25. The block diagram shown in FIG. The figure is a block diagram showing the configuration of the prior art. 19... Light control device, 20... First control section, 21...
・Operation unit, 22...1st Nosagisu, 23...2nd memory, 24.26a-memory, 25-7 Need performance tX,
Section, 26... Dimming signal output section, 28... m2 control section, 50, 51.52, 71.72.73... Switching circuit, 53... Decoder, 60... Buffer, u1 ~u
n... Dimming unit agent Patent attorney Keiichi Part 7 Figure 6] 1 letter - Procedural amendment 1988 ■N Month 23

Claims (1)

【特許請求の範囲】 各チャンネルに含まれる複数の調光ユニットの複数の場
面の照明レベルを決定するレベル設定手段と、場面間の
照明レベルの変化の信号を決定するフエード操作手段と
を有する操作部と、 操作部からの調光データに基づき、照明負荷のチャンネ
ル毎の現在の照明レベルと、クロスフエーダ終了後の照
明レベルとチャンネル毎のフエード進行データとを設定
する第１制御部と、 現在の照明レベルを各チャンネルに対応したアドレスに
ストアする第１メモリと、 クロスフエード終了後の照明レベルを各チャンネルに対
応したアドレスにストアする第２メモリと、 チャンネル毎のフエード進行データを保持する手段と、 第１および第２メモリならびに前記フエード進行データ
保持手段から読出されたチャンネル毎の現在の照明レベ
ルおよびクロスフエード終了後の照明レベルならびにチ
ャンネル毎のフエード進行データによりフエードの演算
を行ない、演算結果である各チャンネル毎の調光出力レ
ベルを出力する演算部と、 演算部からの調光出力レベルに基づいて各チャンネル毎
の調光ユニットにその出力レベルを制御する調光信号を
出力する調光信号出力部と、前記第１および第２メモリ
のアドレスを指定するチャンネル選択信号と、そのチャ
ンネルに含まれる調光ユニットに関連するデータの書込
み信号とを同時に出力し、第１および第２メモリのデー
タの読出し、およびそのデータによるフエード演算を同
時に行ない、その結果の調光出力レベルを調光信号出力
部へ入力するように制御する第２制御部を含み、 前記フエード進行中において、フエード演算部からの出
力を選択的に第１メモリにフィードバックして第１メモ
リの内容を書き変えることを特徴とする調光装置。[Claims] An operation comprising: level setting means for determining illumination levels of a plurality of scenes of a plurality of dimming units included in each channel; and fade operation means for determining a signal of a change in illumination level between scenes. a first control unit that sets the current illumination level for each channel of the lighting load, the illumination level after the end of the cross fader, and the fade progress data for each channel based on the dimming data from the operation unit; a first memory for storing the lighting level at an address corresponding to each channel; a second memory for storing the lighting level after completion of the crossfade at an address corresponding to each channel; means for holding fade progress data for each channel; A fade calculation is performed using the current illumination level for each channel, the illumination level after the end of cross-fade, and the fade progress data for each channel read from the first and second memories and the fade progress data holding means, and each A calculation section that outputs a dimming output level for each channel; and a dimming signal output section that outputs a dimming signal to control the output level to the dimming unit for each channel based on the dimming output level from the computing section. and simultaneously outputting a channel selection signal specifying addresses of the first and second memories and a write signal of data related to the dimming unit included in the channel, and reading data of the first and second memories. , and a second control unit configured to simultaneously perform a fade calculation based on the data and input the resulting dimming output level to the dimming signal output unit, while the fade is in progress, the output from the fade calculation unit A light control device characterized in that the content of the first memory is rewritten by selectively feeding it back to the first memory.