JPS62191908A - 電子回路用消費電力低減回路 - Google Patents
電子回路用消費電力低減回路Info
- Publication number
- JPS62191908A JPS62191908A JP61034179A JP3417986A JPS62191908A JP S62191908 A JPS62191908 A JP S62191908A JP 61034179 A JP61034179 A JP 61034179A JP 3417986 A JP3417986 A JP 3417986A JP S62191908 A JPS62191908 A JP S62191908A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- variable speed
- power consumption
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009467 reduction Effects 0.000 claims description 9
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子制御手段等の電子回路の平均消費電力の低
減を図った電子回路用消費電力低減回路に関する。
減を図った電子回路用消費電力低減回路に関する。
消費電力の低減を図る従来の電子回路として、例えば、
第４図に示すものがある。この電子回路は電源（＋５ｖ
）供給用のＶｃｃ端子、定クロック信号が印加されるＣ
ＬＫ端子および割込信号が入力されるＩＮＴ端子等を有
する０ＭＯ３等によるマイクロプロセッサ４０を有し、
その動作モードとしてアクティブモードとスリーブモー
ドを備えており、スリーブモードを選択したときに平均
消費電力が低減されるようになっている（その具体例と
して、例えば、日立マイクロコンピュータデータブック
、８ビツト・１６ビツトマルチチツプ、昭和５９年９月
刊■日立製作所発行、第１０１頁に記載されている）。
第４図に示すものがある。この電子回路は電源（＋５ｖ
）供給用のＶｃｃ端子、定クロック信号が印加されるＣ
ＬＫ端子および割込信号が入力されるＩＮＴ端子等を有
する０ＭＯ３等によるマイクロプロセッサ４０を有し、
その動作モードとしてアクティブモードとスリーブモー
ドを備えており、スリーブモードを選択したときに平均
消費電力が低減されるようになっている（その具体例と
して、例えば、日立マイクロコンピュータデータブック
、８ビツト・１６ビツトマルチチツプ、昭和５９年９月
刊■日立製作所発行、第１０１頁に記載されている）。
以上の構成において、マイクロプロセッサ４０は、通常
の状態であるアクティブモードと消費電力が低減される
スリーブモードのいずれかの状態にある。アクティブモ
ードにあるときにスリーブ命令を実行するとスリーブモ
ードへ移行する。また、スリーブモードのときに割込入
力（［ＮＴ端子に印加される）があると、アクティブモ
ードへ移行する。スリーブモードの状態では、平均消費
電力がアクティブモード時の数分の１に低減されるが、
割込み受付は以外の機能は停止している。このようなス
リーブモードは、電源が電池の場合等のように供給可能
な電力量が限定されている場合に有効となる。このよう
な必要性のある機器としては、ハンドベルトコンピュー
タ、ハンドベルトプリンタプロッタ等がある。
の状態であるアクティブモードと消費電力が低減される
スリーブモードのいずれかの状態にある。アクティブモ
ードにあるときにスリーブ命令を実行するとスリーブモ
ードへ移行する。また、スリーブモードのときに割込入
力（［ＮＴ端子に印加される）があると、アクティブモ
ードへ移行する。スリーブモードの状態では、平均消費
電力がアクティブモード時の数分の１に低減されるが、
割込み受付は以外の機能は停止している。このようなス
リーブモードは、電源が電池の場合等のように供給可能
な電力量が限定されている場合に有効となる。このよう
な必要性のある機器としては、ハンドベルトコンピュー
タ、ハンドベルトプリンタプロッタ等がある。
第４図に示すマイクロプロセッサ４０をプリンタプロッ
タに用いる場合、定速のクロック信号が、ＣＬＫ端子お
よびマイクロプロセッサ４０に接続される周辺回路４１
（例えば、メモリ、入出力装置）に印加されている。
タに用いる場合、定速のクロック信号が、ＣＬＫ端子お
よびマイクロプロセッサ４０に接続される周辺回路４１
（例えば、メモリ、入出力装置）に印加されている。
プリンタプロッタに対し、外部からデータ、用紙送りコ
マンド等の入力があると、マイクロプロセッサ４０はプ
リントプロット、用紙送り等を実行する（これらの処理
は高速を必要とする）。一方、外部からの人力が無い場
合、マイクロプロセッサ４０は、外部からの入力の存無
、用紙詰まり等の異常を検知するための諸センサをポー
リングするための処理を実行する。これは前述の処理が
高速を要するのに対し、低速度でよい。
マンド等の入力があると、マイクロプロセッサ４０はプ
リントプロット、用紙送り等を実行する（これらの処理
は高速を必要とする）。一方、外部からの人力が無い場
合、マイクロプロセッサ４０は、外部からの入力の存無
、用紙詰まり等の異常を検知するための諸センサをポー
リングするための処理を実行する。これは前述の処理が
高速を要するのに対し、低速度でよい。
そこでマイクロプロセッサ４０は、所定時間ごとに単期
間だけアクティブモードにし、その他の期間（これが殆
どを占める）をスリーブモードとすることによって、平
均消費電力の低減を図ることができる。スリーブモード
からアクティブモードにするためには、割込信号が必要
であるが、インターバルタイマにより定期的に割込信号
を発生させるか、或いは外部からの指令、諸センサの異
常出力の○Ｒ出力等を用いることにより実現できる。
間だけアクティブモードにし、その他の期間（これが殆
どを占める）をスリーブモードとすることによって、平
均消費電力の低減を図ることができる。スリーブモード
からアクティブモードにするためには、割込信号が必要
であるが、インターバルタイマにより定期的に割込信号
を発生させるか、或いは外部からの指令、諸センサの異
常出力の○Ｒ出力等を用いることにより実現できる。
しかし、従来の消費電力低減手段にあっては、スリーブ
モードにおいても定速クロックを用いているため、平均
消費電力の低減に限界が生じるという不都合がある。
モードにおいても定速クロックを用いているため、平均
消費電力の低減に限界が生じるという不都合がある。
また、モード変更のために割込みを用いているため、貴
重な割込み端子の１つをモード切換え専用とせねばなら
ないばかりか、周辺回路にあっては、アクティブモード
へ移行すべき要因を１本の信号線にまとめるための各種
回路を設けねばならない不都合がある。
重な割込み端子の１つをモード切換え専用とせねばなら
ないばかりか、周辺回路にあっては、アクティブモード
へ移行すべき要因を１本の信号線にまとめるための各種
回路を設けねばならない不都合がある。
本発明は上記に鑑みてなされたものであり、平均消費電
力を限界まで低減できるようにするため、クロック速度
を変化させて動作速度を変えられるようにした電子回路
用消費電力低減回路を提供するものである。
力を限界まで低減できるようにするため、クロック速度
を変化させて動作速度を変えられるようにした電子回路
用消費電力低減回路を提供するものである。
本発明の電子回路用消費電力低減回路によれば、例えば
、低処理負荷時にクロック速度を下げることによって動
作速度を遅くさせ、平均消費電力を従来より更に低減す
る。
、低処理負荷時にクロック速度を下げることによって動
作速度を遅くさせ、平均消費電力を従来より更に低減す
る。
以下、本発明による電子回路用消費電力低減回路を詳細
に説明する。
に説明する。
第１図は本発明の一実施例を示し、可変速のクロック信
号２を発生する可変速クロック発生部１と、可変速クロ
ック２に同期して予め設定されたプログラムに従って可
変速クロック発生部１を制御するためのクロック速度制
御信号４を可変速クロック発生部１へ出力するＣＭＯ３
等の素子を用いて構成される制御部３より構成される。
号２を発生する可変速クロック発生部１と、可変速クロ
ック２に同期して予め設定されたプログラムに従って可
変速クロック発生部１を制御するためのクロック速度制
御信号４を可変速クロック発生部１へ出力するＣＭＯ３
等の素子を用いて構成される制御部３より構成される。
以上の構成において、制御部３の内部にクロック速度変
更の要求が出されると、制御部３は要求に応じたクロッ
ク速度制御信号４を可変速度クロック発生部１に出力す
る。可変速クロック発生部１は制御信号４に基づいて可
変速クロック信号２を発生する。
更の要求が出されると、制御部３は要求に応じたクロッ
ク速度制御信号４を可変速度クロック発生部１に出力す
る。可変速クロック発生部１は制御信号４に基づいて可
変速クロック信号２を発生する。
第２図は第１図の実施例の詳細を示し、可変速クロック
発生部１は、制御部３より与えられるデータおよびコマ
ンドに応じた周期指定データ６を発生する周期レジスタ
５と、周期指定データ６および定クロック信号９等に基
づいてリップルキャリー出力信号を発生するダウンカウ
ンタ７と、定クロック９を発生する定クロック発振器８
と、リップルキャリー出力信号１０に基づいて可変速ク
ロック信号２を発生するＴ型フリップフロップ１１より
構成される。
発生部１は、制御部３より与えられるデータおよびコマ
ンドに応じた周期指定データ６を発生する周期レジスタ
５と、周期指定データ６および定クロック信号９等に基
づいてリップルキャリー出力信号を発生するダウンカウ
ンタ７と、定クロック９を発生する定クロック発振器８
と、リップルキャリー出力信号１０に基づいて可変速ク
ロック信号２を発生するＴ型フリップフロップ１１より
構成される。
また、制御部３は、可変速クロック信号２に基いて書込
データ１３、書込アドレス１５および書込コマンド１６
を出力するマイクロプロセッサ１２と、書込アドレス１
５および書込コマンド１６に基いて周期レジスタ５に対
する書込コマンド１７を出力するアドレスデコーダ１４
より構成される。
データ１３、書込アドレス１５および書込コマンド１６
を出力するマイクロプロセッサ１２と、書込アドレス１
５および書込コマンド１６に基いて周期レジスタ５に対
する書込コマンド１７を出力するアドレスデコーダ１４
より構成される。
第２図の構成において、周期レジスタ５から周期指定デ
ークロが出力され、ダウンカウンタ７にデータとして入
力される。
ークロが出力され、ダウンカウンタ７にデータとして入
力される。
ダウンカランタフには定クロック信号９が入力されてお
り、両人力に基づいてリップルキャリー出力信号１０を
発生する。このリップルキャリー出力信号１０はフリッ
プフロップ１１のＣＬＫ端子に入力されると共に、ダウ
ンカウンタ７のＬＯＡＤ端子に入力される。
り、両人力に基づいてリップルキャリー出力信号１０を
発生する。このリップルキャリー出力信号１０はフリッ
プフロップ１１のＣＬＫ端子に入力されると共に、ダウ
ンカウンタ７のＬＯＡＤ端子に入力される。
フリップフロップ１１のＱ端子には、可変速クロック信
号２が出力され、マイクロプロセッサ１２のＣＬＫ端子
にクロックとして入力される。
号２が出力され、マイクロプロセッサ１２のＣＬＫ端子
にクロックとして入力される。
マイクロプロセッサ１２は、可変速クロック信号２に同
期してメモリに格納されているプログラムに従った動作
をする。マイクロプロセッサ１２は、周期レジスタ５に
書込みを行う際、アドレスデコーダ１４に対し書込みア
ドレス１５およびコマンド１６を出力する。
期してメモリに格納されているプログラムに従った動作
をする。マイクロプロセッサ１２は、周期レジスタ５に
書込みを行う際、アドレスデコーダ１４に対し書込みア
ドレス１５およびコマンド１６を出力する。
アドレスデコーダ１４は書込みコマンド１７を周期レジ
スタ５に対し、クロックとして出力する。このコマンド
１７が入力されたことをもって、周期レジスタ５は書込
みデータ１３をラッチする。ラッチされたデータ値は、
ダウンカウンタ７がりソプルキャリー信号１０を出力す
るごとにダウンカウンタフヘロードされる。ダウンカウ
ンタ７より出力されたリップルキャリー出力信号１０は
、定クロック信号９を書込データ１３で割った値である
。この信号１０はフリップフロップ１１によって２分周
されたのち、可変速クロック信号２としてマイクロプロ
セッサ１２に出力される。このように、ダウンカウンタ
７のカウント数を変えてクロックの周期を変え、クロッ
ク速度を変更する。
スタ５に対し、クロックとして出力する。このコマンド
１７が入力されたことをもって、周期レジスタ５は書込
みデータ１３をラッチする。ラッチされたデータ値は、
ダウンカウンタ７がりソプルキャリー信号１０を出力す
るごとにダウンカウンタフヘロードされる。ダウンカウ
ンタ７より出力されたリップルキャリー出力信号１０は
、定クロック信号９を書込データ１３で割った値である
。この信号１０はフリップフロップ１１によって２分周
されたのち、可変速クロック信号２としてマイクロプロ
セッサ１２に出力される。このように、ダウンカウンタ
７のカウント数を変えてクロックの周期を変え、クロッ
ク速度を変更する。
第３図は本発明の実施例を示し、クロック選択信号２１
を発生するアンプダウン（Ｕ／Ｄ）カウンタ２０と、各
々異なる速度の定クロック信号２３ａ、２３ｂを発生す
る定クロック発振器２１ａ、２１ｂ、２１ｃと、クロッ
ク選択信号２１に基づいて定クロック信号２３ａ〜２３
Ｃの１つを選択して可変クロック信号２として出力する
マルチプレクサ２４とにより可変速クロック発生部１が
構成される。
を発生するアンプダウン（Ｕ／Ｄ）カウンタ２０と、各
々異なる速度の定クロック信号２３ａ、２３ｂを発生す
る定クロック発振器２１ａ、２１ｂ、２１ｃと、クロッ
ク選択信号２１に基づいて定クロック信号２３ａ〜２３
Ｃの１つを選択して可変クロック信号２として出力する
マルチプレクサ２４とにより可変速クロック発生部１が
構成される。
また、制御部３は、ＲＯＭ２７と共にステートマシンを
形成し、可変速クロック信号２をクロックとしてＲＯＭ
ネクストアドレス２６を発生すると共にＲＯＭリードデ
ータ２８に基いてアップダウンクロック信号２６および
アップダウン指定信号２７を出力する状態レジスタ２５
と、ＲＯＭネタストアドレス２６に対応するＲＯＭリー
ドデータ２８を出力するＲＯＭ２７より構成される。
形成し、可変速クロック信号２をクロックとしてＲＯＭ
ネクストアドレス２６を発生すると共にＲＯＭリードデ
ータ２８に基いてアップダウンクロック信号２６および
アップダウン指定信号２７を出力する状態レジスタ２５
と、ＲＯＭネタストアドレス２６に対応するＲＯＭリー
ドデータ２８を出力するＲＯＭ２７より構成される。
第３図の構成において、状態レジスタ２５より出力され
るＲＯＭネクストアドレス２６に基づいて、対応するり
−ドデータ２８がＲＯＭ２７より出力される。このリー
ドデータ２８によってＵ／Ｄカウンタ２０に対するアッ
プまたはダウンを指定するアップダウン１旨定信号２７
を出力する。Ｕ／Ｄカウンタ２０はアップダウン指定信
号２７に基づいて定クロック信号を現在値よりアンプ又
はダウンするためのクロック選択信号２１をマルチプレ
クサ２４へ出力する。マルチプレクサ２４は選択信号２
１に基づいて定クロック２３ａ〜２３ｃの１つを選択し
、これを可変速クロック信号として、制御部３へ出力す
る。
るＲＯＭネクストアドレス２６に基づいて、対応するり
−ドデータ２８がＲＯＭ２７より出力される。このリー
ドデータ２８によってＵ／Ｄカウンタ２０に対するアッ
プまたはダウンを指定するアップダウン１旨定信号２７
を出力する。Ｕ／Ｄカウンタ２０はアップダウン指定信
号２７に基づいて定クロック信号を現在値よりアンプ又
はダウンするためのクロック選択信号２１をマルチプレ
クサ２４へ出力する。マルチプレクサ２４は選択信号２
１に基づいて定クロック２３ａ〜２３ｃの１つを選択し
、これを可変速クロック信号として、制御部３へ出力す
る。
尚、以上の実施例おいては、ＣＭＯ３を用いるものとし
たが、これに限らず、ＮＭＯ３、ＴＴＬ等を用いること
ができる。
たが、これに限らず、ＮＭＯ３、ＴＴＬ等を用いること
ができる。
また、制御部に入力される可変速クロック信号２は１本
の場合を示したが、例えば、２本にして２相クロツクと
することもできる。
の場合を示したが、例えば、２本にして２相クロツクと
することもできる。
更に、クロック速度は、環境温度、電源電圧変動、外部
からのノイズレベル変動、適用される装置の個々のばら
つき、経時変化等に応じて、正常動作が保証される限度
まで遅らせることが可能である。
からのノイズレベル変動、適用される装置の個々のばら
つき、経時変化等に応じて、正常動作が保証される限度
まで遅らせることが可能である。
以上説明した通り、本発明の電子回路用消費電力低減回
路によれば、クロック速度を変えられるようにしたため
、平均消費電力を著しく低減させることができる。特に
、制御部をＣＭＯ３回路によって構成した場合に顕著な
効果が得られる。また、マイクロプロセッサに適用する
ことによって、処理状況等に応じたクロック制御を行う
ことができる。
路によれば、クロック速度を変えられるようにしたため
、平均消費電力を著しく低減させることができる。特に
、制御部をＣＭＯ３回路によって構成した場合に顕著な
効果が得られる。また、マイクロプロセッサに適用する
ことによって、処理状況等に応じたクロック制御を行う
ことができる。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の具体的実施例を示す詳細ブロック図、第３図は
本発明の他の具体的実施例を示す詳細ブロック図、第４
図は従来の消費電力低減手段を備えた回路の一例を示す
回路図。 符号の説明
本発明の具体的実施例を示す詳細ブロック図、第３図は
本発明の他の具体的実施例を示す詳細ブロック図、第４
図は従来の消費電力低減手段を備えた回路の一例を示す
回路図。 符号の説明
Claims (1)
- 【特許請求の範囲】 クロック信号に同期して動作し、かつ、ク ロック速度を低下させる制御信号を出力する制御部と、 該制御部の制御信号を入力して速度の低下 したクロック信号を発生する可変速クロック発生部を備
えたことを特徴とする電子回路用消費電力低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034179A JPS62191908A (ja) | 1986-02-19 | 1986-02-19 | 電子回路用消費電力低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034179A JPS62191908A (ja) | 1986-02-19 | 1986-02-19 | 電子回路用消費電力低減回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62191908A true JPS62191908A (ja) | 1987-08-22 |
Family
ID=12406980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034179A Pending JPS62191908A (ja) | 1986-02-19 | 1986-02-19 | 電子回路用消費電力低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62191908A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120347B2 (en) | 2004-01-27 | 2006-10-10 | Corning Cable Systems Llc | Multi-port optical connection terminal |
-
1986
- 1986-02-19 JP JP61034179A patent/JPS62191908A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120347B2 (en) | 2004-01-27 | 2006-10-10 | Corning Cable Systems Llc | Multi-port optical connection terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652536A (en) | Non-glitch clock switching circuit | |
| EP0242010B1 (en) | Clock circuit for a data processor | |
| US5261082A (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| US6026498A (en) | Clock signal generator circuit using a logical result of an output of a computer and a source clock to generate plurality of clock signals | |
| US4641044A (en) | Clock generator with reset and initialization circuitry | |
| US5625311A (en) | System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed | |
| JPS63282511A (ja) | マイクロコンピュ−タのクロック生成回路 | |
| EP0316943B1 (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| JPS62191908A (ja) | 電子回路用消費電力低減回路 | |
| JPH10149237A (ja) | 半導体回路 | |
| JPH10208485A (ja) | 同期型半導体装置の内部クロック発生回路 | |
| US7171577B2 (en) | Methods and apparatus for a system clock divider | |
| EP0633518A1 (en) | Circuit for generating modular clocking signals | |
| JPH0792792B2 (ja) | デ−タ処理装置 | |
| JPH0224712A (ja) | データ処理回路 | |
| JPH11305887A (ja) | マイクロコントローラの制御方法及びマイクロコントローラ | |
| JPH08249227A (ja) | データ処理装置および電子装置の制御方法 | |
| JPH05259825A (ja) | クロック発生回路 | |
| JP2626125B2 (ja) | マイクロコンピュータ | |
| JPH02280210A (ja) | マイクロコンピュータ | |
| JPH025133A (ja) | 動作速度可変形コンピュータシステム | |
| JPH10290142A (ja) | 半導体集積回路のフリップフロップ回路とそのクロック制御回路 | |
| EP0607667A1 (en) | Apparatus for controlling a clock driver signal | |
| JPS62251863A (ja) | システムの起動方式 | |
| JPH04167113A (ja) | 情報処理装置 |