JPS6219106B2 - - Google Patents

Info

Publication number
JPS6219106B2
JPS6219106B2 JP52040358A JP4035877A JPS6219106B2 JP S6219106 B2 JPS6219106 B2 JP S6219106B2 JP 52040358 A JP52040358 A JP 52040358A JP 4035877 A JP4035877 A JP 4035877A JP S6219106 B2 JPS6219106 B2 JP S6219106B2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
component
voltage
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52040358A
Other languages
English (en)
Other versions
JPS53126210A (en
Inventor
Shigeaki Minamibata
Makoto Furuhata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4035877A priority Critical patent/JPS53126210A/ja
Publication of JPS53126210A publication Critical patent/JPS53126210A/ja
Publication of JPS6219106B2 publication Critical patent/JPS6219106B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、テレビジヨン受像機やビデオテープ
レコーダ等における映像信号の直流レベルを再生
するための、いわゆる直流分再生回路に関する。
第1図は実開昭50−83920号公報によつて公知
の直流分再生回路を示し、入力端子INには同期
パルスPsを含む負極性の映像信号Svが印加され
る。かかる従来の直流分再生回路においては、映
像信号Svの負の同期パルスPsが入力端子INに印
加されるとエミツタフオロワトランジスタ11の
エミツタ電位が低下し、この電位変動はコンデン
サ41を介して定電圧用トランジスタ13のエミ
ツタに伝達され、このトランジスタ13のエミツ
タ電位も同様に低下しようとする。しかしなが
ら、定電圧用トランジスタ13のベースには分圧
抵抗32,33が接続されているので、この分圧
比で決まるクランプレベルVcにトランジスタ1
3のエミツタ電位低下が制限される。したがつ
て、コンデンサ41の端子電圧はこのクランプレ
ベルVcに設定されるため、エミツタフオロワト
ランジスタ12を介して出力端子22より直流分
が再生された映像信号出力OUT1が得られる。一
方、映像信号Svの負の同期パルスPsが入力端子
INに印加されると、トランジスタ13,15,
14が次々に導通するため、出力端子23よりハ
イレベルの同期分離出力パルスOUT2が得られ
る。
しかしながら、かかる従来の直流分再生回路に
あつては入力端子INの映像信号がドリフト等の
影響により変動した場合の応答性が不安定となる
という問題点が本発明者の検討により明らかとさ
れた。
すなわち、第2図Aに示すように、入力端子
INの映像信号のDC分がドリフト等の影響により
低レベルから高レベルに向つて上昇する場合、同
期パルスPsによつてトランジスタ13のエミツ
タ電位がクランプレベルVc以下となろうとする
時トランジスタ13,15,14が導通してハイ
レベルの同期分離出力パルスOUT2が得られると
同時にコンデンサ41の端子電圧はクランプレベ
ルVcにクランプされ直流分再生が可能となる。
しかし、コンデンサ41を介して映像信号のDC
分上昇がトランジスタ13のエミツタに伝達され
ると、トランジスタ13のベース・エミツタ接合
が逆バイアスとなりトランジスタ13,15,1
4は非導通のままとなり、出力端子23よりハイ
レベルの同期分離出力パルスOUT2が得られなく
なるばかりか、出力端子22から得られる映像信
号出力OUT1のDC分も上昇し、安定した直流分
再生が不可能となる。
一方、第2図Bに示すように、入力端子INの
映像信号のDC分がドリフト等の影響により高レ
ベルから低レベルに向つて下降しつづける場合、
トランジスタ13のエミツタにおける映像信号全
体がクランプレベルVc以下となろうとしてトラ
ンジスタ13,15,14が導通状態となり、出
力端子23よりハイレベルのパルスが連続的に得
られるという同期分離の誤動作が生じるばかり
か、コンデンサ41の端子電圧もクランプVcに
クランプされ続け、出力端子22から得られる映
像信号出力OUT1の交流信号成分も消滅するとい
う問題が生じる。
一方、実開昭50−83917号公報には、その一端
に映像信号が印加されるコンデンサの他端に定電
圧トランジスタのエミツタと定電流トランジスタ
のコレクタとを接続し、定電圧トランジスタのベ
ースに直流電圧を印加し、定電流トランジスタの
ベースに外部から印加されるクランプパルスを加
えるようにして、コンデンサの他端から直流分再
生出力を得るようにしたクランプ回路が開示され
ている。しかしながら、この公知のクランプ回路
においては、クランプパルスの非印加時であつて
も二つの水平同期パルスの間の映像信号期間に負
の大きな雑音パルスを含む信号がコンデンサの一
端に印加されると定電圧トランジスタが導通して
クランプ電圧レベルへの電圧クランプが実行され
てしまい、その後雑音パルスが負から正に復帰変
化すると定電圧トランジスタは再び非導通となつ
て、雑音パルスの負から正へのレベル変化に対応
する変化分がコンデンサを介して出力に伝達され
るため、クランプ電圧レベルを基準としてこの分
直流再生出力が上昇しその後所定時定数で低下す
るため、雑音パルスによつて直流分再生動作が極
めて不安定となると言う欠点が本発明者の検討に
より明らかとされた。
本発明はかかる従来の直流分再生回路の問題点
の解析結果をもとになされたものであり、その目
的とするところは入力映像信号のDC変動、雑音
パルスに対する応答性の改善された直流分再生回
路を提供することにある。
本願において開示される発明のうち代表的な直
流分再生回路の概要を簡単に説明すれば、下記の
通りである。
すなわち、コンデンサの一端には映像信号が印
加され、このコンデンサの他端には直流分再生の
ために電圧源回路と電流源回路とが接続される。
直流分再生回路の外部から印加されるクランプパ
ルスによつてこの電圧源回路とこの電流源回路と
が制御される。クランプパルスが印加されること
によつて電圧源回路と電流源回路とはそれぞれ動
作状態となり、コンデンサの他端の直流分を所定
値に設定するものである。
以下実施例を用いて図面を参照し本発明を具体
的に説明する。
第3図は本発明のペデスタルクランプ回路の一
例を示すブロツク線図である。同図に示すように
このペデスタルクランプ回路は、クランプパルス
CPが印加される定電圧回路1と定電流回路2、
映像信号INが印加されるコンデンサ3及び増幅
器4からなる。低出力インピーダンスの電圧源と
しての電圧源回路1はコンデンサ3を充電するた
めのものであり、電流源としての定電流回路2は
コンデンサの放電速度を早くするために用いるも
のである。高入力インピーダンスエミツタ接地増
幅回路としての増幅器4はペデスタルレベルが再
生された映像信号を安定に次段回路へ伝達するた
めのものである。
第4図は、映像信号INとクランプパルスCPの
タイミング関係を示すタイミングチヤートであ
る。同図に示すように、後半のペデスタル部分
A2に同期させてクランプパルスCPを発生させる
ようにする。かかるクランプパルスは、通常水平
同期パルスを遅延整形することにより作られるも
のである。なお、映像信号中、Bはビデオ信号
部、Cは同期信号部を示す。
以下、上記第3図及び第4図を用いて本発明の
ペデスタルクランプ回路の概略動作を説明する。
映像信号INが、ペデスタル部A2になつた瞬
間、クランプパルスCPが入力され、定電圧回路
1及び定電流回路2が動作する。D点の電圧が定
電圧回路1の出力電圧より低い場合、定電圧回路
1からコンデンサ3に充電がなされる。もし、D
点の電圧が逆に定電圧回路1より高い場合、コン
デンサ3の電荷は定電流回路2を通つて放電す
る。このようにしてクランプパルスが入力された
瞬間、D点の電圧は定電圧回路1の出力電圧と同
じになる。また、クランプパルスCPのレベルが
零になると、定電圧回路、定電流回路とも動作を
停止する。ビデオ信号部Bが到来するとこの信号
はコンデンサ3を通して交流分のみが入力され、
所定の動作を行う。このようにしてペデスタルク
ランプ回路としての動作が行われる。
第5図は、上記第3図の回路の具体的構成の一
例を示すものである。同図に示すように、npnト
ランジスタQ8、抵抗R10,R11,R13及びダイオー
ドD5〜D7によつて定電圧回路1を構成し、npnト
ランジスタQ9と抵抗R12によつて定電流回路2を
構成し、npnトランジスタQ3と抵抗R3,R4,R14
によつて増幅器4を構成し、npnトランジスタQ5
と抵抗R5〜R8及びダイオードD1〜D4とによつて
バイアス回路5を構成し、npnトランジスタQ6
Q7と抵抗R9とによつてクランプパルス処理回路
6を構成する。映像信号INはトランジスタQ1
抵抗R1からなる入力回路を介してピンP1に印加
し、クランプパルスCPはクランプパルス処理回
路6のトランジスタQ7に印加し、バイアス回路
5の出力はクランプパルス処理回路6のトランジ
スタQ6のベースに印加し、定電圧回路1のトラ
ンジスタQ8の出力はピンP2に印加するとともに
抵抗R14を介して増幅器4のトランジスタQ3のベ
ースに印加し、定電流回路2のトランジスタQ9
のベースは上記定電圧回路1のダイオードD5
D6の間に接続する。そして、ピンP1とP2の間に
外付コンデンサCoを接続し、ピンP3は接地し、
ピンP4には電源Vccを印加する。なお、ピンP1
P4によつて囲まれた部分10がIC内部である。
上記第5図の回路の概略動作は次の通りであ
る。
クランプパルスCPが印加されていないとき
は、クランプパルス処理回路6のトランジスタ
Q7がオフであることより、Q6はオンとなる。こ
のため定電圧回路1のトランジスタQ8はオフと
なり、また、定電流回路2のトランジスタQ9
オフとなつている。したがつて、このペデスタル
クランプ回路は停止している。次に、クランプパ
ルスCPが印加されると、クランプパルス処理回
路6のトランジスタQ7がオンとなるからトラン
ジスタQ6はカツトオフとなる。このため定電圧
回路1のトランジスタQ8及び定電流回路2のト
ランジスタQ9がオンとなる。ここで、コンデン
サCoの電圧(ペデスタルレベル)が低いとき
は、定電圧回路1から充電がなされ、逆にコンデ
ンサCoの電圧が高いときは定電流回路2を介し
て放電がなされる。このようにしてやがてペデス
タルレベルは一定に保たれる。ビデオ信号が印加
される段階では上記定電圧回路1及び定電流回路
2は動作せず、増幅器4を介して出力outに安定
化された映像信号が取り出される。
次に、第6図A,Bを参照して入力映像信号
INがドリフト等の影響により変動した場合の第
5図の直流分再生回路の応答性について説明す
る。
すなわち、第6図Aに示すように入力映像信号
INのDC分が低レベルから高レベルに向つて上昇
したとしても、クランプパルスCPがハイレベル
となると定電圧回路1と定電流回路2とは動作状
態となる。従つて、クランプパルスCPがハイレ
ベルの期間ではコンデンサCoの端子電圧VP2
(ピンP3の電圧)は定電圧回路1の出力電圧であ
るところのクランプレベルVcに高速度で設定さ
れる。クランプパルスCPがローレベルの期間で
は、コンデンサCoを介して入力映像信号INのDC
分の上昇が伝達されるため、コンデンサCoの端
子電圧VP2は若干上昇する。しかし、クランプパ
ルスCPが再びハイレベルとなると定電圧回路1
と定電流回路2とは動作状態となるため、コンデ
ンサCoの端子電圧VP2は再び高速度で所定のク
ランプレベルVcに設定される。第1図に示した
従来の直流分再生回路においては入力映像信号の
DC分が上昇し続けた場合はコンデンサの他端の
端子電圧(直流再生分)もそのまま上昇し続けた
のに対し、第3図又は第5図に示した本発明の実
施例による直流分再生回路においてはクランプパ
ルスCPがハイレベルとなるたびにコンデンサCo
の端子電圧VP2は高速度で所定のクランプレベル
Vcに設定されてこの端子電圧VP2の上昇をクラ
ンプパルスCPのローレベル期間にのみ制限する
ことができる。尚、当然の事ではあるが、クラン
プパルスCPがローレベルである期間において入
力映像信号INの交流信号成分はコンデンサCoを
介して増幅器4の入力に伝達されることができ
る。
次に、第6図Bに示すように入力映像信号IN
のDC分が高レベルから低レベルに向つて下降し
たとしても、クランプパルスCPがハイレベルと
なると定電圧回路1と定電流回路2とは動作状態
となる。従つて、クランプパルスCPがハイレベ
ルの期間ではコンデンサCoの端子電圧VP2(ピ
ンP2の電圧)は定電圧回路1の出力電圧であると
ころのクランプレベルVcは高速度で設定され
る。クランプパルスCPがローレベルの期間で
は、コンデンサCoを介して入力映像信号INのDC
分の下降が伝達されるため、コンデンサCoの端
子電圧VP2は若干下降する。しかし、クランプパ
ルスCPが再びハイレベルとなると定電圧回路1
と定電流回路2とは動作状態となるため、コンデ
ンサCoの端子電圧VP2は再び高速度で所定のク
ランプレベルVcに設定される。第1図に示した
従来の直流分再生回路においては入力映像信号の
DC分が下降し続けた場合はコンデンサの他端の
端子電圧(直流分再生分)もそのまま下降し続け
たのに対し、第3図又は第5図に示した本発明の
実施例による直流分再生回路においてはクランプ
パルスCPがハイレベルとなるたびにコンデンサ
Coの端子電圧VP2は高速度で所定のクランプレ
ベルVcに設定されてこの端子電圧VP2の下降を
クランプパルスCPのローレベル期間にのみ制限
することができる。さらに、当然の事ではある
が、クランプパルスCPがローレベルである期間
において入力映像信号INの交流信号成分はコン
デンサCoを介して増幅器4の入力に伝達される
ことができるため、従来の交流信号消滅を防止す
ることができる。
さらに、第3図又は第5図に示した本発明の実
施例による直流分再生回路においては、二つの水
平同期パルスCの間の映像信号Bの期間に負の大
きな雑音パルスを含む信号が入力端子INに印加
された場合においても、この負の雑音パルスの期
間にはクランプパルスCPが定電圧回路1と定電
流回路2とに印加されず、これらの回路1,2は
非動作状態となり、定電圧回路1による電圧クラ
ンプは実行されない。従つて、この負の雑音パル
スの正から負への変化に際しこの変化幅に対応し
た変化幅でコンデンサ3の他端における直流分再
生出力が変化するため定電圧回路1のクランプ電
圧レベル以下に低下し、負の雑音パルスの負から
正への変化に際しクランプ電圧レベル以下のレベ
ルから同様に対応する変化幅で直流分再生出力が
変化するため、直流分再生動作が極めて安定とな
り実開昭50−83917号公報のごとき重大な欠点を
除去することが可能となる。
以上のような本発明の実施例によれば、以下の
ような種々の効果が得られる。
(1) コンデンサ3の他端に接続された定電圧回路
1と定電流回路2との直流分再生回路の外部か
ら印加されるクランプパルスCPによつてそれ
ぞれ動作状態に制御するため、映像入力信号の
DC分が急激に変化したとしても、クランプパ
ルスCPの印加時にはコンデンサ3の他端は動
作状態にある定電圧回路1と定電流回路2とに
よつて必ず所定のクランプレベルの電位とされ
るので直流分再生後の映像出力信号のDC分の
変動をクランプパルスCP非印加時に限定する
ことができるため、入力映像信号のDC変動に
対する応答性の改善された直流分再生回路を提
供することができる。
(2) 映像入力信号の二つの水平同期パルスの間に
負の大きな雑音パルスが含まれていたとして
も、この雑音パルスの期間においてはクランプ
パルス非印加状態であり定電圧回路1と定電流
回路2とはそれぞれ非動作状態であり、コンデ
ンサ3の他端の直流分の所定値(クランプレベ
ル)への設定は実行されないこととなり、雑音
パルスの影響による直流分再生出力信号の不所
望な変動を防止することができる。
本発明は上記実施例に限定されず、種々の変形
を用いることができる。例えば、上記実施例に示
したバイアス回路5は、温度特性を良くするため
に種々の素子を用いたが、単なる電流源回路でも
よい。さらに、定電圧回路1、定電流回路2、増
幅器4は他の構成を用いてもよい。
本発明は映像信号を処理する機器に広く利用で
きる。
【図面の簡単な説明】
第1図は従来の直流分再生回路の一例を示す回
路図、第2図A,Bは第1図の回路の動作を説明
するためのタイミングチヤート、第3図は本発明
のペデスタルクランプ回路の一例を示すブロツク
線図、第4図は第3図の回路の動作説明のための
タイミングチヤート、第5図は本発明の具体的構
成の一例を示す回路図、第6図A,Bは第5図の
回路の動作を説明するためのタイミングチヤート
である。 1……定電圧回路、2……定電流回路、3……
コンデンサ、4……増幅器、5……バイアス回
路、6……クランプパルス処理回路、Q1〜Q9
…トランジスタ、R1〜R14……抵抗、D1〜D7……
ダイオード、Co……コンデンサ。

Claims (1)

  1. 【特許請求の範囲】 1 低インピーダンスの定電圧回路、定電流回
    路、コンデンサを具備してなり、上記定電圧回路
    と上記定電流回路とは外部から印加されるクラン
    プパルスにより制御され、上記コンデンサの一端
    には映像信号が印加され、上記コンデンサの他端
    には上記定電圧回路の出力端子と上記定電流回路
    の出力端子とが接続され、クランプパルスが外部
    から印加された際に上記定電圧回路と上記定電流
    回路とは上記コンデンサの上記他端の直流分を所
    定値に設定し、上記コンデンサの上記他端より直
    流分が再生された映像信号が得られ、上記クラン
    プパルスの非印加時に上記定電圧回路と上記定電
    流回路とはそれぞれの動作を停止する如く構成さ
    れたことを特徴とする直流分再生回路。 2 上記コンデンサの上記他端には直流分が再生
    された上記映像信号を次段回路に伝達するための
    増幅手段の入力端子が接続されてなることを特徴
    とする特許請求の範囲第1項記載の直流分再生回
    路。 3 低出力インピーダンスの上記定電圧回路はエ
    ミツタフオロワトランジスタを用いてなることを
    特徴とする特許請求の範囲第1項記載の直流分再
    生回路。
JP4035877A 1977-04-11 1977-04-11 Direct current restorer Granted JPS53126210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4035877A JPS53126210A (en) 1977-04-11 1977-04-11 Direct current restorer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4035877A JPS53126210A (en) 1977-04-11 1977-04-11 Direct current restorer

Publications (2)

Publication Number Publication Date
JPS53126210A JPS53126210A (en) 1978-11-04
JPS6219106B2 true JPS6219106B2 (ja) 1987-04-27

Family

ID=12578405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4035877A Granted JPS53126210A (en) 1977-04-11 1977-04-11 Direct current restorer

Country Status (1)

Country Link
JP (1) JPS53126210A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620389A (en) * 1979-07-27 1981-02-25 Hitachi Denshi Ltd Clamping circuit
JPH0736610B2 (ja) * 1984-12-28 1995-04-19 ロ−ム株式会社 ホワイトクリツプ回路

Also Published As

Publication number Publication date
JPS53126210A (en) 1978-11-04

Similar Documents

Publication Publication Date Title
JPH0547026B2 (ja)
JPS6219106B2 (ja)
JPS61171223A (ja) レベル検出器
US5317414A (en) Drop out compensation circuit
US5038203A (en) Burst gate pulse generating circuit
KR920008562Y1 (ko) Vcr의 오디오 뮤팅회로
JP2671510B2 (ja) 直流再生器
JPH067629Y2 (ja) パルス幅による同期検出回路
KR890006631Y1 (ko) 펄스신호 발생회로
JPS5947909B2 (ja) 同期分離装置
US5550682A (en) Mode discrimination circuit for an image recording/playback system utilizing peak detectors
JP2572758B2 (ja) 直流再生回路
JP3033696B2 (ja) 記録アンプ回路
JPH023586B2 (ja)
JPS61174881A (ja) クランプ回路
JPS6261Y2 (ja)
JPS61187468A (ja) クランプ回路
KR800001740Y1 (ko) 자동이득 제어장치(自動利得制御裝置)
JPH051677B2 (ja)
JPH0983357A (ja) Pll回路およびディジタル信号再生装置
JPS6410137B2 (ja)
JPH10248021A (ja) 同期フィードバック回路及び同期フィードバック方法
JPH09321576A (ja) 平滑回路
JPS58161424A (ja) スイツチング回路
JPS5834993B2 (ja) ドウキブンリカイロ