JPS62183207A - Variable gain amplifier - Google Patents

Abstract

PURPOSE:To eliminate an output DC level with a variable gain by connecting collectors of transistors (TRs) having the same current division ratio but opposite phase in 2 sets of differential pairs so as to add a current to the collectors of the TRs having a load resistor. CONSTITUTION:The TRs having the same current division ratio of 2 sets of differential TR pairs controlling the current division ratio of signal currents being in phase and in opposite phase to an input signal are divided into two TRs having a base and an emitter in common, the collectors of the TRs in phase and in opposite phase to the divided TRs are connected and the connected point is connected to collectors of the TRs of the different current ratio so as to cancel the inverting/noninverting complementary AC signal and the result is added to a DC current of the TRs of the different current division ratio. That is, TRs 3, 8 are connected in common to a terminal VAGC in the 2nd and 3rd TRs controlling the gain and TRs 4, 5, 6, 7 are connected in common to a terminal Vref thereby sharing respective bases and emitters in common.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１通信用及び民生用に使用されろ利得可変増幅
器に係り、特に多段増幀器の直接結合が可能な利得可変
増幅器に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a variable gain amplifier used for communication and consumer use, and more particularly to a variable gain amplifier capable of directly coupling multi-stage amplifiers.

〔従来の技術〕[Conventional technology]

光通信では、高利得で利得可変幅の広い増幅器が必要と
なる。このため、増幅器を多段直接結合して高利得、広
利得可変幅を得ているが、この場合各段の出力直流レベ
ルの安定化が重要な技術課題となる。第２図は、直流レ
ベル変動を低減するため提案された代表的な利得可変増
幅器の従来例を示したものである。（特開昭５９−６２
３１４号公報）。Optical communications require amplifiers with high gain and wide variable gain range. For this reason, multiple stages of amplifiers are directly coupled to obtain a high gain and a wide variable gain range, but in this case, stabilizing the output DC level of each stage is an important technical issue. FIG. 2 shows a conventional example of a typical variable gain amplifier proposed for reducing DC level fluctuations. (Unexamined Japanese Patent Publication No. 59-62
Publication No. 314).

この回路は、トランジスタ１，２、抵抗９〜１２及び定
電流源２０から構成される差動増幅器が基本となってい
る。利得制御は、端子Ｖ　ｔｎｌ　Ｖｉｎより入力され
る逆極性の信号電圧によって、トランジスタ対１，２に
流れる電流１１．Ｉｚをトランジスタ対３，４及び７，
８で構成される２組の差動対のベース直流電圧ＶＡａｃ
、　Ｖｒｅｎを制御することにより行っている。また出
力信号Ｖ　ｏ　ｕ　ｔ　、　Ｖ　ｏ　ｕ　ｔは、抵抗９
，１０を負荷として出力される。この時、抵抗１３によ
り、ベース直流電圧ＶＡａｃ＋　Ｖｒｅｃの制御電圧に
よって２分流比が変わるトランジスタ４，７から供給さ
れる電流を電圧に変換し、分離用トランジスタ１４を介
することにより出力直流レベルを低減するものである。This circuit is based on a differential amplifier composed of transistors 1 and 2, resistors 9 to 12, and a constant current source 20. Gain control is performed by controlling currents 11 . Iz as transistor pairs 3, 4 and 7,
The base DC voltage VAac of two differential pairs consisting of
, by controlling Vren. In addition, the output signals V out and V out are connected to the resistor 9
, 10 as a load. At this time, the resistor 13 converts the current supplied from the transistors 4 and 7 whose split ratio changes by the control voltage of the base DC voltage VAac+Vrec into a voltage, and reduces the output DC level by passing it through the isolation transistor 14. It is something.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第２図において、電流分流比をに、抵抗１３をＲ，抵抗
１０をＲＱ、）−ランジスタ１４のベース−エミッタ間
電圧をＶ　ｂ　ｅとすると、出力電圧Ｖｏｕｔ。In FIG. 2, if the current shunt ratio is R, the resistor 13 is R, the resistor 10 is RQ, and the voltage between the base and emitter of the transistor 14 is V be , then the output voltage Vout.

Ｖｏｕｔは、 ここで、Ｉｘ＋Ｉｚ＝２Ｉｏ、ＲＭ：ＲＲ／２、Ｉｚ＝
ＩＯ＋ΔＩｓ、ｌ２＝Ｉｏ−Δ■Ｓ（ΔＩｓは信号分）
とすると、式（１）は となり、出力直流レベルはトランジスタ１４のペースエ
ミッタ間電圧Ｖｂｅの電流依存性のみが変動の主因とな
る。ところがトランジスタ１４に流れる電流は０〜２Ｉ
ｏまで変化するため１例えば利得可変幅が２８ｄ　１１
の場合には、出力直流レベル変動は１００　ｍ　Ｖとな
り、次段増給を直結する場合に飽和の問題を避けられな
かった。Vout is, where Ix+Iz=2Io, RM:RR/2, Iz=
IO + ΔIs, l2 = Io - Δ■S (ΔIs is the signal)
Then, Equation (1) becomes as follows, and the main cause of variation in the output DC level is only the current dependence of the pace-emitter voltage Vbe of the transistor 14. However, the current flowing through the transistor 14 is 0 to 2I.
For example, the gain variable width is 28d 11
In this case, the output DC level fluctuation was 100 mV, and the problem of saturation could not be avoided when directly connecting the next stage booster.

本発明の目的は、この本質的に生じる出力直流レベルの
変動を全くなくすことにある。It is an object of the present invention to completely eliminate this inherently occurring variation in output DC level.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点を解決するため、本発明では、入力信号と同
相及び逆相の信号電流の分流比を各々制御する２組の差
ｍノ対のうち、同じ分流比で逆相となるトランジスタの
コレクタを接続して、負荷抵抗をもつ１〜ランジスタの
コレクタ部に電流加算する構成をとることにより、利得
可変時の出力直流レベルをなくすものである。In order to solve the above-mentioned problems, the present invention provides collectors of transistors that are in opposite phases at the same dividing ratio among two pairs of differential m pairs that respectively control the dividing ratios of signal currents that are in-phase and opposite-phase to the input signal. The output DC level is eliminated when the gain is varied by connecting the transistors and adding current to the collector portions of transistors 1 to 1 with load resistances.

〔作用〕[Effect]

本発明は、入力信号と同相及び逆相の信号電流の分流比
を各々制御する２組の差動トランジスタ対のうち、同じ
分流比となるトランジスタをベース、エミッタを共有す
る２つの１−ランジスタに分割し、分割したトランジス
タのうち、同相と逆相のトランジスタのコレクタを接続
し、異なる分流比となるトランジスタのコレクタに接続
することによって、同相、逆相の相補交流信号を相殺し
て異なる分流比となるトランジスタの直流電流に加算す
ることにより、利得変化時、つまり分流比が変化しても
負荷抵抗に流れる直流電流を一定にして出力直流レベル
を固定するものである。In the present invention, among two pairs of differential transistors that respectively control the shunt ratio of signal currents in the same phase and opposite phase to the input signal, transistors with the same shunt ratio are used as two 1-transistors that share a base and an emitter. By connecting the collectors of the in-phase and anti-phase transistors among the divided transistors and connecting them to the collectors of the transistors with different shunt ratios, the in-phase and anti-phase complementary AC signals can be canceled out to create different shunt ratios. By adding this to the DC current of the transistor, the output DC level is fixed by keeping the DC current flowing through the load resistor constant even when the gain changes, that is, even when the shunt ratio changes.

〔実施例〕〔Example〕

以下、本発明を実施例にて説明する。第１図に本発明に
よる利得可変増幅器の基本構成を示す。The present invention will be explained below with reference to Examples. FIG. 1 shows the basic configuration of a variable gain amplifier according to the present invention.

第１図において、利得を制御する第２．第３のトランジ
スタ対のうち、トランジスタ３，８は端子ＶＡＧＣに共
通接続され、トランジスタ４，５，６゜７は端子Ｖｒｅ
ｚに共通接続され、それぞれのベース及びエミッタが各
々共有されている。次に出力直流レベル固定の原理を説
明する。第１図において、２Ｉｏ＝１！十■２、分流比
をＫと仮定すると、トランジスタ８に流れる電流はに１
１、トランジスタ３に流れる電流はＫ　Ｉ　ｘ、トラン
ジスタ４，５て出力電圧Ｖｏｕｔｓ　Ｖｏｕｔは ・・・（３） となる。In FIG. 1, the second. Of the third transistor pair, transistors 3 and 8 are commonly connected to the terminal VAGC, and transistors 4, 5, and 6°7 are connected to the terminal Vre.
z, and their respective bases and emitters are shared. Next, the principle of fixing the output DC level will be explained. In FIG. 1, 2Io=1! Assuming that the shunt ratio is K, the current flowing through transistor 8 is 1
1. The current flowing through the transistor 3 is K I x, and the output voltage Vouts Vout from the transistors 4 and 5 is as follows (3).

ここでＩｓ”：Ｉｏ＋ΔＩｓ、Ｉｚ＝Ｉｏ−ΔＩｓとす
ると、 となり、出力直流レベルは分流比に依存しないため、利
得変化時に出力直流レベルが固定されることになる。Here, if Is'':Io+ΔIs, Iz=Io−ΔIs, then the output DC level does not depend on the shunt ratio, so the output DC level is fixed when the gain changes.

第３図に本発明による別の一実施例を示す。図仲、１−
１２の符号は第１図と同じであるが、トランジスタ１５
，１．６が付加されている点が異なる。トランジスタ１
５．１６は利得を制御する第２、第３のトランジスタ対
のコレクタ部にベース接地段としてカスコード接続され
ているので、増幅器の負荷としては、抵抗９とトランジ
スタ１５、及び抵抗１０とトランジスタ１６という能動
負荷となる。従って第１図の場合のように負荷抵抗９に
対しトランジスタ３，４．５の３つが接続されている場
合には、３つ分のトランジスタ容量（ベース・コレクタ
間容量、コレクタ・基板間容量）が帯域特性の劣化に大
きく影響するのに対し、第３図の場合には負荷抵抗９に
対しトランジスタ１５の１個しか接続されていないため
広帯域特性が望める。出力直流レベル変動に関する効果
は第１−図の場合と全く同様（４）式で表わされる。FIG. 3 shows another embodiment according to the present invention. Zunaka, 1-
The reference numeral 12 is the same as in FIG. 1, but the transistor 15
, 1.6 is added. transistor 1
5.16 is cascode-connected as a common base stage to the collector portions of the second and third transistor pairs that control the gain, so the amplifier loads are resistor 9 and transistor 15, and resistor 10 and transistor 16. It becomes an active load. Therefore, when three transistors 3 and 4.5 are connected to the load resistor 9 as in the case of Fig. 1, the capacitance of the three transistors (base-collector capacitance, collector-substrate capacitance) However, in the case of FIG. 3, since only one transistor 15 is connected to the load resistor 9, wide band characteristics can be expected. The effect regarding the output DC level fluctuation is expressed by equation (4) in exactly the same way as in the case of FIG.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、利得可変増幅器の出力直流レベルが、
利得変化時にも全く変動しないため、次段増幅器の飽和
を防止することができ、直流伝送に好適な多段直結増幅
器を構することが可能となる。According to the present invention, the output DC level of the variable gain amplifier is
Since there is no change at all even when the gain changes, saturation of the next stage amplifier can be prevented, making it possible to construct a multistage direct-coupled amplifier suitable for DC transmission.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の一実施例による基本回路構成図、第２
図は従来技術の回路構成図、第３図は本発明による別の
実施例による回路構成図である。 １〜８．１４〜１６・・・トランジスタ、９〜１３・・
・抵抗、２０・・・定電流源。FIG. 1 is a basic circuit configuration diagram according to an embodiment of the present invention, and FIG.
This figure is a circuit configuration diagram of the prior art, and FIG. 3 is a circuit configuration diagram according to another embodiment of the present invention. 1-8.14-16...transistor, 9-13...
・Resistance, 20...constant current source.

Claims (1)

【特許請求の範囲】[Claims] １、入力信号電圧に応じて電流が変化する第１の差動ト
ランジスタ対と、このトランジスタ対を流れる電流を制
御するためにこのトランジスタ対のコンタクタ部にカス
コード接続された第２、第３のトランジスタ対とを備え
、上記第２、第３のトランジスタ対のうち各々１つの差
動対のコレクタに接続された負荷抵抗から信号を出力す
る利得可変増幅器において、前記第２、第３のトランジ
スタ対のうちベース、エミッタを共有し差動対を構成す
る以外のトランジスタのコレクタを各々第３、第２の差
動対のコレクタに接続して構成したことを特徴とする利
得可変増幅器。1. A first differential transistor pair whose current changes depending on the input signal voltage, and second and third transistors connected in cascode to the contactor section of this transistor pair to control the current flowing through this transistor pair. and a variable gain amplifier that outputs a signal from a load resistor connected to the collector of each differential pair of the second and third transistor pairs, A variable gain amplifier characterized in that the collectors of the transistors other than those forming the differential pair sharing a base and emitter are connected to the collectors of the third and second differential pairs, respectively.